《数字逻辑》试卷2013(样题1)参考答案

合集下载

《数字逻辑》试卷2013(样题1)参考答案

《数字逻辑》试卷2013(样题1)参考答案

华南理工大学 网络学院

《数字逻辑》试卷

考试时间:(120分钟)

班级: 姓名: 总分数:

一、 选择题(每小题1分,)

1 有两个十进制数数字的8421BCD 编码是10010001,则它们的余3码是 A 。

A . 1100 0100

B .1001 0100

C . 1001 0011

D . 1111 0001

2 若输入变量A 、B 全为1时,输出F=1,则其输入与输出的关系是 B 。

A .异或

B .与

C .非

D .或非

3 二进制数1100转换成十六进制数是 D 。

A .12

B .A

C .B

D .C

4 在求逻辑函数F 的反函数时,下列说法错误的是 C 。

A .“·”换成“+”,“+”换成“·”

B .原变量换成反变量,反变量换成原变量

C .原变量不变

D .常数中的“0”换成“1”,“1”换成“0”

5 逻辑表达式(A+B )·(A+C )= B 。

A .AB+AC

B .A+B

C C .B+AC

D .C+AB

6 组合逻辑电路通常是由 A 组合而成。

A .门电路

B .计数器

C .触发器

D .寄存器

7 时序逻辑电路中一定包含 C 。

A .译码器

B .移位寄存器

C .触发器

D .与非门

8 逻辑表达式F=AB+A C ,则它的对偶逻辑表达式F '= D 。

A .))((C A

B A ++ B .A+B ·A+C

C .A+B ·A+C

D .(A+B )(A+C )

9 设A 、B 、C 为逻辑变量,若已知AB=AC ,则 D 。

A .B=C

B .B ≥

C C .B ≠C

D .以上都有可能

10 一位十进制计数器至少需要 B 个触发器。

数字逻辑2013期末复习

数字逻辑2013期末复习

数字逻辑 2013期末复习一

一、单项选择题

1、n 个变量可构成( 3 )个最小项。 (1)、2n (2)2n-1 (3)n

2 (4)1

2

-n

2、集电极开路(OC )门电路如下所示,该电路实现的逻辑功能是( 1 )。

(1)DE ABC ⋅ (2)ABCDE (3)DE ABC +(4)DE ABC ⋅

3、若两个逻辑函数表达式的对偶式F`和G`相等,则逻辑函数F 和G ( 1 )。 (1)相等 (2)不相等 (3)可能等也可能不等 (4)互补

4、为了实现将D 触发器转换为JK 触发器,D 应等于( 1 )。 (1)Q K Q J + (2)Q K JQ ⋅+ (3)Q K Q J + (4)Q K JQ ⋅+

5、构成一个6进制加法计数器,至少需要( 2 )个触发器。 (1)2个 (2)3个 (3)4个 (4)5个

6、对同一逻辑门电路,分别使用正逻辑和负逻辑表示输入和输出之间的关系,其表达式( 2 )。 (1) 互为反函数 (2) 互为对偶式 (3)相等 (4) 答案都不对

7、F (A,B,C,D)=AB+CD,它包含的最小项个数是( 3 ) (1) 2个 (2) 4个 (3) 7个 (4) 8个

8、下列编码是有效余三码的是( 3 )。

(1) 1111 (2) 0000 (3) 1010 (4) 0010

9、F(A,B,C,D)=AB+CD ,变量A,B,C 哪个取值组合能使F=1。( 2 ) (1) 0000 (2) 0011 (3) 0101 (4) 1010 10、八进制数(175.236)8的十六制数是( 1 )。 (1)

数字逻辑试卷及答案

数字逻辑试卷及答案

数字逻辑试卷及答案0(共5页)

--本页仅作为文档封面,使用时请直接删除即可--

--内页可以根据需求调整合适字体及大小--

《数字电路与逻辑设计》模拟试卷1

试题卷

注意:

1.试卷保密,考生不得将试卷带出考场或撕页,否则成绩作废。请监考老师负责监督。

2.请各位考生注意考试纪律,考试作弊全部成绩以零分计算。

3.

本试卷满分100分,答题时间为90分钟。

4.

本试卷分为试题卷和答题卷,所有答案必须答在答题卷上,答在试题卷上不给分。

一、单项选择题(本大题共10小题,每小题2分,共20分)在每小题列出的四个选项中只有一个选项是符合题目要求的,请将正确选项前的字母填在答题卷相应题号处。

1. 下列四个数中,最大的数是 。

[A] (AF)16 [B] (0010)8421BCD

[C] ()2 [D] (198)10

4. 对于钟控RS 触发器,若要求其输出“0”状态不变,则输入的RS 信号应为 。

[A] 2 [B] 8 [C] 16 [[A] OC 门

[B] PMOS [C] NMOS [D] CMOS

[A] RS=X0[B] RS=0X[C] RS=X1[D] RS=1X

5. 以下各电路中,可以产生脉冲定时。

[A] 多谐振荡器[B] 单稳态触发器

[C] 施密特触发器[D] 石英晶体多谐振荡器

[A] 变量译码器[B] 加法器[C] 数码寄存器[D] 数据选择器

7. 同步时序电路和异步时序电路比较,其差异在于后者。

[A] 没有触发器[B] 没有统一的时钟脉冲控制

[C] 没有稳定状态[D] 输出只与内部状态有关

[A] 触发器[B] 晶体管[C] MOS管[D] 电容

2013-2014《数字逻辑》自测题 (1)

2013-2014《数字逻辑》自测题 (1)

G0
=1
B0 B1 B2 B3
G1
=1
G2 G3
13. 分析图示电路的逻辑功能,并画出F的波形图。
CP
清零
1
0 1
>CLK CLR LD ENT ENP QA A QB B QC C QD D RCO
17. 由74LS138译码器及逻辑门构成的组合逻辑电路如下,其中输入信号A7~A0 为地址变量。试填写表格。
/ Y7 / Y6 / Y5 / Y4 / Y3 / Y2 / Y1 / Y0
A7A6A5A4A3A2A1A0 16进制
Y7 Y6 Y5 Y4 Y3 Y2 Y1 Y0
/Y0有效时 /Y1有效时 /Y4有效时 /Y6有效时
X/Z
0/0
A
1/ 1
1/ 0 1/ 1
B
X Y(t ) 0 A
1
X 0 Q1Q0 00
1
B
0/0
01 11 10
0/1
D
C D
1/ 1
0/0
C
Y(t 1) / Z(t )
Q1(t 1)Q0(t 1) / Z(t )
(a )
(b )
(c )
9. 分析图示同步时序电路。(10分) (1)写出激励方程和输出方程; (2)作激励 / 状态转换表; (3)画初态Q1Q0=00时,输入x为00001111时,Q1、Q0、Z的波形图。 (4)说明电路功能。

13福师《数字逻辑》在线作业一

13福师《数字逻辑》在线作业一

一、单选题(共 24 道试题,共 48 分。)

V

1. 一个无符号10位数字输入的DAC,其输出电平的级数为(C)

A. 4

B. 10

C. 1024

D. 1023

满分:2 分

2. 一个无符号8位数字量输入的DAC,其分辨率为(D )位

A. 1

B. 3

C. 4

D. 8

满分:2 分

3. 十进制数25用8421BCD码表示为(B ).

A. 10 101

B. 0010 0101

C. 100101

D. 10101

满分:2 分

4. 一个无符号4位权电阻DAC,最低位处的电阻为40KΩ,则最高位处电阻为(B )

A. 4KΩ

B. 5KΩ

C. 10KΩ

D. 20KΩ

满分:2 分

5. 与模拟电路相比,数字电路主要的优点不包括( A).

B. 通用性强

C. 保密性好

D. 抗干扰能力强

满分:2 分

6. CMOS数字集成电路与TTL数字集成电路相比不具备的优点是(B ).

A. 微功耗

B. 高速度

C. 高抗干扰能力

D. 电源范围宽

满分:2 分

7. 在何种输入情况下,“与非”运算的结果是逻辑0( D).

A. 全部输入是0

B. 任一输入是0

C. 仅一输入是0

D. 全部输入是1

满分:2 分

8. 不属于矩形脉冲信号的参数有( D).

A. 周期

B. 占空比

C. 脉宽

D. 扫描期

满分:2 分

9. 在数字系统里,当某一线路作为总线使用,那么接到该总线的所有输出设备(或器件)必须

具有(B )结构,否则会产生数据冲突。

A. 集电极开路

B. 三态门

D. 拉电流

满分:2 分

10. 逻辑表达式Y=AB可以用(C )实现

A. 正或门

B. 正非门

数字逻辑考题及答案

数字逻辑考题及答案

数字逻辑试题1答案

一、填空:(每空1分,共20分)

1、(20.57)8=(10.BC)16

2、(63.25)10=(111111.01)2

3、(FF)16=(255)10

4、[X]原=1.1101,真值X=-0.1101,[X]补=1.0011。

5、[X]反=0.1111,[X]补=0.1111。

6、-9/16的补码为1.0111,反码为1.0110。

7、已知葛莱码1000,其二进制码为1111,

已知十进制数为92,余三码为11000101

8、时序逻辑电路的输出不仅取决于当时的输入,还取决于电路的状态。

9、逻辑代数的基本运算有三种,它们是_与_、_或__、_非_。

10、FAB1,其最小项之和形式为_。FA B AB

11、RS触发器的状态方程为_Q n1SRQ n_,约束条件为SR0。

12、已知F1AB、F2ABAB,则两式之间的逻辑关系相等。

13、将触发器的CP时钟端不连接在一起的时序逻辑电路称之为_异_步时序逻辑电路。

二、简答题(20分)

1、列出设计同步时序逻辑电路的步骤。(5分)

答:(1)、由实际问题列状态图

(2)、状态化简、编码

(3)、状态转换真值表、驱动表求驱动方程、输出方程

(4)、画逻辑图

(5)、检查自起动

2、化简FABABCA(BAB)(5分)

答:F0

3、分析以下电路,其中RCO为进位输出。(5分)

答:7进制计数器。

4、下图为PLD电路,在正确的位置添*,设计出FAB函数。(5分)

1

5分注:答案之一。

三、分析题(30分)

1、分析以下电路,说明电路功能。(10分)

解:

X

Y m(3,5,6,7)

数字逻辑第一章习题答案

数字逻辑第一章习题答案

1.17 将下列各数表示为原码、反码和补码(取8位)。 将下列各数表示为原码、反码和补码( 位 13/128 = [0.0001101] 原 = [0.0001101] 反 = [0.0001101] 补 -13/128 = [1.0001101] 原 = [1.1110010] 反 = [1.1110011] 补 -15/64 = [1.0011110] 原 = [1.1100001] 反 = [1.1100010] 补 其中:小数点不占内存位置,只标识其位置。 其中:小数点不占内存位置,只标识其位置。 1.23 完成下列数制转换成。 完成下列数制转换成。 ⑴ (1010111)BCD = (57) 10 ⑵ (100000111001 .01110101)BCD = (839.75) 10 ⑶ (1011001111001001)余3码 = (1000000010010110) BCD 码 ⑷ (752.18) 10 = (11101010010.00011000) BCD
1.24 分别确定下列二进制代码的奇校验和偶校验的值。 分别确定下列二进制代码的奇校验和偶校验的值。 奇校验 1010101 1111110 100001110 110000101 二进制码 典型格雷码 典型格雷码 二进制代码 1 1 1 1 111000 100100 111000 101111 偶校验 0 0 0 0 10101010 11111111 01010101 01100110

数字电路(数字逻辑)期末试卷(第1套)及其答案

数字电路(数字逻辑)期末试卷(第1套)及其答案

«数字电子技术基础»综合练习题(第1套)

一、填空题(本题30分)

1.逻辑代数的基本运算有、、三种。

2.组合逻辑电路的特点是:任意时刻的输出仅取决于该时刻的状态,而与的状态无关。

3.计数器不仅可用于对时钟脉冲进行,还广泛地用于、;根据计数器中各触发器翻转的先后次序分类,可以分成和计数器。

4.请完成下列数制的转换

(117)8=()2;(A5)16=()8;

(25)10=()2;(110010)2=()10

5.二~十进制码又称码,它是用组成的一组代码来表示0~9十个数字,而代码之间则为关系,如:

(01000110)8421BCD=()10

6.四位双向移位寄存器T4194的功能表见表1.6所示,当D

R=0、S1=S2=1时,电路实现功能;要实现左移功能,应使。

表1.6 Array

7. JK触发器的特性方程为Q n+1= , D触发器的特性方程为

Q n+1= 。

8.图1.8为用JK触发器组成的移位寄存器,设电路的初态Q3Q2Q1Q0为1010,U I=“1”,问经过2个脉冲作用后,Q3Q2Q1Q0= ,第四个脉冲CP过后,Q3Q2Q1Q0= 。

图 1.8

9.电路如图1.9,

F1= , F2= ,

F3= , F4= .

图 1.9

10.F=AB+C(D+E),则其对偶式是。

二、将下面各题化简成最简与或表达式(本题15分,每小题5分)

1.用公式化简Y1=BD

A+

+

AD

B

2.Y2(A,B,C,D)=Σm(0,4,6,8,13)+Σd(1,2,3,9,10,11)

3.Y3见图2.3。

图2.3

三、组合电路设计(本题10分)

数字逻辑_习题一_答案

数字逻辑_习题一_答案

〈习题一〉作业参考答案

1.4 如何判断一个7位二进制正整数A=a 1a 2 a 3 a 4 a 5 a 6 a 7是否是4的倍数。 答:只要a 6 a 7=00,A 即可被4整除。

1.10设[x]补=01101001,[y]补=10011101,求:1[]2x 补,1[]4x 补,1[

]2y 补,1

[]4

y 补,[]x -补,[]y -补。

答:(1)如[x]补=x 0x 1x 2…x n ,则1

[]2

x 补= x 0x 0x 1x 2…x n-1. x n 。 所以,1[]2x 补=00110100.1,1[]4x 补=00011010.01,1

[

]2

y 补=11001110.1,1

[]4

y 补=11100111.01。 (2)如[x]补=x 0x 1x 2…x n ,[-x]补=012...1n x x x x +。 所以,[]x -补=10010111,[]y -补=01100011。 注意:公式(1)[x]补=x 0x 1x 2…x n ,则1

[]2

x 补= x 0x 0x 1x 2…x n-1. x n

(2)[x]补=x 0x 1x 2…x n ,[-x]补=012...1n x x x x +

一定要掌握。

1.11根据原码和补码的定义回答下列问题: (1)已知[x]补>[y]补,是否有x>y?

(2)设-2n

0,则[x]补>[y]补。但显然x

(2)因为x<0,所以[x]补=2n+1+x ,[x]原=2n

-x ;

要使[x]补=[x]原,则2n+1+x=2n

-x 。从而可以得到:

《数字逻辑》练习题1

《数字逻辑》练习题1

《 数字逻辑 》测试题

一、填空题

1. 设计同步时序逻辑电路时,若有6个状态,至少需要选用( )个触发器

2. (189)10=( )2

3. (391)10=( )8421BCD 码

4. 10(67.9)=( )2

5. 将

改写成最大项表达式为( )

6.

的对偶函数是( )

二、判断改错题

1. 若(A,B )为等效状态对,(B,C )也为等效状态对,则(A,B,C )构成一个等效类。( )

2. F(A,B,C)=Σm(1,3,4)=ПM(0,2,5,6,7)

3. 时序逻辑电路均包含有触发器。( )

4. 触发器是构成各种复杂数字系统的一种基本逻辑单元( )

5. 脉冲异步时序逻辑电路与同步时序逻辑电路的主要区别是输入为脉冲信号。( )

6. 若逻辑变量a 和b 满足ab=a+b ,则a=b ( )

6. 脉冲异步电路也可以看成是特殊的电平异步电路( )

7.判断两个逻辑函数是否相等,通常有两种方法,一种是列出输入变量所有可能的取值的组合;另一种是逻辑代数的公理,定理和规则证明。 ( )

8.描述逻辑函数常用方法有逻辑表达式、真值表、卡诺图。 ( )

9.将逻辑函数表达式F 中所有的“·”变成“+”,“+”变成“·”,“0”变成“1”,“1”变成“0”,原变量变成反变量,反变量变成原变量,则所得到的新的函数为原函数F 的反函数,这一规则称为反演规则。 ( )

10.2421码的1011,其权展开式为3。 ( )

三、用公式对下列表达式化简成最简“与或”式 1、))()()((),,,(D C A C B C A B A D C B A F +++++=

2013逻辑真题解析(附答案)

2013逻辑真题解析(附答案)
33.某科研机构对市民所反映的一种奇异现象进行研究,该现象无法用已有的科学理论进行解释。助理研究员小王由此断言,该现象是错觉。
以下哪项如果为真,最可能使小王的断言不成立?
(A)错觉都可以用已有的科学理论进行解释。
(B)所有错觉都不能用已有的科学理论进行解释。
(C)已有的科学理论尚不能完全解释错觉是如何形成的。
(1)甲主机相通于任一不相通于丙的主机;
(2)丁主机不相通于丙;
(3)丙主机相通于任一相通于甲的主机。
31.若丙主机不相通于自身,则以下哪项一定为真?
(A)若丁主机相通于乙,则乙主机相通于甲。
(B)甲主机相通于丁,也相通于丙。
(C)甲主机相通于乙,乙主机相通于丙。
(D)只有甲主机不相通于丙,丁主机才相通于乙。
(C)宁可食无肉,不可居无竹。(D)尊老爱幼,孝敬父母。
(E)窈窕淑女,君子好逑。
30.答案:E。E项最可能是与生俱来的。
31-32题基于以下题干
互联网好比一个复杂多样的虚拟世界,每台联网主机上的信息又构成了一个微观虚拟世界,若在某主机上可以访问本主机的信息,则称该主机相通于自身;若主机x能通过互联网访问主机y的信息,则称x相通于y。已知代号分别为甲、乙、丙、丁的四台联网主机有如下信息:
(E)丙主机不相通于丁,但相通于乙。
31.答案:B。(1)可转化为(4):如果某主机不相通于丙,则甲相通于它。根据丙主机不相通于自身,结合(4)可推出甲相通于丙。同理,(2)和(4)结合推出甲相通于丁。

数字逻辑考题与答案

数字逻辑考题与答案

数字逻辑试题 1 答案

一、填空:(每空 1 分,共 20 分)

1、( 20.57)8 =( 10.BC)16

2、 (63.25) 10= ( 111111.01)2

3、( FF)16= ( 255 ) 10

4、 [X] 原 =1.1101,真值 X= -0.1101 , [X] 补 = 1.0011。

5、 [X] 反 =0.1111, [X] 补 = 0.1111。

6、 -9/16 的补码为 1.0111,反码为 1.0110 。

7、已知葛莱码1000,其二进制码为1111,

已知十进制数为92,余三码为1100 0101

8、时序逻辑电路的输出不仅取决于当时的输入,还取决于电路的状态。

9、逻辑代数的基本运算有三种,它们是_与 _ 、_或 __、_非 _ 。

10、F A B 1,其最小项之和形式为_ 。F AB AB

11、RS 触发器的状态方程为_ Q n 1S RQ n_,约束条件为SR0 。

12、已知F1 A B 、 F 2 AB AB ,则两式之间的逻辑关系相等。

13、将触发器的CP 时钟端不连接在一起的时序逻辑电路称之为_异 _步时序逻辑电路。

二、简答题(20 分)

1、列出设计同步时序逻辑电路的步骤。(5分)

答:( 1)、由实际问题列状态图

(2)、状态化简、编码

(3)、状态转换真值表、驱动表求驱动方程、输出方程

(4)、画逻辑图

(5)、检查自起动

2、化简F AB ABC A(B AB ) (5分)

答:F0

3、分析以下电路,其中RCO 为进位输出。( 5 分)

答: 7 进制计数器。

数字逻辑考题及答案

数字逻辑考题及答案

数字逻辑试题1答案

一、填空:(每空1分,共20分) 1、()8 =( )16 2、 10= ( )2

3、(FF )16= ( 255 )10

4、[X]原=,真值X= ,[X]补 = 。

5、[X]反=,[X]补= 。

6、-9/16的补码为,反码为 。

7、已知葛莱码1000,其二进制码为1111, 已知十进制数为92,余三码为1100 0101

8、时序逻辑电路的输出不仅取决于当时的输入,还取决于电路的状态 。 9、逻辑代数的基本运算有三种,它们是_与_ 、_或__、_非_ 。 10、1⊕⊕=B A F ,其最小项之和形式为_ 。AB B A F +=

11、RS 触发器的状态方程为_n n Q R S Q +=+1_,约束条件为0=SR 。 12、已知B A F ⊕=1、B A B A F +=2,则两式之间的逻辑关系相等。 13、将触发器的CP 时钟端不连接在一起的时序逻辑电路称之为_异_步时序逻辑电路 。

二、简答题(20分)

1、列出设计同步时序逻辑电路的步骤。(5分) 答:(1)、由实际问题列状态图 (2)、状态化简、编码 (3)、状态转换真值表、驱动表求驱动方程、输出方程 (4)、画逻辑图 (5)、检查自起动

2、化简)(B A B A ABC B A F +++=(5分) 答:0=F

3、分析以下电路,其中RCO 为进位输出。(5分) 答:7进制计数器。

4、下图为PLD 电路,在正确的位置添 * , 设计出B A F ⊕=函数。(5分)

5分 注:答案之一。

三、分析题(30分)

1、分析以下电路,说明电路功能。(10分) 解:

数字逻辑试卷及答案

数字逻辑试卷及答案

《数字电路与逻辑设计》模拟试卷1

试题卷

注意:

1.试卷保密,考生不得将试卷带出考场或撕页,否则成绩作废。请监考老师负责监督。

2.请各位考生注意考试纪律,考试作弊全部成绩以零分计算。

3.本试卷满分100

分,答题时间为90分钟。

4.本试卷分为试题卷和答题卷,所有答案必须答在答题卷上,答在试题卷上不给分。

一、单项选择题(本大题共10小题,每小题2分,共20分)在每小题列出的四个选项中只有一个选项是符合题目要求的,请将正确选项前的字母填在答题卷相应题号处。

1. 下列四个数中,最大的数是 。

[A] (AF)16 [B] (001010000010)8421BCD

[C] (10100000)2 [D] (198)10

4. 对于钟控RS 触发器,若要求其输出“0”状态不变,则输入的RS 信号应为 。

5. 以下各电路中, 可以产生脉冲定时。

[A] 多谐振荡器 [B] 单稳态触发器

[A] 2 [B] 8 [C] 16 [[A] OC 门 [B] PMOS [C] NMOS [D] CMOS [A] RS=X0 [B] RS=0X [C] RS=X1 [D] RS=1X

[C] 施密特触发器 [D] 石英晶体多谐振荡器

7. 同步时序电路和异步时序电路比较,其差异在于后者 。

[A] 没有触发器 [B] 没有统一的时钟脉冲控制

[C] 没有稳定状态 [D] 输出只与内部状态有关

9. 当用异步I/O 输出结构的PAL 设计逻辑电路时,它们相当于 。

[A] 组合逻辑电路 [B] 时序逻辑电路

[C] 存储器 [D] 数模转换器

数字逻辑_习题一_答案

数字逻辑_习题一_答案

数字逻辑_习题⼀_答案

〈习题⼀〉作业参考答案

1.4 如何判断⼀个7位⼆进制正整数A=a 1a 2 a 3 a 4 a 5 a 6 a 7是否是4的倍数。答:只要a 6 a 7=00,A 即可被4整除。

1.10设[x]补=01101001,[y]补=10011101,求:1[]2x 补,1[]4x 补,1[

]2y 补,1

[]4

y 补,[]x -补,[]y -补。

答:(1)如[x]补=x 0x 1x 2…x n ,则1

[]2

x 补= x 0x 0x 1x 2…x n-1. x n 。所以,1[]2x 补=00110100.1,1[]4x 补=00011010.01,1

[

]2

y 补=11001110.1,1

[]4

y 补=11100111.01。(2)如[x]补=x 0x 1x 2…x n ,[-x]补=012...1n x x x x +。所以,[]x -补=10010111,[]y -补=01100011。注意:公式(1)[x]补=x 0x 1x 2…x n ,则1

[]2

x 补= x 0x 0x 1x 2…x n-1. x n

(2)[x]补=x 0x 1x 2…x n ,[-x]补=012...1n x x x x +

⼀定要掌握。

1.11根据原码和补码的定义回答下列问题:(1)已知[x]补>[y]补,是否有x>y?

(2)设-2n

0,则[x]补>[y]补。但显然x

(2)因为x<0,所以[x]补=2n+1+x ,[x]原=2n

-x ;

要使[x]补=[x]原,则2n+1+x=2n

  1. 1、下载文档前请自行甄别文档内容的完整性,平台不提供额外的编辑、内容补充、找答案等附加服务。
  2. 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
  3. 3、如文档侵犯您的权益,请联系客服反馈,我们会尽快为您处理(人工客服工作时间:9:00-18:30)。

华南理工大学 网络学院

《数字逻辑》试卷

考试时间:(120分钟)

班级: 姓名: 总分数:

一、 选择题(每小题1分,)

1 有两个十进制数数字的8421BCD 编码是10010001,则它们的余3码是 A 。

A . 1100 0100

B .1001 0100

C . 1001 0011

D . 1111 0001

2 若输入变量A 、B 全为1时,输出F=1,则其输入与输出的关系是 B 。

A .异或

B .与

C .非

D .或非

3 二进制数1100转换成十六进制数是 D 。

A .12

B .A

C .B

D .C

4 在求逻辑函数F 的反函数时,下列说法错误的是 C 。

A .“·”换成“+”,“+”换成“·”

B .原变量换成反变量,反变量换成原变量

C .原变量不变

D .常数中的“0”换成“1”,“1”换成“0”

5 逻辑表达式(A+B )·(A+C )= B 。

A .AB+AC

B .A+B

C C .B+AC

D .C+AB

6 组合逻辑电路通常是由 A 组合而成。

A .门电路

B .计数器

C .触发器

D .寄存器

7 时序逻辑电路中一定包含 C 。

A .译码器

B .移位寄存器

C .触发器

D .与非门

8 逻辑表达式F=AB+A C ,则它的对偶逻辑表达式F '= D 。

A .))((C A

B A ++ B .A+B ·A+C

C .A+B ·A+C

D .(A+B )(A+C )

9 设A 、B 、C 为逻辑变量,若已知AB=AC ,则 D 。

A .B=C

B .B ≥

C C .B ≠C

D .以上都有可能

10 一位十进制计数器至少需要 B 个触发器。

A .3

B .4

C .5

D .6

11 时序电路中必须有 C 。

A .输入逻辑变量

B .计数器

C .时钟

D .编码器

12 同步时序电路的分析与设计的重要工具是 D 。

A .状态表和波形图

B .状态图和特征方程

C .特征方程与波形图

D .状态表和状态图

13 在利用隐含表进行状态化简时,有S 1,S 2两个状态,条件 D 可确定S 1和S 2不等价。

A .状态相同

B .状态不同

C .输出相同

D .输出不同

14有两个与非门构成的基本RS 触发器,欲使该触发器保持原态,即Q n+1=Q n ,则输入信号应

为 B 。

A .S=R=0

B .S=R=1

C .S=1,R=0

D .S=0,R=1

15 在四路数据选择器中,其地址输入端有 B 个。

A .1

B .2

C .3

D .4

16 在 A 情况下,函数F=CD AB +的输出是逻辑“1”。

A .全部输入为“0”

B .A,B 同时为“1”

C .C,

D 同时为“1” D .全部输入为“1”

17 对于JK 触发器,输入J=0,K=1,CP 脉冲作用后,触发器的次态应为 A 。

A .0

B .1

C .2

D .不确定

18 不是与逻辑项AB C D 相邻的项是 B 。

A .ABCD

B .A BCD

C .A B C

D D .AB C D 19 下列逻辑式中,正确的是 C 。

A .A(A+B)=

B B .A ·(A+B)=AB

C .A ·(A+B)=A

D .(A+B)·(A+D)=A+BC

20 从本质上讲,控制器是一种 A 电路。

A .时序电路

B .组合逻辑

C .译码器

D .编码器

二、 填空题(每空1分,共25分)

1.布尔代数的三个基本运算是 与运算 、 或运算 和 非运算 。

2.布尔代数的三个最重要规则是 代入 规则、 反演 规则和 对偶 规划。

3.将十六进制数1001转换成二进制数为 1000000000001 ,转换成十进制数为 4097 。

4.组合逻辑电路是由各种 门电路 组合而成的逻辑电路,该电路的输出只与

当时的 输入 状态有关。

5.一般的同步时序逻辑电路是由 组合逻辑 电路与记忆电路两部分组成。

6.卡诺图是真值表 的一种特殊形式,利用卡诺图法化简逻辑函数比 公式 法更

容易得到简化的逻辑函数表达式,但逻辑变量数受到限制。

7.时序逻辑电路中使用的记忆元件是 触发器 ,它有两个稳定的物理状态,它可记录 1 位二进制码。

8.逻辑函数的表示方法有布尔代数法、 卡诺图法 、真值表法、 逻辑图法 、

波形图法、点阵图法和硬件设计语言法

9. 计数器 是数字系统中最常见的时序逻辑电路构件,其功能是记忆脉冲的个数。

10.主从JK 触发器的特征方程是1+n Q = n

n Q K Q J + 。

相关文档
最新文档