触发器 R-S、D 、J-K 实验报告(有数据)
数电实验报告触发器及其应用(共10篇)
数电实验报告触发器及其应用(共10篇)1、实验目的：掌握触发器的原理和使用方法，学会利用触发器进行计数、存储等应用。
2、实验原理：触发器是一种多稳态数字电路，具有存储、计数、分频、时序控制等功能。
常见的触发器有RS触发器、D触发器、T触发器、JK触发器等。
RS触发器是由两个交叉互连的反相器组成的，它具有两个输入端R(复位)和S(置位)，一个输出端Q。
当输入R=1，S=0时，Q=0;当输入R=0，S=1时，Q=1;当R=S=1时，无法确定Q的状态，称为禁态。
JK触发器是将RS触发器的两个输入端合并在一起而成，即J=S，K=R，当J=1，K=0时，Q=1;当J=0，K=1时，Q=0;当J=K=1时，Q反转。
JK触发器具有启动、停止、颠倒相位等功能。
D触发器是由单个输入端D、输出端Q和时钟脉冲输入端组成的，当时钟信号上升沿出现时，D触发器的状态发生改变，如果D=1，Q=1;如果D=0，Q=0。
T触发器只有一个输入端T和一个输出端Q，在每个时钟脉冲到来时，T触发器执行T→Q操作，即若T=1，则Q取反；若T=0，则Q保持不变。
触发器可以组成计数器、分频器、存储器、状态机等各种数字电路，被广泛用于计算机、控制系统等领域。
3、实验器材：数码万用表、示波器、逻辑分析仪、CD4013B触发器芯片、几个电阻、电容、开关、信号发生器等。
4、实验内容：4.1 RS触发器测试利用CD4013B芯片来测试RS触发器的功能，在实验中将RS触发器的输入端分别接入CD4013B芯片的端子，用示波器观察输出端的波形变化，并记录下输入输出关系表格，来验证RS触发器的工作原理。
具体实验步骤如下：将CD4013B芯片的端子按如下接线方式连接：RST1,2脚接入+5V电源，C1个100nF的电容与单位时间5 ns的外部时钟信号交替输入接口CLK，以模拟器件为master时，向器件提供单个时钟脉冲。
测试时选择适宜的数据输入，R1和S2另一端程+5V，S1和R2另一端连接接地GND,用万用表测量各端电压，电容缓存的电压。
实验五集成触发器
Qn=1 说明
且每次测试时都要将
0→1
触发器异步清零或置1。
0 0 1→0
按照右表测试并记录结果。
（c）将J、K触发器
0
接成 T’触发器。
CP接1kHz连续脉冲；
1
通过示波器双踪观察
CP和Q的波形，
1
画图并分析结果。
0→1
1 1→0
0 0→1
1→0
1
0→1
1→0
实验五 触发器
4. 实验内容及要求
（2）测试双D触发器74LS74的逻辑功能。
Q
Q
1J C1 1K J CP K SD
74LSll2双JK触发器引脚排列及逻辑符号
实验五 触发器
实验五 触发器
（3）D触发器
可用作数字信号的寄存、移位寄存、分频和波形发生等。
Q n+1 = D
14 13 12 11 10 9 8
Vcc 2RD 2D CP SD 2Q 2Q
74LS74
Q
Q
C1 1D
（5）单脉冲发生器实验 （选做） 用74LS74双D型触发器，设计一个单发脉冲发生器的实验线路。要
求将频率为１Hz的信号脉冲和手控触发脉冲分别作为两个触发器的CP 脉冲输入。只要手控脉冲送出一个脉冲，该脉冲与手控触发脉冲的时 间长短无关。
实验五 触发器
试问：能实现单发脉冲输出的原理是什么?画出电路的输出时序波形图. 下图是用双JK触发器组成的单发脉冲发生器，以供设计时参考。
实验五 触发器
3. 实验原理 （1）基本RS触发器
Q & R
Q &
S
实验五 触发器
（2）JK触发器
常用作缓冲存储器、移位寄存器和计数器。 Qn+1 = JQn + KQn
触发器 R-S、D 、J-K 实验报告(有数据)
一、实验目的
1、熟悉并掌握R-S、D、J-K 触发器的构成，工作原理和功能测试方法；
2、学会正确使用触发器集成芯片；
3、了解不同逻辑功能触发器相互转换的方法。
二、实验仪器及器件
1、双踪示波器
2、实验用元器件
74LS00 1 片 74LS74 双D 型触发器 1 片 74LS112 双J-K 触发器 1 片
(1)将D触发器和J-K触发器转换成T，触发器，列出表达式，画出实验电路图。
(2)接入连续脉冲，观察各触发器CP及Q端波形。比较两者关系。
(3)自拟实验数据表并填写。
D触发器特性方程： J-K触发器特性方程：
T，触发器的特性方程： ，故实验电路图如图所示。
D触发器转换成T，触发器
JK触转发器换成T，触发器
双J-K负边沿J-K触发器74LS112芯片的逻辑符号如图4.5所示。
(1)按表4.3给出的控制状态顺序，测试其逻辑功能，并将结果填入表4.5中。
(2)令J=K=1时，CP端加连续脉冲，用双踪示波器观察Q和CP波形，并与D型触发器实验2的(4)D和端相连时观察到的Q端的波形相比较，有何异同点？
表4.5
Qn+1
CP
J K Qn
Qn+1
0 0 0
0 0 1
0 1 0
0 1 1
1 0 0
1 0 1
1 1 0
1 1 1
不定
不定
1
1
0
0
0
1
0 0
0 1
1 0
1 1
0
0
1
1
0 0 0
0 0 1
0 1 0
D触发器与JK触发器实验报告
输入
次态Qn+1
D
Rd
Sd
CP
1
0
1
1
0→1
0
0
1
1
1
1→0
0
0
1
1
1
0→1
1
1
0
1
1
1→0
1
2、74LS112Ｊ－Ｋ触发器逻辑功能测试。
（1）按图2接线。
图1 D触发器功能测试图
图2 JK触发器功能测试图
（2）异步置位（Sd）复位（Rd）功能测试
利用开关按表3改变Sd和的Rd状态，J、K、CP可以为任意状态，借用指示灯观察输出状态并将结果记入表3中。
实验室
同析3栋217
小组成员
1．实验目的
1、掌握D触发器和J-K触发器的逻辑功能及触发方式；
2、熟悉现态和次态的概念及两种触发器的状态方程。
2．实验原理、实验流程或装置示意图
（1）按图1接线
图1 D触发器功能测试图
（2）异步置位（Sd）端复位（Rd）端功能测试。
利用开关按表1改变Rd、Sd的逻辑状态（D,CP状态随意），借助指示灯观测相应的 、 状态，结果记入表1中。
表3 J-K触发器置位、复位端测试表
输 入
输 出
CP
J
K
Rd
Sd
Q
×
×
×
1→0
1
0
1
×
×
×
0→1
1
0
1
×
×
×
1
1→0
10××来自×10→1
0
1
×
×
×
数电实验报告
《数字电路与逻辑设计》课程实验报告系（院）：计算机与信息学院专业：班级：姓名：学号：指导教师：学年学期: 2018 ~ 2019 学年第一学期实验一基本逻辑门逻辑以及加法器实验一、实验目的1．掌握TTL与非门、与或非门和异或门输入与输出之间的逻辑关系。
2．熟悉TTL中、小规模集成电路的外型、管脚和使用方法。
二、实验所用器件和仪表1.二输入四与非门74LS00 1片2.二输入四或非门74LS28 1片3.二输入四异或门74LS86 1片三、实验内容1．测试二输入四与非门74LS00一个与非门的输入和输出之间的逻辑关系。
2．测试二输入四或非门74LS28一个或非门的输入和输出之间的逻辑关系。
3．测试二输入四异或门74LS86一个异或门的输入和输出之间的逻辑关系。
4．掌握全加器的实现方法。
用与非门74LS00和异或门74LS86设计一个全加器。
四、实验提示1．将被测器件插入实验台上的14芯插座中。
2．将器件的引脚7与实验台的“地（GND）”连接，将器件的引脚14与实验台的+5V 连接。
3．用实验台的电平开关输出作为被测器件的输入。
拨动开关，则改变器件的输入电平。
4．将被测器件的输出引脚与实验台上的电平指示灯连接。
指示灯亮表示输出电平为1，指示灯灭表示输出电平为0。
五、实验接线图及实验结果74LS00中包含4个二与非门，74LS28中包含4个二或非门，74LS86中包含4个异或门，下面各画出测试第一个逻辑门逻辑关系的接线图及测试结果。
测试其他逻辑门时的接线图与之类似。
测试时各器件的引脚7接地，引脚14接+5V。
图中的K1、K2是电平开关输出，LED0是电平指示灯。
1．测试74LS00逻辑关系接线图及测试结果（每个芯片的电源和地端要连接）图1.1 测试74LS00逻辑关系接线图表1.1 74LS00真值表输 入输 出 引脚1引脚2 引脚3 L L HL H H HL H HHL2. 测试74LS28逻辑关系接线图及测试结果i.ii.iii. 图1.2 测试74LS28逻辑关系接线图表1.2 74LS28真值表i. 输 入 ii. 输 出 iii. 引脚2 iv. 引脚3v. 引脚1 vi. L vii. L viii. H ix. L x. H xi. L xii. Hxiii. L xiv. L xv. H xvi. Hxvii. L3．测试74LS86逻辑关系接线图及测试结果图1.3 测试74LS86逻辑关系接线图表1.3 74LS68真值表输 入输 出 引脚1引脚2 引脚3 L L L L H H H L H HHL4. 使用74LS00和74LS86设计全加器（输入来源于开关K2、K1和K0，输出送到LED 灯LED1和LED0 上，观察在不同的输入时LED 灯的亮灭情况）。
《数字电子技术》实验指导书
数字电子技术实验指导书电气与电子工程学院实验一门电路逻辑功能及测试一、实验目的1. 熟悉门电路逻辑功能2. 熟悉数字电路实验仪及示波器使用方法二、实验仪器及材料1. 双踪示波器2. 器件74LS00 二输入端四与非门 2片74LS20 四输入端双与非门 1片74LS86 二输入端四异或门 1 片三、实验内容1.测试门电路逻辑功能（1）.选用双四输入与非门74LS20一只，插入14P锁& 紧插座上按图1.1接线、输入端接K1-K16（电平开关输出插口），输出端接电平显示发光二极管（L1-L16任意一个）（2）.将电平开关按表1.1置位，分别测输出电压及逻辑状态。
表 1.1输出输出1 2 4 5 Y 电压（V）H H H HL H H HL L H HL L L HL L L L2．异或门逻辑功能测试（1）.选二输入四异或门电路74LS86，按图1.2接线，输入端1、2、4、5接电平开关，输出端A、B、Y接电平显示发光二极管。
（2）.将电平开关按表1.2置位拨动，将输出结果填入表中。
表 1.2输入输出A B Y Y电压L L L LH L L LH H L LH H H LH H H HL H L H3、逻辑电路的逻辑关系（1）.用74LS00、按图1.3，1.4接线，将输入输出逻辑关系分别填入表1.3、表1.4中，表1.3输入输出A B YL LL HH LH H表1.4输入输出A B Y ZL LL HH LH H（2）.写出上面两个电路逻辑表达式。
五、实验报告1.按各步骤要求填表并画逻辑图。
2.回答问题：（1）怎样判断门电路逻辑功能是否正常？（2）与非门一个输入接连续脉冲，其余端什么状态时允许脉冲通过？什么状态时禁止脉冲通过？（3）异或门又称可控反相门，为什么？实验二组合逻辑电路（半加器、全加器）一、实验目的1.掌握组合逻辑电路的功能测试。
2.验证半加器和全加器的逻辑功能。
3.学会二进制数的运算规律。
触发器R-S、D、J-K及其应用
Q Q
输入
功能表
输出
S
& & S R
0 1
R
1 0 1 0
Q
1 0
n 1
Q
0 1
n 1
S
R (a)逻辑图
S R (b)逻辑符号
约束条件
1 0
Qn
φ
Q
φ
n
Q n 1 ( S ) R Q n S R Q n 状态方程： R S 1
功能：基本RS触发器具有置“0”、置“1”和“保持”三种功能。
D CP 0→1 0 1→0 0→1 1 1→0
R D 1, S D 1
Qn+1
Qn 0
Qn 1
R
S
D Q Q
+5V
GND
D触发器
VCC
74LS74
74LS112
CP S Q RD
1 2 34 56 7
CP信号可单脉冲触发器提供
实验报告要求
1、整理实验记录，并进行分析、总结，得出基本RS 触发器、D触发器、JK触发器的功能表和特性方程， 并与理论值相比较。
在输入信号为单的情况下，D触发器是用起来最为方便一种触发 器。其应用很广，常被用作寄存、移位寄存、分频和波形发生等。 实验可以采用74LS74双D触发器进行，它是上升沿触发器。 关脚分布如下图。
UCC 14 __ 2R D 13 2D 12 __ 2CP 2S D 11 74LS74 1 __ 1R D 2 1D 3 4 5 1Q 6 __ 1Q 7 GND 10 2Q 9 __ 2Q 8
R
S
J
K Q Q
+5V
GND
锁存器和触发器
锁存器和触发器锁存器（Latch）和触发器（Flip-flop）是数字电路中常用的存储元件。
它们能够存储一个或多个位的信息，并将其在需要的时候保持下去。
在数字电路中，锁存器和触发器常用于存储、传输和操作数据。
本文将介绍锁存器和触发器的基本原理、特性和应用。
1. 锁存器锁存器是一种能够存储和保持输入信号状态的元件。
它可以通过一个控制信号来控制存储和保持动作。
常见的锁存器有SR锁存器、D锁存器和JK锁存器。
1.1 SR锁存器SR锁存器是由两个交叉连接的与非门构成的。
它有两个输入信号：S（Set）和R（Reset）。
当S=1、R=0时，输入Q=1，输出Q’=0；当S=0、R=1时，输入Q=0，输出Q’=1；当S=0、R=0时，保持前一状态不变；当S=1、R=1时，无效。
SR锁存器的真值表如下：S R Q Q’0 0 Q Q’0 1 0 11 0 1 01 1 禁止禁止1.2 D锁存器D锁存器是由一个与非门和一个与门构成的。
它只有一个输入信号D（Data）。
当D=0时，输入Q=0，输出Q’=1；当D=1时，输入Q=1，输出Q’=0。
D锁存器的真值表如下：D Q Q’0 0 11 1 01.3 JK锁存器JK锁存器是由两个与非门和一个与门构成的。
它有两个输入信号J（Jump）和K（Kill）。
当J=1、K=0时，输入Q=1，输出Q’=0；当J=0、K=1时，输入Q=0，输出Q’=1；当J=0、K=0时，保持前一状态不变；当J=1、K=1时，输入Q’=Q’的反相。
JK锁存器的真值表如下：J K Q Q’0 0 Q Q’0 1 0 11 0 1 01 1 翻转翻转2. 触发器触发器是一种特殊的锁存器，它能够根据时钟信号进行同步操作。
触发器有很多种类，其中最常见的是D触发器、JK触发器和T触发器。
2.1 D触发器D触发器是一个带有使能端的触发器，它只有一个输入信号D（Data），一个时钟信号CLK（Clock）和一个使能信号EN（Enable）。
21触发器和时序逻辑电路资料
两互补输出端
Q
Q
.
. 反馈线
& G1
& G2
SD 两输入端
RD
触发器输出与输入的逻辑关系
(1) SD=1，RD = 0
设触发器原态 为“1”态。
翻转为“0”态
F3 Q0 = Q1 = Q2 = 1 J3 =K3= Q2 Q1 Q0 J3 =K3 = Q2 Q1 Q0
（加法）
（减法）
由J、K端逻辑表达式，可得出四位同步二进制计
数器的逻辑电路。（只画出三位同步二进制计数器 的逻辑电路）
计数脉冲同时加到各位触发器上，当每个到
来后触发器状态是否改变要看J、K的状态。
分类
加法计数器 减法计数器 可逆计数器 异步计数器 同步计数器
(按计数功能 ) (按计数脉冲引入方式)
二进制计数器 十进制计数器 (按计数制)
N 进制计数器
21.3.1 二进制计数器
按二进制的规律累计脉冲个数，它也是构成其 它进制计数器的基础。要构成 n位二进制计数器， 需用 n个具有计数功能的触发器。
计数器输出
14
8
CT74LS290
Q3 Q2 R01
R02 C1
Q1 Q0 S92
C0 S91
1
7 计数状态
S91 N S92 Q2 Q1 N 地
外引线排列图
输入计
数脉冲
8421异步十进制计数器
五进制输出
Q3 Q2 R01
R02 C1
Q1 Q0 S92
C0 S91
数字电子逻辑 触发器R-S 、J-K、T、D 实验报告
福建农林大学计算机与信息学院信息工程类实验报告系：计算机系专业：计算机科学与技术年级： 07级姓名：学号：实验课程：数字电子技术基础实验室号：___田实验设备号： 9 实验时间： 2008-12-16 指导教师签字：成绩：实验四触发器R-S 、J-K、T、D一、实验目的和要求1、掌握基本RS、JK、T和D触发器的逻辑功能。
2、掌握集成触发器的功能和使用方法。
3、熟悉触发器之间相互转换的方法。
二、实验原理触发器是能够存储1位二进制码的逻辑电路，它有两个互补输出端，其输出状态不仅与输入有关，而且还与原先的输出状态有关。
触发器有两个稳定状态，用以表示逻辑状态“1”和“0”，在一定的外界信号作用下，可以从一个稳定状态翻转到另一个稳定状态，它是一个具有记忆功能的二进制信息存储器件，是构成各种时序电路的最基本逻辑单元。
1、基本RS触发器图4-1为由两个与非门交叉耦合构成的基本RS触发器，它是无时钟控制低电平直接触发的触发器。
基本RS触发器具有置“0”，置“1”和保持三种功能。
通常称S为置“1”端，因为S=0时触发器被置“1”；R为置“0”端，因为R=0时触发器被置“0”。
当S=R=1时状态保持，当S=R=0时为不定状态，应当避免这种状态。
基本RS触发器的逻辑符号见图4-1（b），二输入端的边框外侧都画有小圆圈，这是因为置1与置0都是低电平有效。
基本RS触发器也可以用两个“或非门”组成，此时置位为高电平有效。
2、JK触发器在输入信号为双端的情况下，JK触发器是功能完善、使用灵活和通用性较强的一种触发器。
本实验采用74LS112双JK触发器，是下降边沿触发的边沿触发器。
引脚逻辑图如图4-2所示：图4-2 JK触发器的引脚逻辑图JK触发器的状态方程为：+1nn QnQ+=KQJ其中，J和K是数据输入端，是触发器状态更新的依据，若J、K有两个或两个以上输入端时，组成“与”的关系。
Q和Q为两个互补输出端。
通常把Q=0、Q=1的状态定为触发器“0”状态；而把Q=1，Q=0定为“1”状态。
jk触发器实验报告总结及体会
jk触发器实验报告总结及体会
一、实验介绍
本次实验是关于JK触发器的实验，JK触发器是由两个NAND门或两个NOR门构成的，可以在电路中起到存储和控制信号的作用。
二、实验步骤
1. 首先按照电路图连接电路，将电源接入电路中。
2. 使用示波器观察输入端和输出端的波形变化。
3. 通过手动调节开关，改变输入端的信号，观察输出端的响应。
三、实验结果
通过实验可以得到以下结果：
1. 当J=0,K=0时，输出保持不变。
2. 当J=0,K=1时，输出为低电平。
3. 当J=1,K=0时，输出为高电平。
4. 当J=1,K=1时，输出会翻转。
四、实验分析
通过对结果的分析可以得知：
1. 当J和K都为0时，表示保持原状态。
这是因为无论前一状态是什么，在这种情况下都不会有任何变化。
2. 当J为0而K为1时，表示清零。
这是因为当K为1时，在上升沿时会强制Q为低电平。
3. 当J为1而K为0时，表示置位。
这是因为当J为1时，在上升沿时会强制Q为高电平。
4. 当J和K都为1时，表示翻转。
这是因为当J和K都为1时，在上升沿时会将Q的状态翻转。
五、实验体会
通过本次实验，我对JK触发器有了更深入的了解。
在实验中，我不仅学习了电路的连接方法，还学习了如何使用示波器观察波形变化。
此外，我也发现了电路中一些微小的变化对于输出结果所产生的影响。
通过这次实验，我加深了对数字电路的理解，并且提高了自己动手实践的能力。
触发器实验报告
触发器实验报告一、实验目的本次实验的主要目的是深入理解触发器的工作原理和功能，通过实际操作和观察，掌握触发器在数字电路中的应用，以及其对信号的存储和转换作用。
二、实验原理触发器是一种具有记忆功能的基本逻辑单元，能够在时钟脉冲的作用下存储二进制数据。
常见的触发器类型包括 D 触发器、JK 触发器和SR 触发器等。
D 触发器在时钟脉冲的上升沿（或下降沿）将输入的数据传送到输出端。
JK 触发器则根据输入的J、K 信号和时钟脉冲来改变输出状态。
SR 触发器则由置位（S）和复位（R）信号控制输出。
三、实验设备与材料1、数字电路实验箱2、示波器3、集成电路芯片（如 74LS74、74LS112 等）4、导线若干四、实验步骤1、 D 触发器实验将 74LS74 芯片插入实验箱的插槽中。
按照芯片引脚图连接电路，将 D 输入端连接到逻辑电平开关，时钟输入端连接到脉冲信号源，输出端 Q 和 Q'连接到发光二极管。
改变D 输入端的电平，观察在时钟脉冲作用下输出端的状态变化。
2、 JK 触发器实验插入 74LS112 芯片。
连接电路，将 J、K 输入端连接到逻辑电平开关，时钟输入端连接到脉冲信号源，输出端连接到发光二极管。
改变 J、K 输入端的电平组合，观察在时钟脉冲作用下输出端的状态变化。
3、 SR 触发器实验选取合适的 SR 触发器芯片，如 74LS279。
按照引脚图连接电路，将 S、R 输入端连接到逻辑电平开关，输出端连接到发光二极管。
改变 S、R 输入端的电平，观察输出端的状态变化。
五、实验结果与分析1、 D 触发器当 D 输入端为高电平时，在时钟脉冲的上升沿，输出端 Q 变为高电平，Q'变为低电平；当D 输入端为低电平时，在时钟脉冲的上升沿，输出端 Q 变为低电平，Q'变为高电平。
这表明 D 触发器能够在时钟脉冲的控制下，将输入的数据准确地传输到输出端。
2、 JK 触发器当 J=1，K=0 时，在时钟脉冲的作用下，输出端 Q 置位为高电平；当 J=0，K=1 时，输出端 Q 复位为低电平；当 J=K=0 时，输出端保持原状态不变；当 J=K=1 时，输出端在时钟脉冲作用下翻转。
数字电子技术实验报告
《数字电子技术》实验报告实验序号：01 实验项目名称：门电路逻辑功能及测试学号姓名专业、班级实验地点物联网实验室指导教师时间2016.9.19一、实验目的1. 熟悉门电路的逻辑功能、逻辑表达式、逻辑符号、等效逻辑图。
2. 掌握数字电路实验箱及示波器的使用方法。
3、学会检测基本门电路的方法。
二、实验仪器及材料1、仪器设备：双踪示波器、数字万用表、数字电路实验箱2. 器件：74LS00 二输入端四与非门2片74LS20 四输入端双与非门1片74LS86 二输入端四异或门1片三、预习要求1. 预习门电路相应的逻辑表达式。
2. 熟悉所用集成电路的引脚排列及用途。
四、实验内容及步骤实验前按数字电路实验箱使用说明书先检查电源是否正常，然后选择实验用的集成块芯片插入实验箱中对应的IC座，按自己设计的实验接线图接好连线。
注意集成块芯片不能插反。
线接好后经实验指导教师检查无误方可通电实验。
实验中改动接线须先断开电源，接好线后再通电实验。
1.与非门电路逻辑功能的测试（1）选用双四输入与非门74LS20一片，插入数字电路实验箱中对应的IC座，按图1.1接线、输入端1、2、4、5、分别接到K1~K4的逻辑开关输出插口，输出端接电平显图 1.1示发光二极管D1~D4任意一个。
（2）将逻辑开关按表1.1的状态，分别测输出电压及逻辑状态。
表1.1输入输出1(k1) 2(k2) 4(k3) 5(k4) Y 电压值（v）H H H H 0 0L H H H 1 1L L H H 1 1L L L H 1 1L L L L 1 12. 异或门逻辑功能的测试图 1.2（1）选二输入四异或门电路74LS86，按图1.2接线，输入端1、2、4、5接逻辑开关(K1~K4)，输出端A、B、Y接电平显示发光二极管。
（2）将逻辑开关按表1.2的状态，将结果填入表中。
表1.2输入输出1(K1) 2(K2) 4(K35(K4) A B Y 电压（V）L H H H H L LLHHHHLLLHHLLLLLHH111111113. 逻辑电路的逻辑关系测试（1）用74LS00、按图1.3，1.4接线，将输入输出逻辑关系分别填入表1.3、表1.4中。
触发器实验报告(一)
触发器实验报告（一）引言概述：本文旨在对触发器实验进行报告，通过实验探索触发器的工作原理和应用。
在本次实验中，我们将重点研究和验证JK触发器和D触发器的性质和特点。
通过观察和分析实验结果，我们将深入理解触发器在数字电路中的作用。
正文：一、JK触发器的性质和应用1. JK触发器的定义和工作原理2. 设置JK触发器的输入状态和观察Q和Q'的输出状态3. JK触发器的数据存储功能4. JK触发器的计数功能5. JK触发器在计算机存储器中的应用二、D触发器的性质和应用1. D触发器的定义和工作原理2. D触发器的输入设置和输出观察3. D触发器与JK触发器的比较4. D触发器的寄存器应用5. D触发器在时序电路中的应用三、触发器实验步骤1. 实验前的准备工作和设备连接2. 设置实验电路和电源供应3. 输入电平和时钟信号的控制4. 观察和记录实验现象5. 数据分析和结果讨论四、实验结果分析1. JK触发器的响应和变化特点2. D触发器的工作状态和输出变化3. 触发器输入信号的控制和作用4. 实验中观察到的问题和现象5. 实验结果与理论知识的对比和验证五、实验总结本实验通过对JK触发器和D触发器的实验研究，深入理解了触发器的性质和应用。
通过观察结果和分析数据，我们验证了触发器在数字电路中的重要性，并且掌握了触发器的工作原理和特点。
此外，在实验过程中还发现了一些问题和现象，这为今后的进一步研究提供了启示和改进的方向。
通过这次实验，我们不仅加深了对触发器的理解，还提升了实验操作和数据分析的能力。
总结：本次触发器实验报告重点研究了JK触发器和D触发器的性质和应用。
通过实验验证了触发器在数字电路中的作用，并掌握了其工作原理和特点。
实验结果与理论知识的对比和验证加深了我们对触发器的理解，并为今后的实验和研究提供了启示和改进的方向。
本实验丰富了我们的实验操作和数据分析能力，对进一步研究和应用触发器具有重要意义。
数电实验报告
数字电子技术实验报告学号：姓名：班级：实验一组合逻辑电路分析一、实验用集成电路引脚图74LS00集成电路：74LS20集成电路：二、实验内容1．ABCD接逻辑开关，“1”表示高电平，“0”表示低电平。
电路图如下:A=B=C=D=1时（注：逻辑指示灯：灯亮表示“1”，灯不亮表示“0”。
）表格记录：结果分析：由表中结果可得该电路所实现功能的逻辑表达式为：F=AB+CD。
在multisim软件里运用逻辑分析仪分析，可得出同样结果：2．密码锁的开锁条件是：拨对密码，钥匙插入锁眼将电源接通，当两个条件同时满足时，开锁信号为”1”,将锁打开。
否则，报警信号为”1”，则接通警铃。
试分析密码锁的密码ABCD是什么？电路图如下:A=B=C=D=1时A=B= D=1，C=0时2.5 VA= D=1，B=C=0时记录表格：结果分析：由表可知，只有当A=D=1，B=C=0时，开锁灯亮；其它情况下，都是报警灯亮。
因此，可知开锁密码是1001。
三、实验体会与非门电路可以实现多种逻辑函数的功能模拟，在使用芯片LS7400和LS7420时，始终应该注意其14脚接高电平，8脚接地，否则与非门无法正常工作。
利用单刀双掷开关，可以实现输入端输入高/低电平的转换；利用LED灯可以指示输出端的高低电平。
实验二组合逻辑实验（一）半加器和全加器一、实验目的熟悉用门电路设计组合电路的原理和方法步骤。
二、预习内容1.预习用门电路设计组合逻辑电路的原理和方法步骤。
2.复习二进制数的运算。
①用与非门设计半加器的逻辑图。
②完成用异或门、与非门、与或非门设计全加器的逻辑图。
③完成用异或门设计的三变量判奇电路的原理图。
三、参考元件74LS283： 74LS00：74LS51： 74LS136：四、实验内容1．用与非门组成半加器，用异或门、与或非门、与非门组成全加器。
实验结果填入表中。
（1）与非门组成的半加器。
电路图如下（J1、J2分别代表Ai、Bi，图示为Ai、Bi分别取不同的电平时的仿真结果）：2.5 V2.5 V2.5 V记录表格：（2）异或门、与或非门、与非门组成的全加器。
数电实验报告_触发器
一、实验目的1. 理解触发器的概念和基本原理；2. 掌握触发器的逻辑功能和应用；3. 熟悉触发器电路的搭建和调试方法；4. 通过实验验证触发器的功能和应用。
二、实验原理触发器是一种具有记忆功能的电子电路，能够存储一个二进制信息。
它根据输入信号的变化，在一定的条件下可以改变其输出状态，从而实现数据的存储和传递。
触发器是数字电路中的基本单元，广泛应用于计数器、寄存器、存储器等数字系统中。
触发器主要分为两大类：电平触发器和边沿触发器。
电平触发器在输入信号保持一定电平期间，输出状态才会发生变化；而边沿触发器仅在输入信号的跳变沿处改变输出状态。
常见的触发器有RS触发器、D触发器、JK触发器和T触发器等。
以下分别介绍这些触发器的原理和逻辑功能。
1. RS触发器：由两个与非门交叉耦合而成，具有两个输入端（S、R）和两个输出端（Q、Q'）。
当S=0，R=1时，触发器置1；当S=1，R=0时，触发器置0；当S=0，R=0时，触发器保持原状态；当S=1，R=1时，触发器处于不确定状态。
2. D触发器：由一个与非门和两个反相器组成，具有一个输入端（D）和两个输出端（Q、Q'）。
当输入信号D变化时，触发器的输出状态随之变化，即D=1时，Q=1；D=0时，Q=0。
3. JK触发器：由两个与非门交叉耦合而成，具有两个输入端（J、K）和两个输出端（Q、Q'）。
当J=K=0时，触发器保持原状态；当J=1，K=0时，触发器置1；当J=0，K=1时，触发器置0；当J=K=1时，触发器翻转。
4. T触发器：由一个与非门和两个反相器组成，具有一个输入端（T）和两个输出端（Q、Q'）。
当T=1时，触发器翻转；当T=0时，触发器保持原状态。
三、实验内容及步骤1. 触发器电路搭建：根据实验原理，搭建RS触发器、D触发器、JK触发器和T触发器电路。
2. 触发器功能测试：通过改变输入信号，观察输出端Q的逻辑信号及其下一逻辑状态，验证触发器的逻辑功能。
数电实验五触发器实验报告
数电实验五触发器实验报告一、实验目的二、实验原理三、实验器材四、实验步骤五、实验结果分析六、实验总结一、实验目的本次数电实验旨在通过触发器实验，加深学生对于触发器的理解和应用，掌握触发器的工作原理及其在电路中的应用。
二、实验原理1. 触发器概述触发器是一种存储器件，可以将输入信号转换成稳定的输出信号，并且能够记住先前输入过的状态。
触发器有两个稳态（高电平或低电平），并且只有在时钟信号到来时才会改变状态。
2. SR锁存器SR锁存器是最简单的触发器之一，由两个交叉耦合反相输出（NOR或NAND）门构成。
当S=1，R=0时，Q=1；当S=0，R=1时，Q=0；当S=R=0时，保持上一个状态不变。
但是SR锁存器存在一个致命缺陷——SET和RESET不能同时为1。
3. D锁存器D锁存器是由一个数据输入口和一个时钟输入口组成。
当D为1且时钟信号到来时，Q会被置为1；当D为0且时钟信号到来时，Q会被置为0。
D锁存器可以看做是SR锁存器的一种特殊情况，即S=D，R=not D。
4. JK锁存器JK锁存器是由J、K、时钟和输出端Q组成的。
当J=1，K=0时，Q=1；当J=0，K=1时，Q=0；当J=K=1时，Q状态取反；当J=K=0时，保持上一个状态不变。
JK锁存器可以看做是SR锁存器的一种改进型。
5. T锁存器T锁存器是由T、时钟和输出端Q组成的。
当T为1且时钟信号到来时，Q状态取反；当T为0且时钟信号到来时，保持上一个状态不变。
T锁存器可以看做是JK锁存器的一种特殊情况，即J=T，K=not T。
三、实验器材本次实验所需材料如下：- 数字电路实验箱- 74LS73触发器芯片- 电源线、万用表等四、实验步骤1. 按照电路图连接74LS73芯片。
2. 打开电源并接通电路。
3. 分别将CLK输入高低电平，并记录输出结果。
4. 将D输入高低电平，并记录输出结果。
5. 将J、K输入高低电平，并记录输出结果。
6. 将T输入高低电平，并记录输出结果。
JK触发器 D触发器 RS触发器 T触发器 真值表
D触发器真值表分析:
1. D 触发器真值表
Dn
Qn+1
0
0
1
1
2. 考虑 “ 清零 ” 和 “ 预置 ” 后的 D 触发器真值表
清零 （CLR=1）
预置 （PR=1）
无预置（PR=0）
无清零（CLR=0）
DT：=D*/CLR+PR
0
1
DC：=/D*/PR+CLR
1
0
3. D 触发器的布尔方程：
DT ： = D * /CLR + PR
DC ： = /D * /PR + CLR
JK触发器
1.JK 触发器真值表
J
K
Qn+1
0
0
Qn
0
1
0
1
0
1
1
1
/Q
2. 考虑 “ 清零 ” 和 “ 预置 ” 后的 JK 触发器真值表
J
K
JKT
0
0
TC：= T * /TC +/T * TC
如有侵权请联系告知删除，感谢你们的配合！
JKT
0
1
0
1
0
1
1Hale Waihona Puke 1/JKT3.JK 触发器的布尔方程：
JKT ： = J * /JKT + /K * JKT
JKC ： = /J * /JKC + K * JKC
RS触发器
1. RS 触发器真值表
R
S
Qn+1
0
0
1
0
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
J
K
0
0
X
X
X
X
1
0
1
X
X
X
X
1
1
0
X
X
X
X
0
1
1
↓
0
X
0
0
1
1
↓
1
X
0
1
1
1
↓
X
0
1
1
1
1
↓
X
1
1
0
相同点：两个Q的波形的周期都是10us，幅度都是5V。
不同点：维持—阻塞型D触发器在CP脉冲上升沿到来后瞬间转换输出状态；负边沿J-K触发器在CP脉冲下降沿到来后瞬间转换输出状态。
4、触发器功能转换
双D型正边沿维持—阻塞型触发器74LS74的逻辑符号如图4.2所示。
(1) 在 、 端加低电平，观察并记录Q、 端的状态。
(2)在 、 端加高电平，D端分别接高、低电平，用点动脉冲作为CP，观察并记录当CP为0、↑、1、↓时Q端的变化（即由低电平跳为高电平和高电平跳为低电平）。
(3)当 = =1、CP=0（或CP=1），改变D端信号，观察Q端的状态是否变化？
实验五 触发器 R-S、D 、J-K
一、实验目的
1、熟悉并掌握R-S、D、J-K 触发器的构成，工作原理和功能测试方法；
2、学会正确使用触发器集成芯片；
3、了解不同逻辑功能触发器相互转换的方法。
二、实验仪器及器件
1、双踪示波器
2、实验用元器件
74LS00 1 片 74LS74 双D 型触发器 1 片 74LS112 双J-K 触发器 1 片
三、实验内容及结果分析
1、基本R-SFF功能测试
将两个TTL与非门首尾相接构成基本R-SFF电路如图4.1所示。
(1)按下面的顺序在 、 端加信号：
观察并记录FF的Q、 端的状态，将结果填入表4.1中，并说明在上述各种输入状态下，
FF执行的是什么功能？
表4.1表4.2
Q
逻辑功能
0
1
1
0
置0
1
1
1
0
保持
双J-K负边沿J-K触发器74LS112芯片的逻辑符号如图4.5所示。
(1)按表4.3给出的控制状态顺序，测试其逻辑功能，并将结果填入表4.5中。
(2)令J=K=1时，CP端加连续脉冲，用双踪示波器观察Q和CP波形，并与D型触发器实验2的(4)D和端相连时观察到的Q端的波形相比较，有何异同点？
表4.5
Qn+1
CP
J K Qn
Qn+1
0 0 0
0 0 1
0 1 0
0 1 1
1 0 0
1 0 1
1 1 0
1 1 1
不定
不定
1
1
0
0
0
1
0 0
0 1
1 0
1 1
0
0
1
1
0 0 0
0 0 1
0 1 0
0 1 1
1 0 0
1 0 1
1 1 0
1 1 101源自1100
1
0
触发
方式
电位触发。
上升沿（正边沿）触发。
(1)将D触发器和J-K触发器转换成T，触发器，列出表达式，画出实验电路图。
(2)接入连续脉冲，观察各触发器CP及Q端波形。比较两者关系。
(3)自拟实验数据表并填写。
D触发器特性方程： J-K触发器特性方程：
T，触发器的特性方程： ，故实验电路图如图所示。
D触发器转换成T，触发器
JK触转发器换成T，触发器
四、总结各触发器的特点
基本RS触发器
维持阻塞D触发器
负边沿JK触发器
结
构
或
逻
辑
符
号
—置1输入
—置0输入
、 —状态输出
—异步置1信号
—异步置0信号
CP—时钟脉冲信号
D—输入信号
、 —状态输出
—异步置1信号
—异步置0信号
CP—时钟脉冲信号
J、K—输入信号
、 —状态输出
特
性
方
程
特
性
表
Qn
Qn+1
CP
D Qn
②时钟脉冲信号CP
在 = =1无效时，CP决定触发器何时接收输入信号、何时改变状态。
③输入信号D，J、K
在CP的控制下，决定触发器的状态如何变化。
下降沿（负边沿）触发。
动
作
特
点
输入信号直接控制输出状态。
在时钟脉冲CP的上升沿接受输入信号并改变状态，在时钟脉冲CP的其他期间状态不变。
在时钟脉冲CP的下降沿接受输入信号并改变状态，在时钟脉冲CP的其他期间状态不变。
说
明
时钟触发器有3类决定状态输出的外部信号：
①异步置位信号 、异步复位信号
0有效，异步控制。当 =0、 =1时，使触发器的次态Qn+1=1；当 =0、 =1时，使触发器的次态Qn+1= 0。
、
（5）当 = =0时，观察Q、 端的状态。此时使 、 同时由低电平跳为高电平时，注意观察Q、 端的状态，重复3～5次看Q、 端的状态是否相同，以正确理解“不定”状态的含义。
表4.3
Q
Q
Q
0
0
1
1
0
0
1
1
0
0
1
1
1
1
1
0
1
1
0
1
1
1
0
1
0
0
1
1
0
0
1
1
0
0
1
1
1
1
0
1
1
1
1
0
1
1
0
1
2、维持—阻塞型D触发器功能测试
整理上述实验室数据，将结果填入表4.4中。
令 = =1，将D和 端相连，CP加连续脉冲，用双踪示波器观察并记录Q相对于CP的波形。
表4.4
CP
D
0
0
X
X
0
1
1
1
0
1
X
X
0
1
1
1
1
0
X
X
0
0
1
0
1
1
0
0
0
0
1
1
1
0
0
1
1
↑
0
0
0
1
0
1
0
1
1
1
1
0
0
0
1
1
1
0
0
1
1
↓
0
0
0
1
1
1
0
0
1
1
3、负边沿J-K触发器功能测试
1
0
0
1
置1
1
1
0
1
保持
Q
0
脉冲
1
0
1
脉冲
0
1
脉冲
1
0
（2） 端接低电平， 端加脉冲（手动单脉冲）。
（3） 端接高电平， 端加脉冲（手动单脉冲）。
（4）连接 、 ，并加脉冲（手动单脉冲）。
观察（2）、（3）、（4）三种情况下，Q、 端的状态。见表4.2
总结基本R-SFF的Q或 端的状态改变和输入端 、 的关系。