第6章 系统扩展接口技术

in_d(uchar*p , uchar a)
{
uchar i;
for(i=0;i<16;i++) { *p=a+I; //编译器自动选用Ri或DPTR
p++;
}
//作为指针（可在反汇编窗口中观察）
}
ex_d(uchar *p1,uchar *p2) { uchar a,i; for(i=o;i<16;i++) { a=*p2; *p2=*p1; *p1=a; p1++; p2++; } }
6.2 程序存储器扩展
6.2.1 常用EPROM存储器
图6-8 常用EPROM芯片引脚图

一、引脚说明
A0~Ai：地址输入引脚，i=13~15； O0～O7：三态数据总引脚（常用D0～D7表示），读或
编程校验时为数据输出线，编程时为数据输入线。维持 或编程禁止时，O0～O7呈高阻抗；
CE：选片信号输入引脚，“0”（低电平）有效；
接口芯片）的“片选”控制信号。为此，只需要把用到
的高位地址线与存储器芯片的“片选”端直接连接即可。 线选法的优点是电路简单，不需要另外增加地址译
码器硬件电路，体积小，成本低。
缺点是可寻址的芯片数目受到限制。 另外，地址空间不连续，每个存储单元的地址不唯 一，不能充分有效地利用存储空间。
2）．译码法
图5-4
下面以74LS138为例，介绍如何进行地址分配。
例 要扩8片8KB的RAM 6264，如何通过74LS138把64KB空间分 配给各个芯片？ 64KB地址空间的分配如图6-5所示。
图6-5
2.外部地址锁存器
地址锁存器芯片: 74LS373、8282、74LS573等。
1）. 锁存器74LS373 带有三态门的8D锁存器,其引脚及内部结构如图6-7和图6-8。 51单片机与74LS373的连接如图6-9所示。
PGM：编程脉冲输入引脚；
OE：读选通信号输入线，“O”有效；
Vpp：编程电源输入线，Vpp的值因芯片型号和
制造厂商而异； Vcc：主电源输入线，Vcc一般为+5V； GND：线路地。

二、操作方式
对EPROM的主要操作方式有：
· 编程方式：把程序代码（机器指令、常数）固化到EPROM中；
图6-3
表6-1 74LS138译码器真值表 输
G1 G2A* G2B*
入
C B A
输
出
Y7* Y6* Y5* Y4* Y3* Y2* Y1* Y0*
（2）74LS139 74LS139是双2-4译码器。两个译码器完全独立，分别有 各自的数据输入端、译码状态输出端以及数据输入允许端。 其引脚如图6-4所示，真值表如表6-2所示。
MCS-51单片机扩展外部程序存储器的硬件电路
4、程序存储器的扩展连线
程序存储器的扩展连线步骤1：
程序存储器的扩展连线步骤2：
程序存储器的扩展连线步骤3：
程序存储器的扩展连线步骤4：
程序存储器的扩展连线步骤5：
§ 6.3数据存储器扩展
6.3.1 常用RAM芯片
引脚说明：
· AO～Ai：地址输入引脚，i=10（6116），12（6262），
#include″reg52.h″
#include″stdio.h″
#define uint unsigned char
#define uchar unsigned char
uchar pdata d_1[16]; //定义pdata区数组
uchar xdata d_2[16]; //定义xdata区数组
址线都参加译码，称为全译码；若仅部分高位地址线参加 译码，称为部分译码。部分译码存在着部分存储器地址空 间相重叠的情况。
两种常用的译码器芯片。
（1）74LS138
74LS138是3-8译码器，有3个数据输入端,经译码产生8
种状态。其引脚如图5-3所示，真值表如表6-1所示。
由表5-1可见，当译码器的输入为某一固定编码时，其 输出仅有一个固定的引脚输出为低电平，其余的为高电平。 而输出为低电平的引脚就作为某一存储器芯片的片选端的 控制信号。
表6-1
6.2.2 程序存储器扩展方法
一、 程序存储器的连接 1.地址线的连接
程序存储器的高位地址线直接与单片机的P2口相
连； 程序存储器的低8位地址线通过一个锁存器与单 片机的P0口相连。这是因为P0口分时输出地址 和数据，所以，为了把地址信息分离保存，使用 一个锁存器将地址信息保存起来。
6.1.3 地址空间分配和外部地址锁存器
1.存储器地址空间分配 如何把外部各自的64KB空间分配给各个程序存储器、数 据存储器芯片，并且使程序存储器的各个芯片之间，数据存 储器各芯片之间，为避免发生数据冲突，一个存储器单元对 应一个地址，这就是存储器的地址空间的分配问题。 在外扩的多片存储器芯片中，51单片机要完成这种功能， 必须进行两种选择：
1.地址线的连接
数据存储器的高位地址线直接与单片机的P2口相
连；
数据序存储器的低8位地址线通过一个锁存器与
单片机的P0口相连。这是因为P0口分时输出地 址和数据，所以，为了把地址信息分离保存，使 用一个锁存器将地址信息保存起来。

2.数据线的连接
MCS-51系列单片机的数据线只能是8位，由P0口输出，
第六章 单片机接口技术

§6.1 §6.2 §6.3
51系列单片机并行扩展原理 程序存储器扩展 数据存储器扩展


§6.4
§6.5
RAM/IO扩展8155的接口和应用
74系列器件的接口技术和应用
§6.6
§6.7 §6.8
A/D器件接口技术
液晶显示模块LCM的接口和编程 模拟串行扩展技术
使用译码器对51单片机的高位地址进行译码，将译码
器的译码输出作为存储器芯片的片选信号。是最常用的地 址空间分配的方法，它能有效地利用存储器空间，适用于 多芯片的存储器扩展。 常用的译码器芯片有74LS138（3-8译码器）74LS139
（双2-4译码器）74LS154（4-16译码器）。若全部高位地
赋值、输出、交换、再输出，在反汇编窗口中可以看到对 d＿1的操作用RO或R1作指针，对d＿2操作用DPTR作为 指针。
图6-11
图6-12
§ 6.3数据存储器扩展
二、外部RAM的读写程序
对图6-11中RAM的读写操作，可以用 RO、R1、DPTR作指针访问，这取决于变 量定义在Pdata区或xdata区。 例6.1pdata、xdata区变量的访问程序。 下面的程序在外部RAM定义2个数组： d＿1{16}定义在pdata区，d＿2{16}定义在 xdata区，对数组操用有：赋值、输出、交 换、再输出，在反汇编窗口中可以看到对d ＿1的操作用RO或R1作指针，对d＿2操作 用DPTR作为指针。
· 编程校验方式：读出EPROM中的内容，检验编程操作的正确
性； · 读出方式：CPU从EPROM中读取指令或常数（单片机应用系 统中的工作方式）； · 维持方式：不对EPROM操作，数据端呈高阻； · 编程禁止方式：用于多片EPROM并行编程。表6-1给出了 27256不同操作方式下控制引脚的电平
图6-7 引脚说明如下:
图6-8
D7～D0: 8位数据输入线。Q7～Q0: 8位数据输出线。 G：数据输入锁存选通信号。 OE*: 数据输出允许信号。
图6-9
74LS373功能如表6-3所示。
表6-3 OE* 0 0 0 1 74LS373功能表 G D Q 1 1 1 1 0 0 0 × 不变 × × 高阻态
6.1 51系列单片机并行扩展原理
6.1.1 系统扩展结构
图6-1-1 MCS51单片机系统扩展结构图
由图6-1-1可以看出，系统扩展主要包括存储器扩展
和I/O接口部件扩展。 外部存储器扩展又包括程序存储器扩展和数据存储器 扩展。51单片机采用的是哈佛结构。扩展后，系统形成 了两个并行的外部存储器空间。
一是必须选中该存储器芯片（或I/O接口芯片），这称为
“片选”，只有被“选中”的存储器芯片才能被51单片机读 出或写入数据。
ቤተ መጻሕፍቲ ባይዱ
二是在“片选”的基础上再选择该芯片的某一单元，称
为“单元选择”。
常用的存储器地址空间分配方法有两种：线性选择
法（简称线选法）和地址译码法（简称译码法），下面 分别介绍。 1）．线选法 直接利用系统的高位地址线作为存储器芯片（或I/O
MCS-51单片机扩展外部数据存储器的硬件电路
程序存储器的扩展原理框图
数据存储器的扩展原理框图
4、数据存储器的扩展连线
数据存储器的扩展连线步骤1：
数据存储器的扩展连线步骤2：
数据存储器的扩展连线步骤3：
数据存储器的扩展连线步骤4：
数据存储器的扩展连线步骤5：
数据存储器的扩展连线步骤6：
二、外部RAM的读写程序

对图6-11中RAM的读写操作，可以用RO、R1、DPTR作 指针访问，这取决于变量定义在Pdata区或xdata区。
例6.1pdata、xdata区变量的访问程序。
下面的程序在外部RAM定义2个数组：d＿1{16}定义
在pdata区，d＿2{16}定义在xdata区，对数组操用有：
2）．数据总线(Data Bus，DB)
数据总线用于在单片机与存储器之间或与I/O端口之间传送数 据。数据总线是双向的，可以进行两个方向的传送。 3）．控制总线（Control Bus，CB） 控制总线实际上就是单片机发出的各种控制信号线。
2.构造系统总线
系统扩展的首要问题: 构造系统总线。 系统总线上“挂”存储器芯片或I/O接口芯片，“挂”存储器芯