数字电路技术第4课b
数字电子技术 课程大纲
数字电子技术课程大纲数字电子技术课程大纲第一部分：课程简介数字电子技术是现代电子工程领域的基础课程之一，旨在培养学生对数字电路的理论知识和实践技能。
本课程将介绍数字电路的基本概念、设计原理和应用技术，以及数字电子系统的组成和工作原理。
第二部分：学习目标通过学习数字电子技术课程，学生将达到以下学习目标：1. 掌握数字电路和逻辑门的基本知识和运算方法；2. 理解组合逻辑和时序逻辑电路的设计原理和实践技巧；3. 掌握常见数字电子元器件的特性和应用；4. 熟悉数字信号处理和数字系统设计的基本概念；5. 能够运用数字电子技术解决实际问题。
第三部分：课程内容1. 数字电路基础知识- 二进制数系统和逻辑代数- 基本的逻辑门和布尔逻辑- 算术运算和编码原理2. 组合逻辑电路设计- 组合逻辑电路和逻辑函数的设计方法 - Karnaugh图和卡诺模型的应用- 多路选择器和译码器的设计3. 时序逻辑电路设计- 触发器和时序逻辑电路的设计技术 - 计数器和状态机的设计方法- 存储器和寄存器的应用4. 数字信号处理- 采样和量化原理- 离散傅立叶变换和滤波器设计- 数字信号处理器的应用5. 数字系统设计- 设计流程和方法- 硬件描述语言和逻辑综合- FPGA和ASIC的设计与实现第四部分：教学方法1. 理论授课：通过课堂讲授，介绍数字电子技术的基本概念和原理。
2. 实验实践：组织学生进行数字电路的实验操作，巩固理论知识和培养动手能力。
3. 项目实践：组织学生参与数字电子系统的实际设计和开发，提升综合应用能力。
4. 讨论互动：鼓励学生积极参与课堂讨论和互动，培养合作和创新精神。
第五部分：考核评价1. 平时表现：参与课堂讨论、完成作业和实验报告等。
2. 期中考试：对课程前半部分的知识掌握进行测试。
3. 期末考试：对整个课程的知识和能力进行综合考核。
4. 实验成绩：根据实验操作和实验报告的完成情况评定。
5. 项目成绩：根据参与项目设计和实现的过程和成果评定。
数字电子技术B——总览
数字电⼦技术B——总览数字电⼦技术基础B——从⼊门到⼊⼟Copyright ©2022 顾志豪 All rights reserved.绪论课程⽬的：掌握基本概念、基本设计和分析的⽅法、以及基本实验技能；具有能够继续深⼊学习和接受电⼦技术新发展的能⼒，以及将所学知识⽤于本专业的能⼒。
1.数字量和模拟量·数字量：在时间上和数量上都是离散、不连续的。
(存在⼀个最⼩数量单位Δ)·模拟量：数字量以外的物理量。
·数字电路和模拟电路：⼯作信号、研究对象、分析/设计⽅法以及所⽤的数学⼯具都有显著的不同。
2.什么是电⼦技术？是研究电⼦器件以及电⼦器件应⽤的⼀门学科3.电⼦技术的发展·1948 贝尔实验室制成第⼀⽀晶体管·1958 集成电路(4-12-100-1000)·1969 ⼤规模集成电路(10万)·1975 超⼤规模集成电路(15万)·……4.电⼦电路？处理信息、能量转换·模拟电路：⽤连续的模拟电压/流值来表⽰信息·数字电路：⽤⼀个离散的电压序列来表⽰信息第⼀章信息和编码1.信息⼆进制信息2.编码对信息进⾏描述·唯⼀性·编码的效率以及可靠性、安全性·数制：表⽰数量的规则①每⼀位的构成②从低位向⾼位的进位规则·数制：⼆进制、⼋进制、⼗进制、⼗六进制$$⼆进制转⼗进制：v=\sum_{i=0}{n-1}{2ib_i}$$$$转换公式：D=\sum{K_iN^i}{}$$⼆进制数的补码：·算数运算⼆进制数的0/1可以表⽰数量，进⾏加，减，乘，除等运算⼆进制数的正、负号也是⽤0/1表⽰的。
在定点运算中，最⾼位为符号位（0为正，1为负）补码： -8=1000；-1=1111 （-8与-1相差7即111）11010110=-128+64+16+4+2=-42+5=（0 0101）-5=（1 1011）·最⾼位为符号位（0为正，1为负）·整数的补码和它的原码相同·负数的补码 = 数值逐位求反+1+5=（0000 0101）-5=（1111 1011）·两个补码表⽰的⼆进制数相加时的符号位讨论结论：将两个加数的符号位和来⾃最⾼位数字位的进位相加，结果就是和的符号。
数字电子技术第四章课后习题答案（江晓安等编）
第四章组合逻辑电路1. 解： (a)(b)是相同的电路，均为同或电路。
2. 解：分析结果表明图(a)、(b)是相同的电路，均为同或电路。
同或电路的功能：输入相同输出为“1”；输入相异输出为“0”。
因此，输出为“0”(低电平)时，输入状态为AB＝01或103. 由真值表可看出，该电路是一位二进制数的全加电路，A为被加数，B为加数，C为低位向本位的进位，F1为本位向高位的进位，F2为本位的和位。
4. 解：函数关系如下：SF++⊕=+ABSABS BABS将具体的S值代入，求得F 312值，填入表中。
A A FB A B A B A A F B A B A A F A A F AB AB F B B A AB F AB B A B A B A AB F B A A AB F B A B A B A F B A AB AB B A B A F B B A B A B A B A B A B A F AB BA A A B A A B A F F B A B A F B A B A F A A F S S S S =⊕==+==+⊕===+⊕===⊕===⊕===+⊕===+=+⊕===⊕==+==⊕==Θ=+=+⊕===+++=+⊕===+=⊕===⊕==+=+⊕==+=+⊕===⊕==01111111011010110001011101010011000001110110)(01010100101001110010100011000001235. （1）用异或门实现，电路图如图(a)所示。
(2) 用与或门实现，电路图如图(b)所示。
6. 解因为一天24小时，所以需要5个变量。
P变量表示上午或下午，P＝0为上午，P=1为下午；ABCD表示时间数值。
真值表如表所示。
利用卡诺图化简如图(a)所示。
化简后的函数表达式为D C A P D B A P C B A P A P DC A PD B A P C B A P A P F =+++=用与非门实现的逻辑图如图(b )所示。
《数字电子技术基础》课后习题答案
《数字电路与逻辑设计》作业教材：《数字电子技术基础》（高等教育出版社，第2版，2012年第7次印刷）第一章：自测题：一、1、小规模集成电路，中规模集成电路，大规模集成电路，超大规模集成电路5、各位权系数之和，1799、01100101，01100101，01100110；11100101，10011010，10011011二、1、×8、√10、×三、1、A4、B练习题：、解：(1) 十六进制转二进制： 4 5 C0100 0101 1100二进制转八进制：010 001 011 1002 13 4十六进制转十进制：(45C)16=4*162+5*161+12*160=(1116)10(2) 十六进制转二进制： 6 D E . C 80110 1101 1110 . 1100 1000 二进制转八进制：011 011 011 110 . 110 010 0003 3 3 6 . 6 2十六进制转十进制：()16=6*162+13*161+14*160+13*16-1+8*16-2=()10所以：()16=()2=()8=()10(3) 十六进制转二进制：8 F E . F D1000 1111 1110. 1111 1101二进制转八进制：100 011 111 110 . 111 111 0104 3 7 6 . 7 7 2十六进制转十进制：(8FE.FD)16=8*162+15*161+14*160+15*16-1+13*16-2=(2302.98828125)10 (4) 十六进制转二进制：7 9 E . F D0111 1001 1110 . 1111 1101二进制转八进制：011 110 011 110 . 111 111 0103 6 3 6 . 7 7 2十六进制转十进制：(79E.FD)16=7*162+9*161+14*160+15*16-1+13*16-2=(1950. 98828125)10 所以：()16.11111101)2=(363)8=(1950.98828125)10、解：(74)10 =(0111 0100)8421BCD=(1010 0111)余3BCD(45.36)10 =(0100 0101.0011 0110)8421BCD=(0111 1000.0110 1001 )余3BCD(136.45)10 =(0001 0011 0110.0100 0101)8421BCD=(0100 0110 1001.0111 1000 )余3BCD (374.51)10 =(0011 0111 0100.0101 0001)8421BCD=(0110 1010 0111.1000 0100)余3BCD、解（1）(+35)=(0 100011)原= (0 100011)补（2）(+56 )=(0 111000)原= (0 111000)补（3）(-26)=(1 11010)原= (1 11101)补（4）(-67)=(1 1000011)原= (1 1000110)补第二章：自测题：一、1、与运算、或运算、非运算3、代入规则、反演规则、对偶规则二、2、×4、×三、1、B3、D5、C练习题：2.2：（4）解：（8）解：2.3：（2）证明：左边=右式所以等式成立（4）证明：左边=右边=左边=右边，所以等式成立（1）（3）2.6：（1）2.7：（1）卡诺图如下：BCA00 01 11 100 1 11 1 1 1所以，2.8：（2）画卡诺图如下：BC A 0001 11 100 1 1 0 11 1 1 1 12.9：如下：CDAB00 01 11 1000 1 1 1 101 1 111 ×××10 1 ××2.10：（3）解：化简最小项式：最大项式：2.13：（3）技能题：2.16 解：设三种不同火灾探测器分别为A、B、C，有信号时值为1，无信号时为0，根据题意，画卡诺图如下：BC00 01 11 10A0 0 0 1 01 0 1 1 1第三章：自测题：一、1、饱和，截止7、接高电平，和有用输入端并接，悬空；二、1、√8、√；三、1、A4、D练习题：、解：(a)Ω，开门电阻3kΩ，R>R on，相当于接入高电平1，所以(e) 因为接地电阻510ΩkΩ，R<R off，相当于接入高电平0，所以、、解：(a)(c)(f)、解： (a)、解：输出高电平时，带负载的个数2020400===IH OH OH I I N G 可带20个同类反相器输出低电平时，带负载的个数78.1745.08===IL OL OL I I NG反相器可带17个同类反相器EN=1时，EN=0时，根据题意，设A为具有否决权的股东，其余两位股东为B、C，画卡诺图如下，BC00 01 11 10A0 0 0 0 01 0 1 1 1则表达结果Y的表达式为：逻辑电路如下：技能题：：解：根据题意，A、B、C、D变量的卡诺图如下：CD00 01 11 10AB00 0 0 0 001 0 0 0 0 11 0 1 1 1 10 0 0 0 0电路图如下：第四章：自测题：一、2、输入信号，优先级别最高的输入信号7、用以比较两组二进制数的大小或相等的电路，A>B 二、 3、√ 4、√ 三、 5、A 7、C练习题：4.1；解：(a)，所以电路为与门。
数字电子技术教案第3章 逻辑代数基础
难点：任意项和非完全描述函数。
方法步骤：理论讲授、例题讲解、课堂练习、课堂提问。
器材保障：多媒体电脑、投影仪、扩音设备。
教学内容与时间安排：
首先，在黑板上简单举例说明逻辑函数常见的两种描述方式——真值表、表达式，或者叫做“表现形式”。
一、描述方式之一——真值表
本次课小结：
本次课，首先学习了逻辑函数的两种描述方式——真值表和表达式，在 “表达式描述方式”这一部分内容中，又包括表达式的类型、标准的表达式；然后了解了不同描述方式之间的相互转换的方法；最后学习了非完全描述的逻辑函数和任意项。
至此，本课程的第一部分内容已经结束。对这一部分的知识结构、主要内容及学习要求做一个简单的梳理和总结。
(三) 逻辑关系、逻辑函数与数字电路
通过幻灯片上的表格说明三者之间的一一对应关系。
二、常见的逻辑运算
注意强调逻辑关系、逻辑运算和逻辑门之间的联系；注意指出三种逻辑关系、逻辑运算和逻辑门的特点；再次强调逻辑运算与普通代数运算的区别；三种逻辑运算的优先级不同；要求学生认识逻辑门的三套符号，使用国标符号。
1和0的概念是真与假、高与低、导通与截止等对应。
注意三个域之间的对应：逻辑关系、逻辑运算、逻辑门。
注意总结每种逻辑门的特点。
基本定理是等式证明、公式变换的依据。
三条规则熟练掌握应用。
总结知识点，提示知识预习。
内容
备注
《数字电子技术》课程教案
讲课题目：第05讲 逻辑代数（2） —逻辑函数的描述方式
目的要求：1、掌握逻辑函数的两种描述方式——真值表、表达式；2、理解最小项、最大项和任意项的概念。
前面提到，在逻辑函数的真值表中，自变量的每一组取值组合都代表着一个最大项和最小项。如果自变量的某个取值组合令函数值为1，则这个取值组合所代表的最小项就会出现在函数的最小项表达式中；如果自变量的某个取值组合令函数值为0，则这个取值组合所代表的最大项就会出现在函数的最大项表达式中。
数字电路教学课件DIGIT4
Qn+1=1=J
0
Q1
F主
Q1
R1 CP S1
1 0
K
0
1
CP
J 1
J=1，K=0
设 Qn=1
0
Q Q
1
Q
保持
F从
0 1
CP
Q
保持 保持
1
R2
CP S2
Qn+1=1=J
Q1
F主
Q1
1
R1 CP S1
1 0
K
0
0
CP
J 1
J=1，K=1
设 Qn=1
0 1 Q
Q
1
Q 0
F从
0 1
CP
Q
1
R2
CP S2
Q1
F主
Q1
1 被封锁
R1 CP S1
0
K CP J
避免了空翻
3、触发时的逻辑功能
J=K=0 不变
Q
Q
Q
R2
F从
1 0
CP
Q
CP S2
不变
Q1
F主 0 1
Q1
1
R1 CP S1
J=K=0时
Qn+1=Qn
K
CP
J
J=0，K=1
设 Qn=1
0 1 Q
Q
1
Q 0
F从
0 1
CP
Q
1 R2
Q1
CP S2 0
& c
R
CP
& d
S
时钟信号
CP=0时
Q & a
1
Q
& b
1
数字电子技术基础(第四版)课后习题答案_第四章
第4章触发器[题4.1]画出图P4.1所示由与非门组成的根本RS触发器输出端Q、Q的电压波形，输入端S、R的电压波形如图中所示。
图P4.1[解]见图A4.1图A4.1[题4.2]画出图P4.2由或非门组成的根本R-S触发器输出端Q、Q的电压波形，输出入端S D，R D的电压波形如图中所示。
图P4.2[解]见图A4.2[题4.3]试分析图P4.3所示电路的逻辑功能，列出真值表写出逻辑函数式。
图P4.3 [解]：图P4.3所示电路的真值表S R Q n Q n+1 0 0 0 0 0 0 1 1 0 1 0 0 0 1 1 0 1 0 0 1 1 0 1 1 1 1 0 0* 1 110*由真值表得逻辑函数式 01=+=+SR Q R S Q nn[题4.4] 图P4.4所示为一个防抖动输出的开关电路。
当拨动开关S 时，由于开关触点接触瞬间发生振颤，D S 和D R 的电压波形如图中所示，试画出Q 、Q 端对应的电压波形。
图P4.4[解] 见图A4.4图A4.4[题4.5] 在图P4.5电路中，假设CP 、S 、R 的电压波形如图中所示，试画出Q 和Q 端与之对应的电压波形。
假定触发器的初始状态为Q =0。
图P4.5[解]见图A4.5图A4.5[题4.6]假设将同步RS触发器的Q与R、Q与S相连如图P4.6所示，试画出在CP 信号作用下Q和Q端的电压波形。
己知CP信号的宽度t w = 4 t Pd 。
t Pd为门电路的平均传输延迟时间，假定t Pd≈t PHL≈t PLH，设触发器的初始状态为Q=0。
图P4.6图A4.6[解]见图A4.6[题4.7]假设主从结构RS触发器各输入端的电压波形如图P4.7中所给出，试画Q、Q端对应的电压波形。
设触发器的初始状态为Q=0。
图P4.7[解] 见图A4.7图A4.7[题4.8]假设主从结构RS触发器的CP、S、R、DR各输入端的电压波形如图P4.8所示，1DS。
数字电路与数字电子技术课后答案第四章(供参考)
(4) F=ΠM(5,7,13,15)
= BD
F= +
(5) F=ΠM(1,3,9,10,11,14,15)
= AC+ D
F = ( + )(B+ )
(6) F=∑m (0,2,4,9,11,14,15, 16,17,19,23,25,29,31)
F= + + BCD+ B E+AB E+ACDE+A +A E
= A⊙B⊙C
(6) = ⊙ ⊙
证:
左=
= [(A⊕B)+ ] (A⊙B)+C]
= (A⊙B) +[(A⊕B)C]
= +AB + BC+A C
右= ( ⊙ )⊙
= [( ⊙ ) + ]
= [( +AB) + ]
= +AB +
= +AB +(A⊕B)C
= +AB + BC+A C
9.证明
(1)如果a + b = c，则a + c = b，反之亦成立
(2)F在输入组合为1,3,5,7时使F=1
15.变化如下函数成另一种标准形式
(1) F=∑m (1,3,7)
(2) F=∑m (0,2,6,11,13,14)
(3) F=ΠM(0,3,6,7)
(4) F=ΠM(0,1,2,3,4,6,12)
解:
(1)F=ΠM(0,2,4,5,6)
(2)F=ΠM(1,3,4,5,7,8,9,10,12,15)
(3)F=∑m (1,2,4,5)
数字电子技术基础(第4版)课后习题答案详解
0 (INH=1) (C) Y=
AB + CD (INH = 0)
2．18 (a) Ya = ABCDE
(b) Yb = A + B + C + D + E
(c) Yc = ABC + DEF
(d ) Yd = A + B + C • D + E + F
2．19 不能。会使低电平变高，高电平变低。 2.20 解：
(5)Y =1
2
Y = ABC + ABC + ABC
(2)Y = CD + ACD (4)Y = BC + B D
(2)Y = B + AD + AC (4)Y = A + B D (6)Y = CD + B D + AC
数字电路 习题答案 （第二章）
第二章
2.1 解:
(4)Y = ABCD+ ABCD+ ABCD+ ABC D+ ABCD + ABCD + ABCD + ABCD (5)Y = LM N + LMN + LMN + LMN + L M N + LMN
1.12 将下列各函数式化为最大项之积的形式 (1)Y = ( A + B + C )( A + B + C)( A + B + C )
静态功耗：PS = I DD ⋅VDD = 0.02mW
动态功耗：PD = PC + PT
PT = 0 (不计上升下降时间)
(4)Y = A + B + C
数字电子技术基础 第04章触发器习题解
Q
Q
R=1、S=0 不管原Q取0还是1使Q=0
R=0、S=1 不管原Q取0还是1使Q=1
R=1、S=1 使两个输出同时为0，是不允许出现 的，作为约束处理。
G1 ≥1
≥1 G2
将原状态作为变量，次态作为
R
S
函数列出特性表
R
S
Q n Q n+1
0
0
00
由状态转换表化简得 到特性方程
0
0
11
0
1
01
0
1
解:(1)特性方程为
Qn+1 1
=
D1 ,Q2n+1
=
D2
1D Q
驱动方程和输出方程为
C1
D1
=
n
Q2 , D2
=
Q1n , F
=
CP
⊕
Q1n
CP
代入得状态方程
Qn+1 1
=
Q
n 2
,
Q2n +
1
=
Q1n
从状态方程可得:
CP
Q1
1D Q
Q2
C1 R
=1 F
Q1
Q2 Q1n+1 Q2n+1 F
Q1
0
0
主从触发器有时钟控制，在CP=1期间接收数据，在 CP后沿发生翻转，不属于完全的时钟沿触发，有 一次变化缺点。
边沿触发器有时钟控制，在CP的边沿接收数据和发 生翻转，是一种较理想的触发器。
4.5 设图4.28中各触发器的初始状态皆为Q=0，画出在CP脉 冲连续作用下个各触发器输出端的波形图。
解:图1,2,5为时钟后沿翻 转,图3为时钟前沿翻转, 图4,6为保持原状态
数字电子技术第四章课后习题答案
第四章组合逻辑电路1. 解： (a)(b)是相同的电路，均为同或电路。
2. 解：分析结果表明图(a)、(b)是相同的电路，均为同或电路。
同或电路的功能：输入相同输出为“1”；输入相异输出为“0”。
因此，输出为“0”(低电平)时，输入状态为AB＝01或103. 由真值表可看出，该电路是一位二进制数的全加电路，A为被加数，B为加数，C为低位向本位的进位，F1为本位向高位的进位，F2为本位的和位。
4. 解：函数关系如下：ABSF+⊕=++ABSSSABB将具体的S值代入，求得F 312值，填入表中。
A A FB A B A B A A F B A B A A F A A F AB AB F B B A AB F AB B A B A B A AB F B A A AB F B A B A B A F B A AB AB B A B A F B B A B A B A B A B A B A F AB BA A A B A A B A F F B A B A F B A B A F A A F S S S S =⊕==+==+⊕===+⊕===⊕===⊕===+⊕===+=+⊕===⊕==+==⊕==Θ=+=+⊕===+++=+⊕===+=⊕===⊕==+=+⊕==+=+⊕===⊕==01111111011010110001011101010011000001110110)(01010100101001110010100011000001235. （1）用异或门实现，电路图如图(a)所示。
(2) 用与或门实现，电路图如图(b)所示。
6. 解因为一天24小时，所以需要5个变量。
P变量表示上午或下午，P＝0为上午，P=1为下午；ABCD表示时间数值。
真值表如表所示。
利用卡诺图化简如图(a)所示。
化简后的函数表达式为D C A P D B A P C B A P A P DC A PD B A P C B A P A P F =+++=用与非门实现的逻辑图如图(b)所示。
数字电子技术基础(第四版)-第4章-组合逻辑电路解析PPT课件
-
54
设计实例2：用2N选一数据选择器实现 N+1个变量的逻辑函数。
设计思想： ①将N个变量接数据选择器的选择输入端（即地址端） ②余下的一个变量作为数据选择器的数据输入端。
-
55
例：用74153实现三变量函数。
F (A ,B ,C ) m (1 ,3 ,5 ,6 )
解一：设B接A1，C接A0。
A
' 0
)
m2
'
...
Y7 ' ( A2 A1A0 ) m 7 '
-
45
-
46
-
47
三、用译码器构成函数发生器P186
例1：
请写出Y的逻辑函数式
Y(Y3'Y4'Y5')' Y3Y4 Y5
m3 m4 m5
m(3, 4,5)
Y A 'B C A B 'C ' A B 'C
-
48
例2：用74138构成下 列函数发生器：
F A 'B 'C A 'B C A B 'C A B C ' 0 B 'C ' ( A ' A ) B 'C A B C ' A 'B C
0 m 0 1 m 1 A m 2 A 'm 3
D 0 m 0 D 1 m 1 D 2 m 2 D 3 m 3
-
56
解二：设A接A1，B接A0。
4）画逻辑图（略）
-
31
三、优先编码器 8线-3线优先编码器
74HC148
-
1、功能表
输入：I 0 ~ I 7 ,共8个输入端
精品课件-数字电子技术(第三版)(刘守义)-第4章
第 4 章 编码器与译码器
2. 二-十进制编码 （1） 8421BCD码是用4位二进制数表示1位十进制数， 这4位二进制数的权分别为8、 4、 2、 1。 （2） 2421BCD码的4位二进制数的权分别是2、 4、 2、 1， 这种BCD码的编码方案不是惟一的， 表4.5中列出了其中 两种。
第 4 章 编码器与译码器
第 4 章 编码器与译码器
5） 74LS147 (1) 编码功能。 给一块74LS147接通电源和地， 在 74LS147的9个输入端加上输入信号（按表4.2所示， 依次给 I1~I9加信号）， 用逻辑试电笔或示波器测试Y0、 Y1、 Y2、 Y3 4个输出端的电平， 将测试结果填入表4.2中。
第 4 章 编码器与译码器
第 4 章 编码器与译码器
从表4.4中可见， 循环码中每一位代码从上到下的排列 顺序是以固定周期进行循环的。 其中右起第一位的循环周期 是“0110”， 第二位是“00111100”， 第三位是 “0000111111110000”， 等等。 4位循环码以最高位0与1之 间位轴对折， 除反射位外， 其他3位均互为镜像。 故有时 也将循环码称为反射码。
第 4 章 编码器与译码器
第 4 章 编码器与译码器
4.1.3 当要求信号传输或处理的错误概率小时， 应选用具有单
位间距特性的编码。 因为这类编码的各相邻码组之间只有一 位码不同， 因此在连续传输、 译码时的可靠性高， 能消除 译码噪声产生的逻辑错误。
第 4 章 编码器与译码器
一般数字设备多采用8421BCD码， 因而在应用时应尽量 采用8421BCD码， 以避免增加码制转换电路。
第 4 章 编码器与译码器
2. 实训设备： 逻辑试电笔， 示波器， 直流稳压电源， 集成电路测试仪。 实训器件： 实验电路板、 实训3中调试好的抢答器实验 板、 二－十进制编码器74LS147、 字符译码器74LS48、 共 阴极数码管、 非门74LS04各一块。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
P37页例题2.5.6
5．最大项的定义与性质 （1）最大项的定义
所谓逻辑函数的最大项，就是将逻辑函 变量或反变量的形式仅出现 一次，这种或项称为函数的最大项。
可用符号Mi表示。n个变量共有2n个 最大项。
（2）最大项的性质： 对于任一个最大项，只有一组变 量取值可使其值为0 任意两个最大项Mi和Mj(i<>j)之和 必为1 n变量的所有2的n次方个最大项之 积必为0。 （3）最大项表达式及实例 由最大项组成的和之积式为逻辑函 数的另一标准形式
最小项的性质 对于任一个最小项，只有一组 变量取值可使其值为1。 任意两个最小项mi和 mj(i<>j) 之积必为0。 n变量的所有2的n次方个最小 项之和必为1
3．逻辑函数的最小项表达式 定义： 逻辑函数的最小项表达式就是由给定函 数的最小项之和所组成的逻辑表达式，换句 话说，逻辑函数的最小项表达式是全部由最 小项组成的与-或表达式。 获取最小项表达式的方法 （1）由真值表获取最小项表达式 （2）由逻辑函数表达式根据逻辑运算定理 获取最小项表达式
下
课
请化简下面的表达式
五、 复杂表达式化简技巧 （1）拉网式搜索 （2）地毯式轰炸
五．本次课程重点与难点 重点：逻辑函数的最小项表达式 难点：逻辑函数公式法化简 六．思考题 试说明由真值表获取逻辑函数最小项表 达式的理由 七．练习题 P60： 2.3 (a) 2.5 (1) 2.6 (a) 2.10 (1)、（3） 2.11 (3)、（4） 2.15 (3)、（4）
《数 字 电 子 技 术》
主 讲： 陈 新 龙
第四课：逻辑函数的标准表达式及公
式法化简
在本次课中，我们将介绍逻辑函数的标准 表达式及公式法化简
一．上一课回顾：
二．逻辑函数的标准表达式 1．两种标准形式
2．最小项的定义与性质 最小项的定义 所谓逻辑函数的最小项，就是将函数的所 有变量组成一与项，与项中函数的所有变量以 原变量或反变量的形式仅出现一次，这种与项 称为函数的最小项。 n个变量共有2n个最小项。
4． 逻辑函数的最小项表达式实例 写出三人表决逻辑函数的标准最小项表 达式。 所谓三人表决逻辑，是A、B、C三个人 对一提案进行表决，赞成用“1”表示，反对 用“0”表示。若有二个人或者二个以上的人 赞成，该提案被过用“1”表示。否则就被否 决，用“0”表示。根据此表决功能很容易写 出真值表 在表中，找出Y=1的行，写出相应的最小 项，然后取最小项之和，就得到表决函数 Y 的标准与或式
最大项与最小项的关系
6．逻辑函数的形式变换
三．逻辑函数的最简式 一个与给定函数等效的积之和式中, 若同时满足: (1)该式中的乘积项最少 (2)该式中的每个乘积项再不能 用变量更少的乘积项代替。 则此积之和式是给定函数的最简式
四、 逻辑函数公式法化简基本技巧 并项法 例2.6.1 吸收法 例2.6.2 消项法 例2.6.3 消因子法 例2.6.4 配项法 例2.6.5