1薄膜SIO MOS 器件阈值电压的解析模型分析
一种适用于VLSI MOS器件的阈电压模型
一种适用于VLSI MOS器件的阈电压模型
何野;魏同立
【期刊名称】《固体电子学研究与进展》
【年(卷),期】1987(0)1
【摘要】本文从等效浓度的观点出发,提出了一种适用于VLSI MOS器件的阈电压模型,数值结果与二维模拟基本一致。
叙述了确定实际阈电压的步骤,可作为器件工艺监控的简便方法。
【总页数】6页(P26-31)
【关键词】MOS;阈电压;器件;VLSI MOS
【作者】何野;魏同立
【作者单位】南京工学院
【正文语种】中文
【中图分类】TN3
【相关文献】
1.高k栅介质GeOI 金属氧化物半导体场效应管阈值电压和亚阈斜率模型及其器件结构设计 [J], 范敏敏;徐静平;刘璐;白玉蓉;黄勇
2.适合VLSI/ULSI的深亚微米MOS器件模型BSIM2的研究 [J], 陈勇;肖兵;杨漠华
3.FinFET器件的集约阈电压模型(英文) [J], 张大伟;田立林;余志平
4.一种新的MOS器件亚阈区表面势分析方法 [J], 陈之昀;刘晓卫;卫建林;谭长华;
许铭真
5.一种耗尽型短沟道MOS器件阈电压模型 [J], 何野;魏同立
因版权原因,仅展示原文概要,查看原文内容请购买。
3.MOS管模型解读
以漏电流为依据 定义VTH
在晶体管的漏源极加上接 近电源VDD的电压,画出 VGS-Log(IDS)的关系曲线, 从该曲线中找出电流为1 微安时所对应的VGS定义为 阈值电压。
MOS管的跨导gm(饱和区)
I D gm VGS
VDS
W = nCox (VGS VTH ) L 常数
表征电压转换电流的能力
2019/2/22
衬底偏压效应
★ 通常衬底偏压VBS=0, 即NMOS的衬底和源都接地, PMOS衬底和源都接电源。 ★ 衬底偏压VBS<0时,阈值电压增大。
VBS(V)
2019/2/22
MOS管短沟道效应
IDS 正比于 W/L, L要尽可能小 当沟道长度变短到可以与源漏 的耗尽层宽度相比拟时,发生短 沟道效应。 栅下耗尽区电荷不再完全受栅 控制,其中有一部分受源、漏控 制,并且随着沟道长度的减小, 受栅控制的耗尽区电荷不断减少, 因此,只需要较少的栅电荷就可 以达到反型,使阈值电压降低
当VDSAT=1V,速度饱和
PMOS
迁移率是NMOS的一半
一般没有速度饱和
2019/2/22
MOSFET的电容
Gate
Cgs Cg Cd SUB Cgd
Cj
Cj
G
CGS R S
I DS Kn [2(VGS VTH )VDS VDS ]
2
(0<VDS<VGS-VTH)
ID
I DS Kn (VGS VTH )2 (1 VDS )
1 n CoxW Kn 2 L
(0< VGS-VTH < VDS)
工艺参数
VTH
阈值电压 沟道长度调制系数
sic mos 掺杂浓度 阈值电压
sic mos 掺杂浓度阈值电压SIC MOS(碳化硅金属氧化物半导体场效应晶体管)是一种新型的半导体器件,具有高温、高电压和高频率等优点。
在SIC MOS中,掺杂浓度是一个重要的参数,它决定了器件的性能和工作特性。
掺杂浓度是指在制造过程中向半导体材料中引入杂质的数量。
在SIC MOS中,通常使用氮(N)或铝(Al)等元素进行掺杂。
掺杂浓度的大小直接影响到器件的阈值电压。
阈值电压是指在场效应晶体管中,当栅极电压达到一定值时,导电通道开始形成的电压。
阈值电压决定了晶体管是否能够开启和关闭。
在SIC MOS中,通过调节掺杂浓度可以改变阈值电压的大小。
当掺杂浓度较低时,阈值电压较高。
这意味着需要较大的栅极电压才能使晶体管开启。
这种情况下,SIC MOS具有较高的耐压能力和较低的漏电流,适用于高压应用。
当掺杂浓度适中时,阈值电压也适中。
这种情况下,SIC MOS具有较好的开关特性和较低的导通电阻,适用于高频率应用。
当掺杂浓度较高时,阈值电压较低。
这意味着晶体管可以在较小的栅极电压下开启。
这种情况下,SIC MOS具有较低的开启功耗和较高的开关速度,适用于低功耗和高速应用。
因此,在设计SIC MOS时,需要根据具体应用需求选择合适的掺杂浓度。
过低或过高的掺杂浓度都会影响器件性能和工作特性。
通过合理调节掺杂浓度,可以实现SIC MOS在不同应用场景下的最佳性能表现。
总之,掺杂浓度是影响SIC MOS性能和工作特性的重要参数之一。
通过调节掺杂浓度可以改变器件的阈值电压,从而实现不同应用场景下的最佳性能表现。
在设计和制造过程中需要仔细考虑掺杂浓度的选择,并进行合理调节。
硅锗应变沟道MOSFET器件中阈值电压的解析模型
电子科学SI L I C O NL L E Y一爨《硅锗应变沟道M O S F E T器件中阈值电压的解析模型周少华熊琦李锐敏(湖南工程职业技术学院湖南长沙410015)[摘要】在分析应变Si/应变s i l一Y G eY/驰豫S“一X GeX pM O SFE T的在栅极电压作用下电荷在栅氧化层下面的分布情况的基础卜,通过求解泊松方程,得到此器件的隐埋s i Ge沟道阈值电压解析模型和表面沟道的阈值电压解析模型,并用典型参数对模型进行了模拟,得到的模拟结果与实验结果能够很好的吻合.【关键词]s i G e M O S FET器件阈值电压解析模型中图分类号;1118文献标识码:A文章编号:1871--7597(2008)1220008-01一、曹■随着M O$器件的物理尺寸越来越接近极限值,迫切需要寻找新的材料或研制新的器件结构来满足b速增长的器件速度的要求。
近年来的研究发现应变Si沟道可以明显提高电子、空穴的迁移率。
应变Si G e沟道可以提高空穴迁移率[1]。
而要与C M O S工艺兼容,需同时提高nM O S和pM O S管的性能。
人们提出了一些应用应变来改善性能的C M O S结构[2],但是大部分的结构中,nM OS管pM O S管都是分别制作在si片上,生产步骤繁琐,工艺复杂,成本高。
最近提出了一种双应变(应变Si/应变si l_Y G eY/驰豫s i l_xG e x pM O SFE T) C M O S结构[3],这种结构同时利用了应变si对电子迁移率的增强和应变Si G e对空穴迁移率的增强作用,通过掺入不同杂质,即可用作nM OS管或用作pM O S管,工艺简单。
是目前最有前途的一种利用戍变来提高Si C M O S集成电路性能的结构。
用作nM OSFE T时是应变si表面沟道器件,应变Si nM OS已经有很多文献进行了模拟[4]。
作为p M O SFE T时是隐埋s i G e沟道器件,都没有考虑在栅极电压作用下表面沟道开启的情况。
薄膜全耗尽soicmos电路高温特性模拟和结构优化
第一章 绪论1 绪论1.1 SOI简介SOI(Silicon-On-Insulator,绝缘衬底上的硅)是指在绝缘衬底上形成一层单晶硅薄膜,或者是单晶硅薄膜被绝缘层(通常是SiO2)从支撑的硅衬底中分开而形成的材料结构[1-4]。
这种技术可实现制造器件的薄膜与衬底完全的隔离,SOI技术最初是源于蓝宝石上的硅技术(SOS),1953年Manasevit和Simpson提出这一结构的设想,直到1970年在器件上得到实现。
与一般的体硅材料制造的器件,尤其是CMOS器件相比,这种SOI结构的CMOS 器件具有无闩锁、高速、低功耗、小型化和抗辐射等优点,因而在航天电子、卫星电子以及便携式电子产品等领域受到普遍青睐。
1.2 SOI的分类及其特点通常根据绝缘体上硅膜的厚度将SOI分成薄膜全耗尽FD(Fully Depleted)结构和厚膜部分耗尽PD(Partially Depleted)结构。
如图1—1所示为两种结构的示意图。
对于部分耗尽SOI器件,其顶层硅膜的厚度t Si>2x dmax,其中x dmax为硅膜表面达到强反型时的最大耗尽宽度。
这样PD SOI器件的正、背界面的耗尽层之间不互相影响,在他们中间存在中性体区,表现出来的工作特性与体硅类似。
PD SOI具有制造工艺简单、阈值电压大、短沟道效应小、驱动电流大等优点,但其浮体效应和寄生效应也比较严重,一般用于功率MOS领域;全耗尽SOI器件的顶层硅膜厚度要小于最大耗尽宽度,其具有低电场、高跨导、亚阈值斜率理想、开关速度快等优点,十分适合大规模集成电路领域的应用。
(a)PD (b)FD图1—1 PD SOI NMOSFET和FD SOI NMOSFET的剖面图Fig.1.1. Cross section of PD & FD SOI NMOSFETs薄膜全耗尽SOI CMOS MOSFET具有体硅CMOS无法比拟的优点:(1)SOI CMOS电路寄生电容小,速度快。
mos产品阈值电压计算公式
mos产品阈值电压计算公式随着科技的不断进步,MOS(金属氧化物半导体)产品在电子领域中扮演着重要的角色。
而计算MOS产品的阈值电压是一项至关重要的任务。
阈值电压是指当MOS产品工作时,控制栅电压与源极电压之间的电压差值。
它决定了MOS产品是否导通或截止的关键点。
在计算阈值电压时,我们需要考虑一些重要的因素,下面将会详细介绍。
我们需要考虑MOS产品的材料特性。
MOS产品通常由金属、氧化物和半导体材料组成。
这些材料的特性会直接影响阈值电压的计算结果。
例如,金属材料的导电性和氧化物材料的绝缘性将会影响到电子的传导和隔离效果。
而半导体材料的能带结构和掺杂浓度将会影响到电子的能量分布和移动性。
因此,在计算阈值电压时,我们需要综合考虑这些材料特性。
我们需要考虑MOS产品的几何结构。
MOS产品通常由栅极、源极和漏极等部分组成。
这些部分的长度、宽度和间距将会直接影响到电子的传输和电场分布。
在计算阈值电压时,我们需要考虑栅极与源极之间的电场强度,以及漏极与源极之间的电场强度。
这些电场强度将会影响到电子在MOS产品中的能量分布和移动性。
因此,在计算阈值电压时,我们需要准确地测量和计算这些几何结构。
我们需要考虑MOS产品的工作环境。
MOS产品通常在特定的温度和压力条件下工作。
这些工作环境将会影响到材料特性和几何结构的稳定性。
在计算阈值电压时,我们需要考虑这些工作环境对材料特性和几何结构的影响。
例如,高温环境会增加材料的电阻,从而影响到电子的传导和隔离效果。
因此,在计算阈值电压时,我们需要对工作环境进行充分的考虑。
计算MOS产品的阈值电压是一个复杂而重要的任务。
我们需要综合考虑材料特性、几何结构和工作环境等因素。
只有通过准确地测量和计算这些因素,我们才能得到精确的阈值电压数值。
这将有助于我们更好地理解和应用MOS产品,推动电子领域的发展。
MOS器件仿真
杂质浓度如图
3、结果记录与分析
• (1)、改变漏电压 提取参数日志:
模拟I-V曲线
ATLS ORIGIN
分别改变漏电压为0.1V,0.2V, 0.3V 得到曲线如下所示:
分析: • 由理论式 分析,阈值电压值 的变量是不含漏电压的,所以阈值电压是不随漏 电压的改变而改变的。 • 经过实验发现,由于软件本身所限,对于本MOS 器件漏电压取值是有限制的,不得超过0.4V,因 此分别取0.1V,0.2V, 0.3V,得到三组数据。 • 进行分析比较,可知阈值电压是不随漏电压的改 变而改变的。并且由模拟分析当漏电压改变时, 漏电流有明显变化(当漏电压变大时,漏电流增 大),但阈值电压(mos器件工作开启电压点、 开始产生漏电流点)基本不变。 • 理论与模拟结果基本吻合。
而大电流时候,载流子随温度的影响占主导地位,因此电
流减小。
*在数字VLSI电路中,温度升高,阈值电压
下降,漏电流增加,这是设计中必须考虑
的问题。
*典型值:对于MOSFET器件,100C时的开
关漏电流是25C时的30-50倍。
对MOS器件阈值电压的仿真分析
1、目的:
• 对MOS器件阈值电压进行理论和模拟分析, 掌握仿真软件的相关流程和使用;
• 通过模拟分析,比较直观的进一步了解 MOS器件阈值电压的相关特性。
2、MOS器件阈值电压的理论分析
MOS器件阈值电压如下: • 阈值电压的物理意义:金属栅下面的半导体表 面呈强反型,从而出现导电沟道时所需加的栅 源电压。表面势或能带弯曲达到2B,硅电荷 等于这个势的体耗尽层电荷时的栅电压。 ,典型值为0.6—0.9V。 Vfb: 多晶硅与氧化层的平带电压值
*掺杂浓度增加时,温度系数降低。例:温度每升高100度, 阈值电压降低55-75mV。
第一章 CMOS电路中的器件及其模型解析
Department of Microelectronics, PKU,Xiaoyan Liu
Meyer模型
3个集总电容:
CGS
QGT VGS
,
CGD
QGT VGD
,
CGB
QGT VGB
QGT (QCT QBT ) 导通后 QGT QCT
本征电容的简单分区模型
工作区 截止区 线性区 饱和区
MOS晶体管的小信号模型
参数 • 跨导 线性区
饱和区
• 输出电导 线性区 饱和区
gm
I D VGS
VDS
gm
I D VGS
(VGS
VT )
gd
I D VDS
(VGS
VT
VDS )
gd K (VGS VT )2
• 背栅跨导 线性区 gmb I D VBS VDS VT VBS
饱和区 gmb (VGS VT ) VT VBS Department of Microelectronics, PKU,Xiaoyan Liu
Department of Microelectronics, PKU,Xiaoyan Liu
MOS 晶体管 的低频 小信号 模型
MOS晶体管的高频小信号模型
CGB CGS
CGD
WLCox 0
0
0 1/2 WLCox 1/2WLCox
0 2/3 WLCox 0
Department of Microelectronics, PKU,Xiaoyan Liu
电荷守恒模型
ix
dQ dt
Qx VG
VG t
Qx VS
VS t
Qx VD
VD t
全耗尽SOI MOSFETs阈值电压解析模型(英文)
全耗尽SOI MOSFETs阈值电压解析模型(英文)
李瑞贞;韩郑生
【期刊名称】《半导体学报:英文版》
【年(卷),期】2005(26)12
【摘要】提出了一种新的全耗尽SOIMOSFETs阈值电压二维解析模型.通过求解二维泊松方程得到器件有源层的二维电势分布函数,氧化层硅界面处的电势最小值用于监测SOIMOSFETs的阈值电压.通过对不同栅长、栅氧厚度、硅膜厚度和沟道掺杂浓度的SOIMOSFETs的MEDICI模拟结果的比较,验证了该模型,并取得了很好的一致性.
【总页数】6页(P2303-2308)
【关键词】全耗尽SOI;MOSFETs;表面势;阚值电压
【作者】李瑞贞;韩郑生
【作者单位】中国科学院微电子研究所
【正文语种】中文
【中图分类】TN386
【相关文献】
1.全耗尽SOI MOSFET辐照导致的阈值电压漂移模型 [J], 万新恒;张兴;谭静荣;高文钰;黄如;王阳元
2.非对称HALO结构的全耗尽SOI二维阈值电压解析模型 [J], 许剑;丁磊;韩郑生;钟传杰
3.一种非均匀掺杂的全耗尽SOI-MOSFET阈值电压模型(英文) [J], 张国和;邵志标;周凯
4.纳米尺度全耗尽SOI MOSFET阈值电压的修正模型 [J], 王瑾;刘红侠;栾苏珍
5.全耗尽SOI MOSFETs阈值电压和电势分布的温度模型(英文) [J], 唐俊雄;唐明华;杨锋;张俊杰;周益春;郑学军
因版权原因,仅展示原文概要,查看原文内容请购买。
MOS器件的深度解析
MOS器件的深度解析
前面几节几乎从结构上介绍了MOS的原理和特性,但是随着尺寸越来越小,电压越来越,很多我们可以忽略的寄生特性(Parisitic)以及我们称之为二级效应的关注点开始变得不可忽略,今天我们就来聊一聊吧。
1. 衬偏效应(Body Effect):我们在看MOSFET都是把source和Bulk短接在一起,所以我们忽略了Bulk的电压变化会对器件产生什么影响?当Vbs又原来的0偏电压改为接负电压,这样衬底到源极的PN结反偏耗尽区会变宽,所以衬底的耗尽区会变厚,所以耗尽层中的空间电荷会变多,所以栅极(gate)需要更高的电压来让它达到完全开启。
所以开启电压会升高。
这个在器件上你觉得无所谓,但是对设计的人就怕了。
请看下图,当两个NMOS串联,在中间输出点的电压应该等于1/2*Vdd,所以上面的NMOS和下面的NMOS如果分开各自和source 短接,那么这两个NMOS的Vth肯定就不match了,除非你像右边那样都接ground。
- 1、下载文档前请自行甄别文档内容的完整性,平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益,请联系客服反馈,我们会尽快为您处理(人工客服工作时间:9:00-18:30)。
"
引
言
阈值电压 7 . 是 -+* 器件的一个极为重要的 频率 电学参数, 它的大小对 -+* 器件的直流特性、 特性、 开关特性等都会带来重要的影响。自 -+* 器件问世以来, 对阈值电压的定义、 影响因素及控 制方法的研究日臻成熟。 对于体硅高温 -+* 器件的研究结果发现, 阈 值电压随温度的升高而降低。具有负温度系数, I 7 . T I 8 一般为 U ! V U ) HW T X。对 *+, -+* 器件
#F
增大而明显增大。 由于上述 " & 随 # <、 ! =(、 ! $%> 、 ! $%# 和 $ 变化模拟 结果是在给定条件下得到的, 因而模拟所得到的 " & 值只满足所给定的条件。对于解析模型的建 立, 模型参数的选取及计算与实际存在的误差, 主 要影响模拟所得到的阈值电压值的大小, 模拟所得 到的变化规律与理论分析一致。从模拟结果不仅 可以看出 " & 随 # <、 ! =(、 ! $%> 、 ! $%# 和 $ 变化的规律, 而且还可以看出它们之间的相互影响。
& "& & 4*! $ $ & (& ’ & ) 4*+ "& 4*!
由以上解析式可见, 对于 "#$ %#" 器件, 与阈值电 压有关的结构参数主要有硅膜厚度 ! "&, 正栅氧化 层厚度 ! 4*+ , 埋氧层厚度 ! 4*! , 硅膜掺杂浓度 , @, 氧 化层固定电荷 ( 4*+, ! 及多晶硅掺杂浓度 , ? 和衬底 掺杂浓度 , A。其中氧化层固定电荷由工艺水平决 定, 一般选取 ( 4*+ D E F +B+B 2( G ! 、 ( 4*! D +B++ 2( G ! 。 此外, 对于高温 "#$ %#" 器件, 还必须考虑环境温
%&’()*+* ,-. %&’()/+0 $-12( -, /32 43.2*3-(1 5-(/’62 -, 47 !"# $"! 829+02*
34/5 67897: 62/5 5;8<8:= >?2/5 ?7@AB:=
( !"#$%&’&#($%)"#* +&)(&$ ,,%-(.&/*( 0)"1&$*"(2 ,3/)4")5 ,!"##$%,+63)
"/012/10)3 ’&)-0)( 45 /67 ’78&27
由文献 [+, 可知, 背界面处于耗尽态时, 正栅 !] 阈值电压 # /6+, ’79! $ # /6+, )22! % & "& & 4*! ( & 4*+ & "& ’ & 4*!)
( # :! % # :!, (+) )22) 式中, # /6+, )22! 为背界面处于积累态时阈值电压 ( 4*+ # /6+, ’ )22! $ !(;+ % & 4*+ & ( "& (+ ’ "& ) (!) ! % & 4*+ !5 ! & 4*+ (正界面处于开启 状 # :!, )22 是背界面达到积累态 态) 所需的背栅偏压 ( 4*! & "& ( "& (<) # :!, ! % % )22 $ !(;! % & 4*! & 4*! !5 ! & 4*! ( <) 中, 式 (+)= !(;+ 是正栅功函数差, !(;! 是 背栅功函数差; & 4*+ 、 & 4*! 、 & "& 分别是单位面积正栅 氧化层电容、 背栅氧化层电容和硅膜耗尽层电容; 背栅和硅膜界面上单位面积 ( 4*+ 、 ( 4*! 分别是正栅、 等效界面电荷; # :! 是背栅偏压; ( "&、 ! "& 分别表示硅 膜耗尽层电荷和厚度。!5 是费米势。由文献 [ <] 可以得到这些参量的表达式如下 )* , ?・ , @ )* , A , , 3> 3> $% (;! $ ! "(;+ 万方数据 " + + ,@ -&
— —$% 世纪的硅集成电路技术, 科 > 考林基 D E* !"# 技术— 图耦合系数! 随 ! $%# 的变化 学出版社, >FF-
’()* - &+, 9+!7), $2 9$603, 9$,22(9(,78 ;: ! $%# 万方数据
(下转第 &% 页)
*#
份被选频回路滤除, 几乎可以忽略。 ・ 如果网络建立的振荡是非正弦的, 在一般情 况下, 控制支路会包含有不可忽略的多次谐波, 其 中非基波分量的变化, 会导致控制支路总电压 ! ! 的变化, 从而使受控支路的基波也发生变化, 例如 谐波会和 " 次谐波在受控支路 控制支路的 ( " " #) 产生差频而生成基波, 这是由非基波生成的基波, 而不是来自基波分部网络自身的反馈, 因此当非基 波成份发生变化时, 只按基波分部判断的稳定性结 论也随之变化, 可见只有基波分部的判断结果, 不 能代表总网络的稳定性。 ・ 对于通常的电子线路, 控制支路非单频的情 况, 无论控制特性是什么形状, 用幂级数展开包含 有多少项, 也无论网络中包含有多少个非线性元 件。如果只要判断网络的微变稳定性, 可以采用一 次近似的线性微变分析, 只取一次项忽略高次项的 影响; 线性化微分方程分析的结果, 可以分成两种 情况; 如果网络的奇点是鞍点型的, 即可判断微变 不稳定, 其在大范围也显然是不稳定的, 如自激多 谐振荡器, 不必采用基波分析法。如果奇点是非鞍 点型的, 并且要判断在大范围的稳定性, 可以用基 波分析法, 只取一次谐波忽略高次谐波的影响, 将 ) , 用常量的最大 原来是变量的微变跨导 $( # $% & $ $% 等效基波跨导 ’ %&, 代入, 使原来是非线性的简化 % 成线性的微分方程, 对于分析大范围的稳定性, 可 以得出足够准确的结果。基波分析法对于判定网 络是否出现寄生振荡具有特别重要的意义, 因为这 时只关心网络是否稳定, 模拟结果和分析
图+ ,&-. +
器件结构示意图
根据以上解析模型, 采用 %@HI@A 编程, 可以 计算得到 # H 随 , @、 ! "&、 ! 4*+ 、 ! 4*! 和 * 变化的三维分 布曲线。图 ( 和 ( J) 分别表示 ! 4*+ D <B >(、 ! )) ! 4*! D * D <BB K 和 LBB K 条件下 # H 随 <BB >( 和 EBB >(、 , @ 和 ! "& 变 化 的 三 维 分 布 图。图 中, ! "&: EB = +BB >(、 , @: + F +B+L = ! F +B+M 2( G < 。 从模 拟 结 果 可 见: ( +) #H 随 ,@ 的 减 小 而 降 低, 甚至从增强型变为耗尽型; ( !) # H 随 ! "& 的减小 而下降, 其变化率随 , @ 的增大而增大; ( <) #H 随 温度的升高而减小; ( C) ! 4*! 在 <BB >(、 EBB >( 范围 变化对 # H 的影响很小。 # H 随 ! 4*! 的增大而略有增 大。 对于上述模拟结果简单分析如下: , @ 的减小使 # H 降低主要是由于费米势 !5 下降所致。当 ! "&在 EB = +BB >( 范围, 硅膜处于全 耗尽状态, 随 ! "& 的减小, 耗尽层电荷减少, 从而使 这种影响当然是随着掺杂浓度 , @ 的增 # H 降低, 大而增加。 # H 随温度的升高而降低主要是由于本 征载流子浓度 - & 增大引起费米势 !5 下降所致。 至于 # H 随 ! 4*! 的变化, 主要是正背栅之间的耦合 作用造成。图 < 是耦合系数$ 随 ! 4*! 的变化的计算 结果, 在 ! 4*! N <BB >( 条件下, 因 !随 ! 4*! 变化很小, 而对 # H 的影响也很小。 图 C 是在 ! 4*! D EBB >(, ! 4*+ D EB >( 条件下, #H 随 , @、 与图 ! ( J) 相比 ! "& 和 * 变化的三维分布图, 显而易见 ! 4*+ 对 # H 的影响远大于 ! 4*! , # H 随 ! 4*+ 的
结束语
在 =@A B@= 器件阈值电压的优化设计中, 关键
从以上模拟结果可以 是 # <、 ! =(、 ! $%> 和 ! $%# 的选取, 看出, 在 ! =(满足全耗尽条件下, 对阈值电压影响最 为显著的因素是 # < 和 ! $%> 的选取。阈电压将随 甚至从增强型变为耗 # < 和 ! $%> 减小而显著下降, 尽型。从高温应用考虑, 在保证击穿电压的前提 下, 适当提高 # < 可使泄漏电流减小, 在满足阈值 电压的要求和防止栅击穿条件下, 适当减小 ! $%> 使 对高温应用有利。 4 " 8+> C 4 $ 减小, 参 考 文 献