数字电子技术基础课程设计报告

三位显示计数系统

摘要

本电路主要由四个模块构成：秒脉冲发生器、计数器、译码显示电路和控制电路，主要采用 555 作为振荡电路, 由 74LS192、74LS48 和七段共阴 LED 数码管构成计时显示电路, 具有计时器直控制电路直接控制计数器启动计数、暂停/连续计数、译码显示电路的显示等功能。当按下控制电路的启动开关时，在数码管上显示数字000，每当一个秒脉冲信号输入到计数器时，数码管上的数字就会自动加1，当计时器递增到9分59秒时，重新回到0分00秒，如此循环。

关键词：计数器；译码显示电路；控制电路；三位显示计数系统

1 设计要求及方案选择

1.1设计要求

三位显示计数是一种用数字显示的计时装置。三位显示计数由以下几部分组成：秒脉冲发生器；十进制的秒十位计数器、六进制的秒个位计数器和十进制的分计数器；秒十位、秒个位、分的数码显示部分；连续脉冲电路等。用中小规模集成电路设计一台能显示时、分、秒的多功能数字钟，具体要求如下：

1．计数系统可以计时，并且可以控制。

2．要求精确到秒，有复位功能。

3．最大计时为9分59秒。

1.2设计总体思路

1.2.1主电路

用3个7段数码管显示时间，3块74LS192同步加减计数器实现计时功能，时钟脉冲用555定时电路产生秒脉冲，1块74LS76实现清零和启停功能。

1.2.2控制电路

按下清零按钮后，使74LS192的清零端为高电平，使其清零。

按下暂停/继续按钮后，使74LS192的CP端为高电平，不再有上升沿输入，使其保持之前的数据不变，再次按下按钮后，74LS192的CP端为低电平，当下一个高电平输入时，将有上升沿，使74LS192计数，从而实现暂停/继续功能。

1.3基本原理及框图

1.3.1基本原理

开机启动后，给第3块74LS192一个信号，当上升沿到来时，74LS192的输出端输出加1，直到输出为9时，产生进位信号，送到第2块74LS192的UP端，直到第2块

74LS192的输出为6时，使其置数为0，同时给第一块74LS192的UP端一个信号使其输出加1，循环进行。

1.3.2设计整体框图

图1-1三位数字显示的计时系统设计框图

2 理论分析与设计

2.1 60进制计数器的分析及设计

根据设计要求，本设计需要实现6进制递增和10进制递增功能，所以本设计采用十进制同步加法计数，因此使用74LS192来实现计数功能。十进制可逆计数器74LS192引脚排列及逻辑符号如图2-1（a）、（b）所示，它具有双时钟输入，并具有清除和置数等功能。

（a）引脚排列 (b) 逻辑符号

图2-1 74LS192的引脚排列及逻辑符号

图中：为置数端，为加计数端，为减计数端，为非同步进位输出端，为非同步借位输出端，P0、P1、P2、P3为计数器输入端，为清除端，Q0、Q1、Q2、Q3为数据输出端。其功能表如下所示：

表一74LS192功能表

输入输出

MR P3 P2 P1 P0 Q3 Q2 Q1 Q0

1 ×××××××0 0 0 0

0 0 ×× d c b a d c b a

0 1 ↑ 1 ××××加计数

0 1 1 ↓××××减计数

在本次设计中，秒的个位是10进制递增所以不用重新设计，但是秒的十位是6进制递增的，所以最终设计如下图所示：

图2-2计数器显示电路图

2.2 数码显示译码器的分析及设计

因为在现实中我买不到仿真电路中的4个管脚的数码管，所以我使用74LS48译码器来驱动10个管脚的共阴极数码显示管。 74LS48芯片是一种常用的七段数码管译码器驱动器，。74LS48的功能表如表二所示。

表二74LS48的功能表

输入输出字

形数字LT RBI D C B A BI/RBO a b c d e f g

0 1 2 3 4 5 6 7 8 9 1

1

1

1

1

1

1

1

1

1

1

X

X

X

X

X

X

X

X

X

0 0 0 0

0 0 0 1

0 0 1 0

0 0 1 1

0 1 0 0

0 1 0 1

0 1 1 0

0 1 1 1

1 0 0 0

1 0 0 1

1

1

1

1

1

1

1

1

1

1

1 1 1 1 1 1 0

1 1 0 0 0 0 0

1 1 0 1 1 0 1

1 1 1 1 0 0 1

0 1 1 0 0 1 1

1 0 1 1 0 1 1

1 0 1 1 1 1 1

1 1 1 0 0 0 0

1 1 1 1 1 1 1

1 1 1 1 0 1 1

1

2

3

4

5

6

7

8

9

消隐脉冲消隐灯测试X

1

X

X

XXXX

0 0 0 0

XXXX

1

0 0 0 0 0 0 0

0 0 0 0 0 0 0

1 1 1 1 1 1 1

8

所以仿真电路中的数码管显示电路部分改成如下:

图2-3 数码管显示电路

七段数码显示管的引脚图如图2-4(a)所示，其中3脚和8脚相连为公共端，在电路中接地，6脚为小数点引脚，设计中不需要对其处理。由此可画出它的封装图。