数字电子秒表设计总结报告1
电子秒表课程设计报告
西安郵電學院控制系统课程设计报告书系部名称：信息与控制系学生姓名：XXX专业名称：测控技术与仪器班级：测控XXXX2010年9月13日至时间：2010 年9月26日电子秒表的设计一、设计要求设计一个电子秒表，与通用秒表功能类似，有启动，暂停、复位等键。
计时长长度为300秒，需显示百分秒。
二、 设计方案分析1.方案设计数字电子秒表具有显示直观、读取方便、精度高等优点，在计时中广泛使用。
本设计用单片机组成数字电子秒表，力求结构简单、精度高为目标。
本系统采用C51系列单片机为中心器件，利用其定时器/计数器定时和记数的原理，结合硬件电路如电源电路，晶振电路，复位电路，显示电路，以及一些按键电路等来设计计时器，将软、硬件有机地结合起来。
其中软件系统采用汇编语言编写程序，硬件系统利用PROTEUS 强大的功能来实现，简单切易于观察，在仿真中就可以观察到实际的工作状态。
本设计利用STC89C51单片机的定时器/计数器定时和计数的原理，使其能精确计时。
利用中断系统使其能实现开始暂停的功能。
根据要求知道秒表设计主要实现的功能是计时和显示。
因此设置了两个按键和LCD 显示时间，两个按键分别是开始、停止和复位按键。
利用这两个建来实现秒表的全部功能，而LCD 则能显示最多4.59.99秒的计时。
电路原理图设计最基本的要求是正确性，其次是布局合理，最后在正确性和布局合理的前提下力求美观。
硬件电路图按照图1.1进行设计。
图1.1 数字秒表硬件电路基本原理图本设计中，数码管显示的数据存放在内存单元31H －33H 中。
其中31H 存放分钟变量，32H 存放秒钟变量，33H 存放10ms 计数值，即存放毫秒位数据，每一地址单元内均为十进制BCD 码。
由于采用软件动态扫描实现数据显示功能，显示用十进制BCD 码数据的对应段码存放在ROM 表中。
显示时，先取出31H －33H 某一地址中的数据，然后查得对应的显示位，并从P1口输出，就能显示该地址单元的数据值。
数字电子秒表设计总结报告1
数字电子秒表设计总结报告一．工作原理本数字电子秒表设计由启动、清零复位电路、多谐振荡电路、分频计数电路、译码显示电路等组成。
如下图所示：启动清零复位电路主要由U6A 、U6B 、U7B 、U7D 组成，其本质是一个RS 触发器和单稳态触发器。
J1控制数字秒表的启动和停止，J2控制数字秒表的清零复位。
开始时把J1合上，J2打开，运行本电路，数字秒表正在计数。
当打开J1，合上J2键，J2与地相接得到低电平加到U6B 的输入端，U6B 输出高电平又加到U6A 的输入端，而U6A 的另一端通过电阻R15与电源相接得到高电平，（此时U6B 与U6A 组成RS 触发器），U6A 输出低电加到U7A 的输入端，U7A 被封锁输出高电平加到U5的时钟端，因U5不具备时钟脉冲条件，U5不能输出脉冲信号，因此U3、U4时钟端无脉冲而停止计数。
当J1合上时，打开J2键，J1与地相接得到低电平加到U6A 的输入端，U6A 输出高电平加到U6B 的输入端，U6B输出低电平加至U7B，使U7B输出高电平，因电容两端电压不能跃变，因此在R7上得到高电平加到U7D输入端，U7D输出低电平（进入暂态）同时加到U3、U4、U5的清零端，使得U3、U4的QD ---QA输出0000，经U1、U2译码输出驱动U9、U10显示“00”。
因为U7B与U7D组成一个单稳态电路，经过较短的时间，U7D的输出由低电平变为高电平，允许U3、U4、U5计数。
同时U6A输出高电平加到U7A的输入端，将U7A打开，让555的3脚输出100KHZ的振荡信号经U7A加到U5的时钟脉冲端，使得U5具备时钟脉冲条件，U5的9、10、7脚接高电平，U5构成十分频器，对时钟脉冲计数。
当U5接收一个脉冲时，U5内部计数加1，如果U5接收到第十个脉冲时，U5的15脚（RCO端）输出由低电平跳变为高电平作为U4的时钟脉冲，从而实现了对振荡信号的十分频，产生周期为0.1S的脉冲加至U4的时钟端。
数字秒表设计实验报告(一)
数字秒表设计实验报告(一)数字秒表设计实验报告Introduction•实验目的：设计并实现一个数字秒表•实验时间：2021年10月10日至2021年10月15日•实验对象：本科计算机专业学生•实验设备：计算机、编程软件Experiment Procedure1.寻找合适的编程语言和开发工具2.设计秒表的用户界面3.编写代码实现秒表的计时功能4.测试并调试代码5.完善用户界面，添加重置和暂停功能6.进行性能测试，并分析结果Experimental Findings•选用Python编程语言和PyQt图形库进行开发•按照用户界面设计，实现了秒表的计时功能•通过测试，发现秒表计时准确性较高，误差范围小于0.1秒•添加了重置和暂停功能，提高了秒表的实用性•性能测试表明，在处理大数据量时，秒表的响应速度仍然较快Conclusion通过本次实验，我们成功设计并实现了一个功能完善的数字秒表。
通过合理的编程语言选择和用户界面设计，实验结果表明，我们的秒表具有准确的计时功能、良好的用户体验和较高的性能。
这对于计算机专业学生来说，具有较高的实用价值。
Future Work尽管我们已经取得了较好的实验结果，但仍有一些改进的空间。
在未来的工作中，我们计划：•进一步提高秒表的计时准确性，减小误差范围•探索更多的用户界面设计方案，增加更多便利的功能•优化性能，提高秒表在处理大数据量时的响应速度•结合云服务，实现秒表数据的备份和同步功能Acknowledgements感谢实验组的所有成员共同努力，以及指导老师的支持和指导，使得本次实验取得了圆满成功。
Reference无抱歉，关于数字秒表设计实验报告的文章已经终止。
数字电子秒表设计心得体会百度文库
数字电子秒表设计心得体会百度文库篇一：数字电子秒表设计总结报告数字电子秒表设计总结报告一、工作原理本数字电子秒表设计由启动、清零复位电路、多谐振荡电路、分频计数电路、译码显示电路等组成。
如下图所示：启动清零复位电路主要由U6A、U6B、U7B、U7D组成，其本质是一个RS触发器和单稳态触发器。
J1控制数字秒表的启动和停止，J2控制数字秒表的清零复位。
开始时把J1合上，J2打开，运行本电路，数字秒表正在计数。
当打开J1，合上J2键，J2与地相接得到低电平加到U6B的输入端，U6B输出高电平又加到U6A的输入端，而U6A 的另一端通过电阻R15与电源相接得到高电平，（此时U6B 与U6A组成RS触发器），U6A输出低电加到U7A的输入端，U7A被封锁输出高电平加到U5的时钟端，因U5不具备时钟脉冲条件，U5不能输出脉冲信号，因此U3、U4时钟端无脉冲而停止计数。
当J1合上时，打开J2键，J1与地相接得到低电平加到U6A的输入端，U6A输出高电平加到U6B的输入端，U6B输出低电平加至U7B，使U7B输出高电平，因电容两端电压不能跃变，因此在R7上得到高电平加到U7D输入端，U7D输出低电平（进入暂态）同时加到U3、U4、U5的清零端，使得U3、U4的QD---QA输出0000，经U1、U2译码输出驱动U9、U10显示“00”。
因为U7B与U7D组成一个单稳态电路，经过较短的时间，U7D 的输出由低电平变为高电平，允许U3、U4、U5计数。
同时U6A输出高电平加到U7A的输入端，将U7A打开，让555的3脚输出100KHZ的振荡信号经U7A加到U5的时钟脉冲端，使得U5具备时钟脉冲条件，U5的9、10、7脚接高电平，U5构成十分频器，对时钟脉冲计数。
当U5接收一个脉冲时，U5内部计数加1，如果U5接收到第十个脉冲时，U5的15脚（RCO端）输出由低电平跳变为高电平作为U4的时钟脉冲，从而实现了对振荡信号的十分频，产生周期为的脉冲加至U4的时钟端。
数字秒表设计报告
吉林建筑工程学院电气与电子信息工程学院微机原理课程设计报告设计题目：数字秒表的设计专业班级：学生姓名：学号：指导教师：设计时间：数字秒表设计报告一、课程设计目的通过该设计，掌握8255并行接口芯片、8253定时计数芯片的使用和数码管的使用，并掌握相应的程序设计和电路设计的技能。
是对8255并行接口芯片章节理论学习的总结和补充，为后续的硬件课程的学习打下基础。
二、课程设计的内容及要求利用8253计数器2和计数器1，实现1Hz信号的产生，然后计数器采用硬件触发选通方式计数，CPU读取计数结果，并转换为读秒计数，并把读秒计数的结果用数码管显示出来（2位）。
三、总体设计方案设计一个利用微机原理与接口技术完成秒表的设计方案, 该方案主要是选择8253A的计数器2与计数器1产生一个1Hz的中断脉冲，其输出端与不可屏蔽中断请求信号端相连接。
利用1.19318MHz脉冲方波输入CLK2，设置CLK2的初值为59659，将CLK2的输出端连接到CLK1，设置CLK1的初值为20，将OUT1连接到8086CPU 的NMI端。
将NMI端有一个低电平信号输入时，8086CPU将产生中断进行秒计数。
8086通过8255A将PA口作为段选信号输出端，将PB口作为片选信号输出端。
图3.1 方案设计框图此方案的核心内容是利用微机原理与接口技术完成秒表的设计方案，该方案主要是选择8253A的计数器2和计数器1进行1s的定时，其输出于OUT1与8086的NMI相连，当定时到1s的时候产生一个中断信号，在中断服务程序进行秒的计数，并送入相应的存储单元；8255的A口接七段数码管的段选信号，B口接七段数码管的位选信号，秒的数值通过对8255的编程可以显示在七段数码管上面。
该方案是利用微机接口技术的典范案例，就可行性而言，也是行之有效的。
四、硬件系统设计8086简介Intel 8086拥有四个16位的通用寄存器，也能够当作八个8位寄存器来存取，以及四个16位索引寄存器(包含了堆栈指标)。
数电课程设计--数字秒表报告
数字电子课程设计报告题目名称：电子秒表电路姓名:李美柳学号：1003741104班级：电子101班指导老师：刘纯天2012年6月（1）计时范围：0～59秒（2）显示分辨率为1s。
（3）用按钮开关控制工作状态，即：暂停、清零。
（4）本身带有，工作时指示灯亮。
二、元件清单：三、详细设计：（1）秒脉冲的产生CD4060由一振荡器和14级二进制串行计数器位组成，振荡器的结构可以是RC 或晶振电路，CR为高电平时，计数器清零且振荡器使用无效。
所有的计数器位均为主从触发器。
在CP1(和CP0)的下降沿计数器以二进制进行计数。
在时钟脉冲线上使用斯密特触发器对时钟上升和下降时间无限制。
D 2Q5CLK3Q6S4R1U2:A74HC74CLK 1E 2MR 7Q03Q14Q25Q36U3:A4518CLK 9E 10MR 15Q011Q112Q213Q314U3:B4518图2-1脉冲发生器是数字钟的核心部分，它的精度和稳定度决定了数字钟的质量，通常用晶体振荡器产生标准频率信号经过整形、分频获得1Hz的秒脉冲。
石英晶体振荡器的特点是振荡频率准确、电路结构简单、频率易调整。
如晶振为32768 Hz，通过15次二分频后可获得1Hz的脉冲输出，电路图如图2-1所示。
（2）秒计数器的设计十进制同步加法计数器CD4518CD4518/CC4518是二、十进制（8421编码）同步加计数器，内含两个单元的加计数器，其功能表如真值表所示。
每单个单元有两个时钟输入端CLK和EN，可用时钟脉冲的上升沿或下降沿触发。
由表可知，若用ENABLE信号下降沿触发，触发信号由EN端输入，CLK端置“0”；若用CLK信号上升沿触发，触发信号由CL℃K端输入，ENABLE端置“1”。
RESET端是清零端，RESET端置“1”时，计数器各端输出端Q1～Q4均为“0”，只有RESET端置“0”时，CD4518才开始计数。
CD4518采用并行进位方式，只要输入一个时钟脉冲，计数单元Q1翻转一次；当Q1为1，Q4为0时，每输入一个时钟脉冲，计数单元Q2翻转一次；当Q1=Q2=1时，每输入一个时钟脉冲Q3翻转一次；当Q1=Q2=Q3=1或Q1=Q4=1时，每输入一个时钟脉冲Q4翻转一次。
电子秒表电路实验报告1
电子技术课程设计报告设计题目：电子秒表院（部）：物理与电子信息学院专业班级：电子信息工程学生姓名:学号:指导教师:摘要秒表应用于我们生活、工作、运动等需要精确计时的方面。
它由刚开始的机械式秒表发展到今天所常用的数字式秒表。
秒表的计时精度越来越高，功能越来越多，构造也日益复杂。
本次数字电路课程设计的数字式秒表的要求为：显示分辨率为1s/100，外接系统时钟频率为100KHz；计时最长时间为60min，五位显示器，显示时间最长为59m59.99s；系统设置启／停键和复位键。
复位键用来消零，做好计时准备、启／停键是控制秒表起停的功能键。
针对上述设计要求，先前往校图书馆借阅了大量的数字电路设计方面的书籍，以及一本电子元件方面的工具书，以待查阅各种设计中所需要的元件。
其次安装并学习了数字电路设计中所常用的Multisim仿真软件，在课程设计过程的电路图设计与电路的仿真方面帮助我们发现了设计电路方面的不足与错误之处。
关键字：555定时器十进制计数器六进制计数器多谐振荡器目录1.选题与需求分析 (1)1.1设计任务 (1)1.2 设计任务 (1)1.3设计构思 (1)1.4设计软件 (2)2.电子秒表电路分析 (3)2.1总体分析 (3)2.2电路工作总体框图 (3)3.各部分电路设计 (4)3.1启动与停止电路 (4)3.2时钟脉冲发生和控制信号 (4)3.3 设计十进制加法计数器 (6)3.4 设计六进制加法计数器 (7)3.5 清零电路设计 (8)3.7 总体电路图： (10)4 结束语与心得体会 (12)1.选题与需求分析1.1设计任务电子秒表在生活中可广泛应用于对运动物体的速度、加速度的测量实验,还可用来验证牛顿第二定律、机械能守恒等物理实验,同时也适用于对时间测量精度要求较高的场合.测定短时间间隔的仪表。
有机械秒表和电子秒表两类。
机械秒表与机械手表相仿，但具有制动装置，可精确至百分之一秒；电子秒表用微型电池作能源，电子元件测量显示，可精确至千分之一秒，广泛应用于科学研究、体育运动及国防等方面在当今非常注重工作效率的社会环境中。
数字秒表课程设计报告心得
数字秒表课程设计报告心得一、课程目标知识目标：1. 学生能够理解数字秒表的基本概念，掌握其工作原理和功能。
2. 学生能够运用数字秒表进行计时，进行时间加减运算，并解决实际问题。
3. 学生了解数字秒表在日常生活和体育竞技中的应用。
技能目标：1. 学生掌握数字秒表的操作方法，包括启动、停止、复位等功能。
2. 学生能够运用数字秒表进行简单的时间测量，提高实际操作能力。
3. 学生能够通过数字秒表进行时间数据分析，提高解决问题的能力。
情感态度价值观目标：1. 培养学生对数字秒表及相关电子产品的兴趣，激发学习科学技术的热情。
2. 培养学生严谨、细心的实验态度，养成良好的实验习惯。
3. 增强学生的团队协作意识，提高沟通与交流能力。
课程性质分析：本课程为四年级科学课的实验部分，结合数字秒表的实际应用，培养学生动手操作能力和实践探究能力。
学生特点分析：四年级学生具备一定的科学知识和实验技能，对新鲜事物充满好奇，但操作能力和数据分析能力有待提高。
教学要求：1. 注重实践操作，让学生在实际操作中掌握数字秒表的使用方法。
2. 引导学生运用数字秒表进行时间测量，培养学生的实际应用能力。
3. 结合日常生活和体育竞技，提高学生对数字秒表价值的认识。
二、教学内容1. 数字秒表的基本概念与原理：- 介绍数字秒表的结构、工作原理及功能。
- 解释数字秒表的计时单位及精度。
2. 数字秒表的操作与应用：- 演示数字秒表的启动、停止、复位等基本操作。
- 指导学生进行实际操作，如测量短距离跑步、跳远等运动的时间。
3. 时间数据的处理与分析：- 教授如何记录和处理数字秒表测量得到的时间数据。
- 引导学生运用数据分析解决实际问题，如计算平均速度、比较运动成绩等。
4. 数字秒表在生活中的应用：- 讲解数字秒表在日常生活中的应用，如烹饪、运动锻炼等。
- 分析数字秒表在体育竞技中的作用，如计时、评分等。
教材章节关联：本教学内容与四年级科学教材中“时间与运动”章节相关，涉及时间测量、数据分析等内容。
数字秒表设计报告
《电子技术》课程设计报告题目数字式秒表学院（部）长安大学电控学院专业自动化（交通信息与控制）班级32010901学生姓名潘应久张杰崔骞学号3201090114、18、1512 月18 日至12 月30 日共 2 周指导教师（签字）目录内容摘要设计要求系统概述（1）计数显示（2）译码控制（3）D触发器电路（4）时钟发生器 系统综述总结及参考文献数字式秒表一、摘要：作为数字式秒表，所以必须有一个数字显示。
按设计要求，须用数码管来做显示器。
题目要求最大记数值为99分钟59秒99，那则需要六个数码管。
要求计数分辨率为0.01秒，那么我们需要相应频率的信号发生器。
选择信号发生器时，有两种方案：一种是用晶体震荡器，另一种方案是采用集成电路555定时器与电阻和电容组成的多谐振荡器。
电路的功能部分主要使用的是74LS160、74LS138三线-八线译码器、D触发器以及由竞争与冒险原理设计出的产生低触发脉冲的电路，以及开关电路和基本的与门、与非门、或门等。
二、设计要求：任务书：主要技术指标与要求1、秒表最大计时值为99分59.99秒；2、6位数码管显示，分辨率为0.01秒；2、具有清零、启动计时、暂停及继续计数等控制功能；4、控制操作键不超过两个第一章、系统概述设计数字式秒表，主要分为部分：（一）、计数显示（二）、译码控制（三）、D触发器电路（四）、时钟发生器。
（一）、计数显示：数字式秒表要求最大计时值为99分59.99秒，故采用六个显示管，采用六个74LS160（十进制计数器）实现计数功能，计数器的输出接到显示管。
其中第四个74LS160计数器采用同步计数法改成六进制，其余均用十进制即可。
电路图如下：（二）、译码控制：电路要求实现四个功能：具有清零、启动计时、暂停及继续计数等控制功能，但只能用两个控制操作键。
控制键可用开关表示，要使两个控制键实现四个功能，则可以用74LS138实现。
现在用Y0（00）表示启动计时，Y1（01）表示暂停，Y2（10）表示清零，Y3（11）表示继续计数。
电子秒表的设计实验报告
电子秒表的设计实验报告
《电子秒表的设计实验报告》
摘要：本实验旨在设计一款简单易用的电子秒表，通过实验验证其准确性和稳定性。
实验结果表明，所设计的电子秒表具有较高的准确性和稳定性，能够满足实际使用需求。
引言：电子秒表是一种用于测量时间的工具，广泛应用于实验室、体育比赛和工业生产等领域。
设计一款准确可靠的电子秒表对于提高工作效率和数据准确性具有重要意义。
因此，本实验旨在设计一款简单易用的电子秒表，并通过实验验证其性能。
实验方法：首先，我们选取了一款常用的电子元件，包括计时电路、显示屏和按键等。
然后，我们根据设计要求，进行了电路连接和程序编写。
接着，我们对设计的电子秒表进行了一系列的实验，包括准确性测试、稳定性测试和耐用性测试等。
实验结果：经过实验验证，我们设计的电子秒表具有较高的准确性和稳定性。
在准确性测试中，我们对比了设计的电子秒表与标准秒表的计时结果，发现两者基本一致。
在稳定性测试中，我们对设计的电子秒表进行了长时间计时，结果显示其计时稳定性良好。
在耐用性测试中，我们对设计的电子秒表进行了反复按键操作，发现其按键灵敏度和耐用性均符合设计要求。
结论：通过本实验，我们成功设计了一款简单易用的电子秒表，并验证了其准确性和稳定性。
该电子秒表具有较高的性能表现，能够满足实际使用需求。
未来，我们将进一步改进设计，提高电子秒表的功能和性能，以满足更广泛的应用需求。
致谢：感谢实验室的老师和同学们对本实验的支持和帮助，感谢他们的耐心指导和建设性意见。
同时，也感谢所有参与本实验的人员，他们的辛勤劳动为本实验的顺利进行提供了保障。
电子秒表的设计实验报告
电子秒表的设计实验报告电子秒表的设计实验报告一、引言在现代科技高度发达的社会中，电子秒表作为一种常见的计时工具，被广泛应用于各个领域。
本次实验旨在设计一个简单且实用的电子秒表，通过实际操作和数据分析，探索电子秒表的原理和功能。
二、实验目的1. 了解电子秒表的基本原理和结构；2. 掌握电子秒表的设计方法和实验操作；3. 分析电子秒表的精度和稳定性。
三、实验材料与方法1. 实验材料：电子元件、电路板、电源、计算机等；2. 实验方法：a. 按照电子秒表的设计要求，搭建电路；b. 连接电源，启动电子秒表；c. 进行计时实验，记录数据；d. 分析实验结果。
四、实验步骤1. 设计电路图：根据电子秒表的功能需求，设计电路图，并确保电路的稳定性和可靠性。
2. 搭建电路：根据电路图，将电子元件连接到电路板上，并进行焊接。
3. 连接电源：将电路板与电源连接，确保电子秒表正常工作。
4. 启动电子秒表：按下启动按钮，开始计时。
5. 进行计时实验：使用标准计时器，同时启动电子秒表和标准计时器，进行时间对比。
6. 记录数据：记录电子秒表和标准计时器的计时结果，并计算误差。
7. 分析实验结果：比较电子秒表和标准计时器的计时精度和稳定性，分析实验结果的可靠性。
五、实验结果与分析通过多次实验，记录了电子秒表和标准计时器的计时结果，并计算了误差。
实验结果显示，电子秒表的计时误差较小，精度和稳定性较高，能够满足实际使用的需求。
然而，由于实验条件的限制，电子秒表的计时精度仍有进一步提高的空间。
六、实验总结本次实验成功设计了一个简单实用的电子秒表，并通过实验验证了其计时精度和稳定性。
电子秒表作为一种常见的计时工具，在科学研究、体育竞技等领域具有广泛的应用前景。
然而，电子秒表的设计和制造仍需不断改进，以提高其计时精度和稳定性。
七、改进方向1. 优化电路设计：通过改进电路结构和选用更好的电子元件，提高电子秒表的计时精度和稳定性。
2. 加强测试和校准：定期对电子秒表进行测试和校准，确保其计时结果的准确性。
电子秒表--课程设计报告
电子秒表摘要电子秒表是一种用数字电路技术实现时、分、秒计时的装置，无机械装置，具有较长的使用寿命，因此得到了广泛的使用。
它从原理上讲是一种典型的数字电路，其中包括了组合逻辑电路和时序电路。
本次实验所做电子式秒表由信号发生系统和计时系统构成,并具有清零,暂停功能。
由于需要比较稳定的信号，所以信号发生系统555定时器与电阻和电容组成的多谐振荡器构成，信号频率为100HZ。
计时系统由计数器、译码器、显示器组成。
计数器由74 LS160构成，由十进制计数器组成了一百进制和六十进制计数器，采用异步进位方式。
译码器由74LS48构成，显示器由数码管构成。
清零,暂停功能由RS触发器构成防抖动开关。
具体过程为：由晶体震荡器产生100HZ脉冲信号先进入计数器，然后传入译码器，将4位信号转化为数码管可显示的7位信号，结果以“分”、“秒”、“10毫秒”依次在数码管显示出来。
该秒表最大计时值为59分59.99秒，“10毫秒”为一百进制计数器组成，“分”和“秒”为六十进制计数器组成。
关键词：计时精度计数器显示器AbstractElectronic stopwatch is the realization of a digital circuit technology,.It can realize the hour, minute, second timer.It does not have mechanical means and has a longer life, so it has been widely used. The principle is a typical digital circuit, which includes a combination logic circuit and a timing circuit. The experiments can be done by electronic stopwatch constituted by the signal system and timing system, and has cleared pause function. Due to the need of a more stable signal, the signal generating system is constituted by the 555 Timer with the resistors and capacitors, and the signal frequency is 100Hz. Timing system contains the counter, decoder, display. Counter 74 LS160 constituted by the decimal counter the decimal and sexagesimal counter, which uses asynchronous binary. The decoder from 74LS48 constitute display digital tube constitute Cleared, the pause function by the RS flip-flop. Its specific process: the 100Hz pulse signal generated by the crystal oscillator and first into the counter, and then the incoming decoder, a 4-bit signal is converted to 7-bit signal of the digital control can be displayed, the result by "minute", "second", "10 milliseconds" turn on the digital display. The stopwatch timing is 59 minutes, 59.99 seconds, 10 milliseconds is the 150 binary counter, "minute" and "second" is the six decimal counter.Keyword:Timing accuracy counter display目录一设计任务与要求 (1)二方案设计与论证 (1)三单元电路设计与参数计算 (6)（1）信号发生器单元电路 (6)（2）计数器单元 (9)（3）显示及译码单元电路 (12)（4）控制单元电路 (14)四总原理图及元件清单 (15)五结论与心得 (17)六参考文献 (18)一、设计任务与要求用74系列数字器件设计一个电子秒表,要求:1.以0.01秒为最小单位进行显示。
数字秒表设计实验报告
数字秒表设计实验报告数字秒表设计实验报告1. 引言•简要介绍实验的目的和意义2. 设计原理•介绍数字秒表的基本原理和工作流程3. 实验步骤•列出实验的具体步骤和操作流程4. 实验结果分析•分析实验过程中的数据和观测结果•对实验结果进行解释和讨论5. 实验结论•给出实验的总结和结论6. 实验改进•提出对实验的改进建议和优化方案7. 参考资料•引用相关的文献和资料来源8. 附录•将实验过程中的数据、图表等附加在文末作为附录以上为一个大致的框架，具体内容根据实验的实际情况进行填写。
本实验报告使用Markdown格式，通过使用标题和列表等语法，使文章更加清晰易读。
注意，为了遵守规则，本文中不包含实际的字母、图片或网址。
希望这份指导对你有所帮助！数字秒表设计实验报告1. 引言•实验目的：本实验旨在设计一个数字秒表，用于测量时间，并掌握数字电路的设计原理和实践技能。
•实验意义：准确测量时间是科学研究和生产实践中的重要要求，数字秒表作为计时测量的常用工具，具有广泛的应用价值。
2. 设计原理•数字秒表的基本原理是利用稳定的时钟信号源产生时间基准，通过计数器、时钟分频电路和显示模块实现对时间的测量和显示。
3. 实验步骤1.首先确定秒表的最高位数，根据实际需求选择适当的位数。
2.设计计数器电路，使用计数器芯片进行计数，根据最高位数确定计数器的范围。
3.设置时钟分频电路，通过将时钟信号分频得到适合计数器工作的时钟频率。
4.连接计数器和时钟分频电路，确保二者能够正确配合。
5.设计显示模块，将计数器的输出转换为数字形式，用于显示具体的时间数值。
6.连接显示模块和计数器，进行正确的信号传递和信息显示。
7.进行测量和验证，检查秒表的测量准确性并进行调整。
4. 实验结果分析•对实验过程中的数据和观测结果进行分析•通过比较测量结果与标准时间的差异，评估秒表的准确性•分析秒表存在的潜在问题并提出解决方案5. 实验结论•总结实验设计和实验过程•归纳出实验结果和分析的要点•得出对设计的数字秒表的结论，包括准确性、可靠性和实用性等方面的评价6. 实验改进•针对实验中发现的问题，提出改进的建议和优化方案•探讨可能的改进措施，包括电路设计、算法优化、显示方式等方面的改进7. 参考资料•[1] 电子技术实验教程，XXX出版社•[2] 数字电路原理与设计，XXX出版社8. 附录•实验数据表格•电路图和连接图•实验中使用的元器件清单以上为数字秒表设计实验报告的大致框架，实验的具体内容和结果分析部分需要根据实际情况进行填写。
电子秒表设计实验报告
74LS90是异步二—五—十进制加法计数器，它既可以作二进制加法计数器，又可以作五进制和十进制加法计数器。
图11 －3 为74LS90 引脚排列，表11 －1 为功能表。
通过不同的连接方式，74LS90 可以实现四种不同的逻辑功能；而且还可借助R0(1) 、R0(2) 对计数器清零，借助S9(1) 、S9(2) 将计数器置9 。其具体功能详述如下：
这样的测试方法有利于检查和排除故障，保证实验顺利进行。
1.基本RS 触发器的测试
将图1 的两个输出端接逻辑电平显示，按动按钮开关K2（接地），记下Q 和 的值，按动按钮开关K1, Q 和 的值。
2.时钟发生器的测试
用示波器观察输出电压波形并测量其频率，调节RW，使输出矩形波频率为50Hz 。
3.计数器的测试
接线和调试时，应将各单元电路逐个进行接线和调试，即分别测试基本RS触器、单稳态触发器、时钟发生器及计数器、译码显示电路等逻辑功能，待各单元电路工作正常后，再将有关电路逐级连接起来进行测试，直到测试电子秒表整个电路的功能。这样的模块化测试方法有利于检查和排除故障，是调试电路的常用方法。
六、实验总结
通过本次课程设计，我了解数字秒表的主体电路组成及工作原理，熟悉了集成电路及有关电子元器件的使用，学习和掌握数字电路中基本RS触发器、计数、译码显示等单元电路的综合应用。首先是74LS90的功能，懂得实际应用上，应用串行和并行方式进行连接电路实现计数器的级联电路，进一步可以利用多片芯片设计各进制的计数电路。通过设计重启和停止，启动计数键，我更好的理解了74LS90各引脚的功能和用法。在利用555产生时钟信号时，我也学会了用这个芯片输出不同的频率的信号。
3.计数及译码显示
数字秒表设计总结报告
数字秒表课程设计总结报告一、课题名称数字秒表设计二、内容摘要本实验要求设计一个计数范围在0.0—9.9秒的数字秒表。
电路设计基本包括0.1秒脉冲发生器，信号控制端，整形电路，计数电路，译码电路和显示器这几部分构成。
0.1秒脉冲发生器由555定时器构成的多谐振荡电路实现，由3端口接入计数器的时钟端。
信号控制端由RS触发器实现，能够对整个电路进行清零、计数、停止和复位的作用。
整形电路有单稳态触发器构成，对RS触发端输出的信号进行整形，但不改变其逻辑符号。
本实验的技术器由两个十进制BCD码74LS160级联而成。
在计数器的四个输出端分别接译码器的四个置数端，译码器由74LS48实现。
这个电路设有两个开关K1，K2，通过K1，K2的置0和置1来实现对电路的清零、计数、暂停、复位的控制。
这样，一个简易的数字秒表便设计完成了。
三、课题任务，指标，功能要求课题任务：用中小规模集成电路设计一个数字秒表。
指标：计数范围在0.0—9.9秒之间。
功能要求：有清零、计数、停止和复位的功能。
四、单元框图五、单元电路设计，参数计算，元器件选择1、0.1秒脉冲发生器：参数计算：T=0.7(Ra+2Rb)C555定时器构成多谐振荡器，其芯片功能表如下：TH TR非R非OUT DISX X L L 导通>2/3Vcc >1/3Vcc H L 导通<2/3Vcc >1/3Vcc H 原状态原状态<2/3Vcc <1/3Vcc H H 关断注明：6脚为THR，触发器输入端，低电平有效。
2脚为TRI，阀值输入端，高电平有效。
4脚为RST，总复位端，低电平有效。
7脚为DIS，放电端。
5脚为CON，控制端。
1脚接地，8脚接电源。
3脚为输出端。
TD为内部三极管。
其管脚图如下所示：2、信号控制端，RS触发器，实现对这个电路的清零、计数、停止、复位功能。
RS触发器，其功能表如下：Rd非Sd非Q n+1Q n+1非1 1 Q n Q n非0 1 0 11 0 1 00 0 1* 1*注：RS触发器可由导线与74LS00二输入与非门构成Rd非和Sd非都为1时，基本RS触发器实现信号保持功能，即Q n+1=Q n，Q n+1非=Q n非；当Rd非=0时，基本RS触发器直接置零；当Sd非=0时，基本RS触发器置1.3、计数器用74LS160实现：输入输出CP Rd非LD非EP ET A B C D QA QB QC QD ×L ×××××××L L L L ↗H L ×× A B C D A B C D ×H H L ×××××保持×H H ×L ××××保持↗H H H H ××××计数↗H L ××L L L L L L L L 注：当Rd非=0时，计数器清零；当Rd非=1，LD非=0时，计数器预置数；当前两者都为1，EP或ET为0时，计数器有保持功能；当四者全为1时，计数器进行计数功能。
数字式秒表实验报告
数字式秒表实验报告摘要本次设计任务是设计一个数字式秒表经查阅资料后我把实验分为1.脉冲产生部分。
2.电路控制部分。
3.计数部分4.译码部分。
5显示部分。
脉冲产生部分我选择555多谐振荡器，产生100Hz的脉冲。
经参考资料，电路控制部分：启动和暂停控制开关使用由RS触发器组成的无抖动开关。
使用74ls160计数器计数，7447译码器驱动共阳极七段显示器。
实验要求1.秒表最大计时值为99分59.99秒；2. 6位数码管显示，分辨率为0.01秒；3 .具有清零，启动计时，暂停及继续计数等控制功能；4.控制操作间不超过二个。
实验分析数字式秒表，所以必须有一个数字显示。
按设计要求，须用七段数码管来做显示器。
题目要求最大记数值为99，59，99，那则需要六个数码管。
要求计数分辨率为0.01秒，并且需要相应频率的信号发生器。
选择信号发生器时，有两种方案：一种是用晶体震荡器，另一种方案是采用集成电路555定时器与电阻和电容组成的多谐振荡器。
经过查询资料，555多谐振荡器性能稳定，故采用555多谐振荡器。
数字式秒表是一个频率（100HZ）进行计数的计数电路。
由于数字式秒表计数的需要，故需要在电路上加一个控制电路，该控制电路清零、启动计时、暂停及继续计数等控制功能，同时100HZ的时间信号必须做到准确稳定。
数字电子钟的总体图如图所示。
由图可见，数字电子钟由以下几部分组成：555振荡器秒脉冲发生器，防抖开关；秒表控制开关；一百进制秒、分计数器、六十进制秒计数器；以及秒、分的译码显示部分等七段显示器译码器译码器译码器1005551． 555构成的多谐振荡器555构成的多谐振荡器电路图555多谐振荡器工作波形多谐振荡器工作波形周期计算2.多谐振荡器仿真图根据设计要求，需要产生一个频率为100HZ的信号，由于f=1/T,带入可以算出R1=R1=4.7KΩ,在仿真软件上仿真的时候可以设置电阻为4.7KΩ，加上一个50Ω的电位器来调节脉冲信号的精确度。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
数字电子秒表设计总结报告
一．
工作原理
本数字电子秒表设计由启动、清零复位电路、多谐振荡电路、分频计数电路、译码显示电路等组成。
如下图所示：
启动清零复位电路主要由U6A 、U6B 、U7B 、U7D 组成，其本质是一个RS 触发器和单稳态触发器。
J1控制数字秒表的启动和停止，J2控制数字秒表的清零复位。
开始时把J1合上，J2打开，运行本电路，数字秒表正在计数。
当打开J1，合上J2键，J2与地相接得到低电平加到U6B 的输入端，U6B 输出高电平又加到U6A 的输入端，而U6A 的另一端通过电阻R15与电源相接得到高电平，（此时U6B 与U6A 组成RS 触发器），U6A 输出低电加到U7A 的输入端，U7A 被封锁输出高电平加到U5的时钟端，因U5不具备时钟脉冲条件，U5不能输出脉冲信号，因此U3、U4时钟端无脉冲而停止计数。
当J1合上时，打开J2键，J1与地相接得到低电平加到U6A 的输入端，U6A 输出高电平加到
U6B
的输入端，U6B输出低电平加至U7B，使U7B输出高电平，因电容两端电压不能跃变，因此在R7上得到高电平加到U7D输入端，U7D输出低电平（进入暂态）同时加到U3、U4、U5的清零端，使得U3、U4的Q D---Q A输出0000，经U1、U2译码输出驱动U9、U10显示“00”。
因为U7B与U7D组成一个单稳态电路，经过较短的时间，U7D的输出由低电平变为高电平，允许U3、U4、U5计数。
同时U6A输出高电平加到U7A的输入端，将U7A打开，让555的3脚输出100KHZ的振荡信号经U7A加到U5的时钟脉冲端，使得U5具备时钟脉冲条件，U5的9、10、7脚接高电平，U5构成十分频器，对时钟脉冲计数。
当U5接收一个脉冲时，U5内部计数加1，如果U5接收到第十个脉冲时，U5的15脚（RCO端）输出由低电平跳变为高电平作为U4的时钟脉冲，从而实现了对振荡信号的十分频，产生周期为0.1S的脉冲加至U4的时钟端。
U4的9、10、7脚接高电平，当U4接收到来自U5的脉冲时，U4的Q D---Q A输出0001加到U2的DCBA端，经U2译码输出1001111经电阻R8~R14驱动数码管U10显示，此时数码管显示“1”，当U4计数到1001时，U4的15脚输出高电平接到U7C，经反相后得到低电平，加到U3的时钟脉冲端，U3A不具备时钟脉冲条件，当U4再接收一个脉冲时，U4的输出由1001翻转为0000，此时U4的15脚输出低电平通过U7C反相输出高电平，从而得到一上升沿脉冲加至U3的时钟端，使得U3的Q D---Q A输出0001加到U1的DCBA输入端，经U1译码输出100111，经电阻R1~R7驱动数码管U9，数码管显示“1”。
如此循环的计数，最后数码管U9、U10显示最大值99即9.9秒。
由集成块555、电阻R19、R18、电容C1、C2组成多谐振荡器，当接通电源，电源通过电阻R19与R18对电容C2进充电，当UC2上升到2/3VCC时，集成块555的3脚输出低电平，内部三极管导通，C2通电阻R19进行放电，当UC2下降到1/3VCC时，内部三极管截止，集成块555的3脚输出高电平，接着电源又通过电阻R19与R18对电容C2进充电，当UC2上升到2/3VCC时，集成块555的3脚输出低电平，如此循环的充、放电，555的3脚输出100HZ的矩形方波信号加到U7A的输入端。
二、设计依据
本数字电子秒表设计主要采用了二输入与非门74LS00，十进制BCD码计数器74LS160，BCD七段译码器/驱动器7447，555时基集成电路，七段数码管。
这些电子元件的资料您都可以上 首页查询详细信息。
利用74LS00可以组成RS触发器，单稳态触发器。
其74LS00的逻辑功能是有0出1，无0出0。
其逻辑表达式：Ｙ＝，真值表如下：
十进制BCD码计数器74LS160具备计数分频功能，其真值表如下：
逻辑功能：当CLR，LOAD，EP，ET均接高电平时，时钟CP端每来一个上升沿，计数器在原来的基数上加1，并从QA，QB，QC，QD，输出相应的十进制BCD码。
利用74LS160的这个功能特点可以设计出十分频器，计数器。
7447为BCD七段译码器/驱动器，真值表如下：
7447为四线-七段译码器，可以用来驱动七段共阳极数码管，当LT，RBI，BI，端接高电平时，从DCBA端输入BCD码时，从abcdefg端输出相应的数码管显示码。
共阳七段数码管真值表
结合四线-七段译码器7447可以现实0到9个数字。
555时钟电路可以构成多谐振荡器，真值表如下：
注明：6脚为THR，触发器输入端，低电平有效。
2脚为TRI，阀值输入端，高电平有效。
4脚为RST，总复位端，低电平有效。
7脚为DIS，放电端。
5脚为CON，控制端。
1脚接地，8脚接电源。
3脚为输出端。
TD为内部三极管。
三．电路图
四、验证功能
1、555振荡器输出波形：
2、秒计数单元逻辑功能输出波形：
五、数字电子秒表设计总结报告
（1）本电路采用555定时器及电阻、电容组成多谐振荡器为74LS160提供时钟信号。
（2）由74LS00两个与非门组成RS触发器，以及两个74LS00、C3、R17组成单稳态电路。
（3）利用74LS160作为十分频和加法计数，而U3、U4通过一个与非门进行级联。
（4）用两个7447作为译码驱动加到了数码管。