基于FPGA的直接数字合成器设计毕业论文
基于FPGA的直接数字合成器的设计
ＨＵＡ ｉ Ｊｎ．Ｊ ＡＮＧ ｅ ．Ｌ ｎ— ｉ ｇ Ｉ Ｗ ｉ Ｉ Ｃｕ ｂ ｎ （ ｙＬ ｂ ｆＭｉｉｒ ｆＥ ｕａｉｎｙ ，Ｐｒｖ ｃ ｏｎｅ ｃ ａ ｉａ ｎｆ ｃｕｅ＆ Ａｕｏ ｔ ｎ Ｋｅ ａ ．ｏ ｎｓ ｙｏ ｄ ｃ ｔ ｏ ｏｉ ｅ ｉｔｄ Ｍｅｈ ｎｃ ｌ ｔ ｏ ｎ ｊ Ｍａ ｕａ ｔｒ ｔｍａｉ ． ｏ Ｚｈ ｉｎ ｎｖｒｉ Ｔ ｃ ｎ ｌｇ ４ ａ ｇ Ｕ ｉｅｓｙ ｏ ｅｈ ｏｏ ｙ，Ｈａ ｇ ｈ ｕ３ ０ １ ｔ ｆ ｎ ｚ ｏ ０ ４，Ｃ ｉａ） １ ｈｎ
ａ ｈｅ ｅ ｃ ｉｖ ｄ． Ｔｈ ｕｔ ｔｓ ｅ ｔｕ ｏ ｅ ｏ ｐｕ ｐ ｃｒ ｍ ｆＤＤＳ ｆｏ ｆｅｑ ｅ ｙ ｗａ ｎａｙ ｅ ｒｍ ｒ ｕ ｎｃ ｓ ａ ｌｚ ｄ，ｔｅ ｒ ａ ｏ ｆｔ ｕ ｐ ｔｓ ｕｒａ ｄ ｔ ｅｈ ｄｓｆ ｒｉ ｐ ｏ ｉｇ ｈ ｅ ｓ ｎｓｏ ｈｅｏ ｔ ｕ ｐ ｎ ｈｅｍ ｔ ｏ ｏ ｍ ｒ ｖｎ ｓ ｕｒｗｅ ｅ ｄｉｃ ｓ ｄ． Ｔｈ ｅｓ ｌｓ ｏ ｅ ｅ ｒ ｈ ｓ ｏ ｔ ｔｔ ｅ ｄ ｓｇ ｓＩ ｏ ｅｈｉｈ ｐ ａ ｔｃ ｌｖ ｌ ． ｐ ｒ ｓ ｕｓ ｅ ｅ ｒ ｕ ｔ ｆｒ ｓ ａ ｃ ｈ ｗ ｈａ ｈ ｅ ｉ ｎ ｈａ Ｉ ｒ ｇ ｒ ｃｉ ａ ａｕｅ Ｉ
基于 Ｆ Ｇ Ｐ Ａ的 直 接 数 字 合 成 器 的设 计
华 金， 姜 伟， 李存 兵
（ 江 工 业 大 学 机 械 制 造 及 自动化 省 部 共 建 教 育 部 重 点 实 验 室 ， 江 杭 州 ３ ０ １ ） 浙 浙 １０ ４
摘 要 ： 绍 了直接 数 字合 成 器 （ Ｄ ） 介 Ｄ Ｓ 的基 本 组成 及 ． 作 原 理 ， 用 ＱＵ Ｒ Ｕ Ｉ 件提 供 的 模 块 和 Ｙ － 采 Ａ Ｔ Ｓ １软
基于FPGA的直接数字频率合成器设计及仿真
个时 钟脉 冲 的作用 下继续 与频 率控 制字ｋ 相加 。
这 样 ．相位 累加 器将 在时钟 作用 下 ．不 断对频 率
控 制 字进行 线性 相位 累加 。 由此 可见 ．相位 累加
目前 各大 芯片 制造厂 商都 相继 推 出 了采 用 先
进 Ｃ Ｓ 艺 生产 的 高 性 能 和多 功 能 的Ｄ Ｓ 片 ＭＯ 工 Ｄ芯
避簖 辔
Ｖ１ ｏ ０Ｏ ． ． Ｎ２ １
Ｆｂ ｏ ８ ｅ ．２ ｏ
器 内 的波 形抽 样值 （ 二进 制 编码１经查 找表查 出 ． 从 而完 成相位 到 幅值 的转换 。波 形 存储 器 的输 出 送 到 Ｄ Ａ转 换器 后 ．Ｄ Ａ转换 器 便 可将 数 字 量 形 ／ ／
Ａ Ｅ Ｃ Ｘ系列 、Ｓｒｔ 系列 以及 Ｃ ｃｏ ｅ 。 ｔ ｉ ａｘ ｙｌｎ 等 Ｍａ＋ ｌｓ 是Ａ ｔ ａ 司提 供给 客 户 的一个 完 ｘ ｐｕｌ Ｉ ｌ ｒ公 ｅ 整 的Ｅ Ａ开 发 软件 ，可 完 成从 设 计 输 入 、编译 、 Ｄ
式 的波 形 幅值 转换 成所 要合 成 的频 率模 拟 量形 式 信 号 。系统 中 的低 通滤 波器 可用 于 滤除 不需 要 的 取 样分 量 ，以便 输 出频谱纯 净 的正弦波 信 号 。 Ｄ Ｓ 相 对 带 宽 、频 率 转 换 时 间 、高 分 辨 Ｄ在
力 、相 位连续 性 、正交 输 出 以及 集 成化 方 面 的一
器 在 每一个 时钟 脉 冲输 人 时 ．都 要把 频 率控 制字
累加一 次 。事实 上 ．相位 累加器 输 出的 数据 就是
（ 中应 用较 为广 泛 的是Ａ 公 司的Ａ ９ ５ 其 Ｄ Ｄ ８ Ｘ系列） ．
从 而为 电路设 计 者提 供 了多种 选择 。现 在 ．Ｄ Ｓ Ｄ
利用FPGA设计与实现直接数字频率合成器
１ Ｄ ］ 的工 作 原 理 Ｄ
Ｄ Ｆ 一 种可 把 一 系列 数 字 量 形 式 信 号 通 过 Ｄ Ｓ是 Ｄ Ｃ转换 成模 拟 信号 的合 成 技 术 。 Ｄ Ｆ Ａ Ｄ Ｓ的 主要 思 想 是从 相位 的概 念 出发 来 合 成 所 需 波 形 ， 核 心结 其
ｐ ｏ ｒ ｓｇｖ ｎ ｂ ｅ Ｍａ ｗｏｋ ｒ ｇａ ｉ ｉｅ ｙ ｔ ｔ ｒ ｓ ＭＡＴ ｍ ｈ ｈ ＬＡＢ ａ ｇ ａ ｅ． ｌ ｕｇ ｎ
基于FPGA的低杂散直接数字频率合成器设计与实现
ｅｆ ｃｉ ｅ ｍｅｈ ｄ ｏ ｐ ｒｒ ｄ ｃｎ ｓ ｐ ｏ ｏ ｅ ． ｉ ｇ ｔ ｅ ｔ ｇ ｎ ｍｅ ｒ ｒ ｎ ｆｒ ｔ ｎ，ｈ ｏ Ｂ— ｉ ｉｈ ｗ ｒ ｆ ｔ ｔ ｏ ｆｓ ｕ ．ｅ ｕ ｉ ｇ ｗａ ｒ ｐ ｓ ｄ Ｕｓｎ ｈ ｒ ｏ ｏ ｔ ｃ ｔ ｓｏ ｍａ ｉ ｔ ｅ ｌｗ ｂ ｔ ｗｈ ｃ ｅ ｅ ｅ ｖ ｉ ｉ ａ ｏ ｓ
Ｄ Ｓ杂 散 来 源包 括 因 限 于 Ｒ Ｍ 的 容 量 ， Ｄ Ｏ 只
Ｄ Ｓ Ｄｒｃ Ｄｇａ Ｆｅｕ ｎｙＳｎ ｅｉ ｒ） Ｄ （ ｉ ｔ ｉ ｔ ｒｑｅ ｃ ｙ ｔ ｓ ｅｓ 直接频 ｅ ｉｌ ｈ ｚ
率合成 ， 以它精确 、 快速 频率转换 、 功耗 、 低 便于 集成等
优势 ， 已成 为变频捷 变本振 、 调频 电 台、 雷达 系统 、 数字 通信 、 意 波 形 发 生 器 等 多 个 领 域 的 重 要 技 术 。 任 Ｊ
ｗｉ ｅ ｆ ｒｌ ｏ ｕ ａ ｌ ｄ ｒ ｓ ｉ ｇ Ｔｈ ｄ ｏ ｋ— ｐ ｔｂ ｅ ａ ｄ ｅ ｓｎ ． ｅ ＤＤＳ ｗａ ｍｐ ｅ ｎ ｅ ｎ ｔ ｅ ＦＰＧＡ ｙ ｕｓｎ ｈ ｒｌｇ ｌｎ ｕ ｇ ｓａ ｄ ｓｇ ｏ ｓｉ ｌ ｍｅ ｔ ｄ ｉ ｈ ｂ ｉ ｇ ｔ ｅ Ｖｅ ｉｏ ａ ｇ ａ ｅ ａ ｅ ｉ ｎ
ｓ ｕ ｉｕ ｅ ｆｒ ｎ ｅ ｏ ｈ ｐｉ ｚ ｄ ＤＤＳ ｗａ ｍｐｒ ｖ ｄ ｔ ０ ｄ ｗｈ ｎ ｔ ｅ ｐ ａ ｅ ａ ｃ ｍｕ ａ ｏ ｓ３ ｔａ ｄ １ ｉ ｐ ｒｏ ｓ ｐ ｒｏ ｍａ ｃ ｆｔ ｅ ｏ ｔ ｍｉｅ ｓｉ ｏ ｅ ｏ ６ Ｂ， ｅ ｈ ｈ ｓ ｃ ｕ ｌ ｔｒｉ ２ ｂｉ ｎ ｂ ｔ ２
基于FPGA直接数字频率合成器DDS的设计
量， 相位增加量 的大ｄ Ｅ频率控制字确定 。信号波形 的数据 表包 含待 ， ｈ 产生信号一个周期 的幅度一相位信息 。 从数据表中读出相位累加器输 出相位信号值对应 的幅度 数据 ．通过 Ｄ Ｃ 该数据转换成所需 的模 Ａ 将 拟信号波形输 出。相位累加器 的相位 累加 为循 环迭加 ． 这样使得输 出 信号 的相位是 连续的 直接数字合 成器 Ｄ Ｓ Ｄ 就是 根据上述原理 而设 计的数字控制频率合成器
ｋ ｙ ｐ ｒ ｆｔ ｕ ｌａ ｅ ａｔｏ ｈｅｎ ｃｅ ｒＤＤＳ ，ＤＤＳ ｄ ｓｇ ｅ ｕ ｌａ ，ｂ ｈ ｈ ｓ ｃ ｕ ｌｔｒａ ｄ ｔｅ ｗａ ｅｏｌ ａａｔｂｅ ｔａ ａ ｅ ｒｔ ｂｔａｙｗａ ｅｏｉ Ｏ ｅ ｉｎ ｄ ｎ ｃｅ ｒ ｙ ｔ ｅｐ ａ ｅ ａ ｃ ｍｕａｏ ｎ ｈ ｖ ｆＹｎ ｄ ｔ ａ ｌ ｈ ｔｃ ｎ ｇｎｅａｅａ ｉｒｒ ｖ ｆｒｌｔ ｒ Ｔ
生任意波形。Ｆ Ｇ Ｐ Ａ器件 作为 系统控制 的核 心 ， 其灵活的现 场可更改性 ， 可再配置能力 ， 系统的各种改进非常方便 ， 对 在不更改硬件 电路的基础 上进一步提 高系统的性能 【 关键词 】 直接数字频率合成 ； 相位 累加器 ；Ｐ Ａ ＦＧ
Ｄｉ ｅ ｔＤｉ ｉ ｅ ｕ ｎｃ ｙ ｔ ｅ ｓｇ Ｂｅ ｓ ｄ ｏ ｒ ｃ ｇ ｔ Ｆｒ ｑ ｅ ｙ Ｓ ｎ ｈ ￣ｓ Ｄｅ ｉ ｎ ａ ｅ ｎ ＦＰＧＡ ａｌ
Ｆ ＰＧＡ ｅ ｉｅａ ｈ ｏ ｅｓｓｅ ｃ ｎｒ １Ｔａ ｌｏｆｒｈ ｒｉ ｒｖ ｈ ｅｆｒ ｎ ｅ ｏ ｅｓ ｓｅ ｄ ｖｃ ｓｔｅｃ ｒ ｙｔｍ ｏ ｔｏ． ｎａｓ ｕ ｔｅ ｍｐ ｏ ｅｔｅｐ ｒｏｍａ ｃ ｆｔ ｙ ｔｍ． ｈ
【 ｅ ｏｄ］ ｉｃｄｇａＦｅｕｎｙ ｙｔｅｓＦ Ｇ Ｐａｅ ｃｕ ｕ ｔ Ｋ ｙｗ ｒｓＤｒ ｔ ｉｔ ｒｑｅｃ ｎ ｓ ；Ｐ Ａ；ｈｓ ａｃｍ ｌｏ ｅ ｉｌ ｓ ｈｉ ａｒ
基于FPGA的DDS直接数字频率合成器设计与实现
图 ５
期只采样 ２点，难 以保证输出精度 。为了保证输 出精度 ，规 定最低每 周期采样 ８ 点，此时 Ｋ ２／ ＝ ２ ，则 ：ｆ ＝ ＝ ８ １８ … Ｋ×
ｆ／ １ ． ２ Ｈ ｃ２＝ ６ ５ Ｍ ｚ ５
（ ）最 小步长的正弦波 （ ６ １ 图 ）
频 率 控 制 字 ： ００ ０ ０ ０ ００００１ 相 位 控 制 字 ： ００ ０ ０ ０ ０００００
ｒ — Ｖ ｖ＼ １ ／ 厂 八 八八 ／ ／ ＾厂 ｒ ｕ 厂 九 ＼ ＾＼ 、
图７
仿 真测得正弦波频率为：２ ２ ． ８ ８ ７ ｓ２ ．６ ｓ ／（ ０ ３ ７６ ｕ 一 ０ ２ ｕ ）≈ １． ４ ３ Ｈ ，与计算参 数相 近，误差来 自于仿真测量时的显 ５ ６ １Ｍ ｚ
２ 波形存储 ．
本设计 中波形存储 为连续存储 ，对正 弦波进行采样 利用 Ｏ ａ ｔｓ制造 一个 Ｒ Ｍ ，进 行 查值 操 作 ， 波 形 的 存 储 方 法 ｕｒ ｕ Ｏ表 在 上可 以有两种 方案 ，一个是对正弦波从 ０到 ２ 进行采样 ，在 兀 这 次 设计 和 以上 的 参 数 选 取 上 均 基 于 这 种 方 案 ，这 个 方 案 的
示 误差 。
正弦波幅值的获得 ，可通过 Ｃ语言编程得到，将 Ｃ程序
所 得 结 果 导 出 到一 个 文 件 中 便 可 得 到 正 弦波 幅 值 。 ３ 系 统 设计 ． 由波 形 存 储 模 式 ，设 计 系统 模 型 框 图 ４ ：
（ ）最 大 步 长 的 正 弦波 （ ７ ２ 图 ） 频 率 控 制 字 ： ０ １０ ０ ０ ０００００ 相 位 控 制 字 ：０ ０ ０ ０ ０ ０ ０ ０ ００
优 点 是 实现 简 单 ，思 路 清 晰 ；另一 种 方 案 是 对 正 弦波 从 ０到
基于FPGA芯片频率合成器设计
基于FPGA芯片的频率合成器设计摘要：本文结合直接数字频率合成（dds）技术的基本原理及工作特点，给出了利用fpga芯片设计快速跳频频率合成器的方法。
关键词：跳频相位 dds fpga 频率合成跳频通信因其具有抗干扰、抗截获的能力，并能做到频谱资源共享，在当前抗干扰通信系统中被广泛应用。
跳频通信系统的一项重要参数是频率的跳变速度。
它在很大程度上决定了跳频通信系统抗跟踪式干扰的能力，这一点在电子对抗中尤为重要。
因此，快速跳频频率合成器的设计就成为跳频通信的关键之一。
目前频率合成主有三种方法：直接模拟合成法、锁相环合成法和直接数字合成法。
直接模拟合成法频率转换时间快（小于100ns），但是体积大、功耗大，目前已基本不被采用。
锁相环合成法结构简化、便于集成，且频谱纯度高，目前使用比较广泛，但存在高分辨率和快转换速度之间的矛盾，一般只能用于大步进频率合成技术中。
直接数字合成（dds）是近年来迅速发展起来的一种新的频率合成方法。
这种方法简单可靠、控制方便，且具有很高的频率分辨率和转换速度，非常适合快速跳频通信的要求。
本文阐述了dds的基本原理，并给出一种基于fpga芯片的直接数字频率合成器的设计方案。
一、dds的基本原理及特点1、基本原理直接数字频率合成是采用数字化技术，通过控制相位的变化速度，直接产生各种不同频率信号的一种频率合成方法。
它由相位累加器、波形存储器、d/a转换器等组成。
参考时钟fr由一个稳定的晶体振荡器产生，用它来同步整个合成器的各个组成部分。
相位累加器由n位加法器与n位相位寄存器级联构成，类似于一个简单的加法器。
每来一个时钟脉冲，加法器就将频率控制字k与相位寄存器输出的累加相位数据相加，然后把相加后的结果送至相位累加器的数据输入端。
相位寄存器就将加法器在上一时钟作用后产生的新相位数据反馈到加法器的输入端，以使加法器在下一个时钟的作用下继续将相位数据与频率控制字相加。
这样，相位累加器在参考时钟的作用下进行线性相位累加。
基于FPGA的直接数字频率合成器设计
1JANGSU UNIVERSITY OF TECHNOLOGY FPGA技术实验报告基于FPGA的直接数字频率合成器设计学院：电气信息工程学院专业：电子信息工程班级：姓名：学号：指导教师：戴霞娟、陈海忠时间: 2015.9.241目录绪论.......................................................................................... 错误！未定义书签。
一、背景与意义 (2)二、设计要求与整体设计 (2)2.1 设计要求 (2)2.2 数字信号发生器的系统组成 (3)2.3 DDS技术 (3)三、硬件电路设计及原理分析 (4)3.1 硬件电路设计图 (4)3.2 设计原理 (5)四、程序模块设计、仿真结果及分析 (5)4.1顶层模块设计 (6)4.2分频模块设计 (6)4.3时钟模块设计 (11)4.4数据选择模块设计 (12)4.5正弦波产生模块设计........................................................ 错误！未定义书签。
4.6三角波产生模块设计 (15)4.7方波产生模块设计............................................................ 错误！未定义书签。
4.8锯齿波模块设计 (18)五、软硬件调试 (21)5.1正弦波 (22)5.2锯齿波 (22)5.3方波 (23)5.4三角 (23)六、调试结果说明及故障分析 (24)七、心得体会 (24)八、参考文献 (25)九、附录 (25)绪论直接数字频率合成技术(DirectDigitalFrequencySynthesi，即DDFS一般简称DDS)是从相位直接合成所需波形的一种新的频率合成技术。
近年来,直接数字频率合成器由于其具有频率分辨率高、频率变换速度快、相位可连续变化等特点,在数字通信系统中已被广泛采用。
基于FPGA的直接数字频率合成器的设计本科设计
基于FPGA的直接数字频率合成器的设计本科设计毕业设计论文基于FPGA的直接数字频率合成器的设计摘要在频率合成领域，常用的频率合成技术有直接模拟合成、模拟锁相环、小数分频锁相环等，直接数字频率合成（Direct Digital Frequency Synthesis ，DDFS，简称DDS）是近年来的新的频率合成技术。
本文介绍了直接数字频率合成器的基本组成及设计原理，给出了基于FPGA的具体设计方案及编程实现方法。
仿真结果表明，该设计简单合理，使用灵活方便，通用性好，可写入各种FPGA 芯片，最高可将频率提高100万倍。
具有良好的性价比。
关键词直接数字频率合成器(DDS) FPGADesign of direct digital frequency synthesizer based on FPGAAbstract In Frequency domain, the common Synthesis technology has Direct simulation, phase lock loop simulation, decimal Frequency and phase lock loop, Direct Digital Frequency Synthesis (as some DDFS, Digital, referred to as spurious bio-synthesis) in recent years is the new Frequency Synthesis technology. The structure and principles of Direct Digital Frequency Synthesizer is introduced. Also a detailed design and the method of program realization based on FPGA are introduced. The result of simulation shows that the design is simple and feasible, convenient and flexible, high universality, writeable various FPGA chip, the highest frequency can be 100 million times. Ratiofor quality to price.Keywords Direct Digital frequency Synthesizer(DDS) FPGA前言在频率合成领域，常用的频率合成技术有直接模拟合成、模拟锁相环、小数分频锁相环等，直接数字频率合成（DDS）是近年来的新的频率合成技术。
《基于FPGA的PLL+DDS的频率合成器》范文
《基于FPGA的PLL+DDS的频率合成器》篇一一、引言随着电子技术的发展，频率合成器作为现代通信、雷达、电子对抗等系统中的核心部件，其性能和稳定性要求越来越高。
FPGA（现场可编程门阵列）技术以其灵活、高速、低功耗等优势，在频率合成器的设计中得到了广泛应用。
本文将详细介绍基于FPGA的PLL（锁相环）+DDS（直接数字频率合成器）的频率合成器设计。
二、PLL+DDS原理概述PLL是一种能够跟踪输入信号频率并产生精确输出信号的电路。
DDS则是一种基于数字算法生成任意频率、相位和幅度的信号的技术。
将PLL和DDS相结合，可以实现高精度、高稳定性的频率合成。
在基于FPGA的PLL+DDS的频率合成器中，PLL用于提供稳定的参考频率，而DDS则用于生成所需的各种频率信号。
通过FPGA对PLL和DDS的控制，可以实现频率的快速切换和调整，满足不同应用场景的需求。
三、FPGA在频率合成器中的应用FPGA在频率合成器中的应用主要体现在以下几个方面：1. 控制逻辑设计：FPGA可以实现对PLL和DDS的控制逻辑设计，包括信号的输入、输出、频率切换等操作。
2. 高速数据处理：FPGA具有高速数据处理能力，可以实现对DDS生成的高速率数字信号的处理和传输。
3. 灵活性高：FPGA的现场可编程特性使得频率合成器的设计具有很高的灵活性，可以根据不同需求进行定制化设计。
四、基于FPGA的PLL+DDS的频率合成器设计基于FPGA的PLL+DDS的频率合成器设计主要包括以下几个部分：1. 参考频率源设计：采用高稳定度的晶体振荡器作为参考频率源，为PLL提供稳定的参考信号。
2. PLL模块设计：利用FPGA实现PLL模块的设计，通过调整环路参数实现精确的频率跟踪和相位锁定。
3. DDS模块设计：采用FPGA实现DDS模块的设计，生成所需的各种频率信号。
4. 信号处理与输出：通过FPGA对DDS生成的数字信号进行高速处理和传输，并输出到相应的设备或系统。
基于FPGA的直接数字频率合成器的优化设计
ｓｍｍｅｒＲＯＭ ｐｉ ｚｔ ｎｄｓｇ ，ａｄｉ ｈ ｅｅ ｐ ｎ ｆｏｔ ｒ Ｑｕｒ ｓ Ｉｉ ｌ ｉ ｙ ｔ ｙ ｏ ｔ ａｉ ｅｉｎ ｎ ｎｔｅｄｖｌ ｍｅｔ ｆ ｅ ａｔ Ｉ ｍｕａ ｏ ｍｉ ｏ ｏ ｏ ｓ ｗａ ｕ ｓ ｔ ｎ，ｖｒ ｅ ｈｅｃ ｔ ｃ ｃｓ ｆ ｅｉｎｏ ｔ ｚｔ ｎＮｏ ｏ ｌ ｍｐｏ ｅ ｔｅ ｐｒｔ ｎｓｅｄｏ ｅ ｆｄｔ ｏｔ ｔ ｓｏ ｄ ｓ ｐ ｍｉａｏ ． ｔ ｎｙｉ ｒｖ ｓｈ ｅａｏ ｅ ｆ ｉ ｉ ｅｕ ｇ ｉ ｉ ｏ ｉ ｐ
６ １ ３１， Ｃｈｉ １ ７ ｎａ； ２ Ｓ ｃ ａ ｎ ｖ ｒ ｉｙ ｏ ｃ ｅ ｃ ｎｄ Ｅｎｇ ｎｅ ｒｎｇ， ｃ Ｈｅ ｅ ｏｆａ ｏｍ ａ ｉ ｎｄ ｌ ｃ ｒ ｎｉ ． ｉ ｈｕ ｎ Ｕ ｉ ｅ ｓｔ ｆＳ ｉ ｎ ｅ ａ ｉ ｅｉ ｏ ｇ ｕｔ ｔｏｎ ａ ｅｅ ｔｏ ｃ
输 出序 列 的高Ｍ 位去 寻址相 位／ 幅值 查找表 ， 随 着 科 技 的 飞 速 发展 ，对 信 号 发 生 器 得到 一 系列 离 散 的幅 度编 码 （ 位 ）。该 幅 Ｙ 的 要 求越 来越 高 ，传 统 分 立 式 模 拟 电路 来 码经 数模转 换后 得到 模拟 的阶梯 电压 ，再 经 难 满 足 … 。直 接 数 字 频 率合 成 法 （ ｉ ｅ ｔ 低通 滤波器 平滑 后 ，就可 得到所 需 要 的波 形 Ｄ ｒ ｃ Ｄ ｇ ｔ ｌ ｒ ｑ ｅｃ ｙｔ ｅ ｉ简称 ＤＦ 或 信号 。 ｉ ｉａ Ｆ ｅｕ ｎｙ Ｓ ｎｈ ｓ ｓ ＤＳ ＤＳ Ｄ ）具 有频 率稳 定度 高 、分 辨率 高 、切 换 ＤＳ Ｄ 的输 出信 号频 率ｆｕ ＝ ｆ ｉ／ ｏ ｔＫ・ ｃ ｋ２， 时 间短 、相位变 化 连续 、易 于实现 各种 数字 频 率分 辨 率为 △ｆｕ ＝ ０ ｔ ｉ／ ｏ ｔ ｆ ｕ ｍ ｎ ２，实 际最 调制 、集 成度 高等特 点 ，能很 好 的满足 各种
基于FPGA的直接数字频率合成器设计
一
直接 数 字 频 率 合 成 （Ｄ ｉ ｒ ｅ ｃ ｔ Ｄ ｉ ｇ ｉ ｔ ａ ｌ Ｆ ｒ ｅ ｑ ｕ ｅ ｎ ｃ ｙ Ｓ ｙ ｎ ｔ ｈ ｅ ｓ ｉ ｚ ｅ ｒ） 是 从 相 位 的概 念 直 接 合 成 所 需 波 形 的 种技 术 ， 简称 Ｄ Ｄ Ｆ Ｓ ， 它不 仅 可 以产 生 不 同频 率 的 正 弦波 ， 而 且 可 以 控 制 波 形 的初 始 相 位 （ 王允 文，
１ ９ ９ ６） 。
收稿 日期 ： ２ ０ １ ３ ． １ ０ － ２ ８； 修回 日期： ２ ０ １ ３ — １ １ － ０ ５ 基金项 目： 贵州省质量技术监督局项 目（ Ｚ Ｋ ０ ０ ２ ） 。 作者简介 ： 胡鹏飞 （ １ ９ ８ ５ 一 ） 硕士。主要研究方 向 ： 嵌入式技术 。
频 率合 成器 也 叫信 号 源 或 振 荡 器 ， 是 指 产生 所 需 参数 的 电测 试 信 号 的 仪 器 。按 信 号 波形 可 分 为
需要功率或大或小 、 频率或高或低 的振荡器 。
２ 数 字频 率 合成 原 理
１ ． １ 直 接数 字频 率合成 基本 原理
正弦信号、 函数信号、 脉 冲信号和 随机信 号发生器 四大类 。信 号 发 生 器 在 电 路 实 验 和 实 验 和 设 备 检 测中具有广泛 的用途 ， 例如在通信 、 广播 、 电视系统 中， 都需要高频（ 射频） 发射 ， 把音频（ 低频 ） 、 视频信 号或者脉冲信号运载出去 ， 就需要能够产生高频的
贵 州 科 学３ ２ （ １ ） ： ４ ７ － ５ ０ ， ２ ０ １ ４
Ｇｕ ＆ ｈ ｏ ｕ Ｓ ｃ ｉ ｅ ｎ ｃ ｅ
基于FPGA的直接数字频率合成器的设计
天津师范大学本科毕业论文（设计）题目：基于FPGA的直接数字频率合成器的设计学院：计算机与信息工程学院学生姓名：金宝学号：04509150专业：信息工程年级：2004级完成日期：2008年5月指导教师：李骊基于FPGA的直接数字频率合成器的设计摘要：直接数字频率合成器(DDS)是一种以数字采样技术为基础，以相位累加器为主体的频率合成器。
DDS具有相位噪声低、频率分辨率高、频率转换时间短、工作频带宽线路简洁一系列的优点，是目前战术通信的主要技术基础之一。
本设计是利用FPGA芯片设计直接数字频率合成器，从而实现频率变化、相位变化和幅度变化。
首先对DDS的原理进行了详细讨论，然后通过各种方案的比较和论证，设计实现了基于FPGA的DDS。
设计中采用的是VHDL语言编程，并使用Quartus II软件仿真，通过硬件实现，设计简单，并经实践证明是可行的。
关键字：直接数字频率合成；现场可编程门阵列；硬件描述语言Design and Implementation of Direct Digital FrequencySynthesiZer Based on FPGAAbstract :DDS (Direct Digital Frequency Synthesizer) is a synthesizer which is based on the digital sampling technique and makes phasic accumulator as its principal part. DDS has a series of merits, including low phasic noise, high frequency resolution, short frequency circuitry. It is one of bases of critical technique on tactical communications.This paper designs DDS to implement the changes in frequency, phase and extent by FPGA chips. First of all, it discusses the principle of DDS in detail. Then its design implements DDS based on FPGA by comparing and demonstrating all kinds of schemes. This design is programmed in VHDL language and uses Quartus II as a emulator. The brief design is available after hardware implementation and practical certificate.Key words :Direct Digital Synthesis；FPGA；VHDL目录1 绪论............................................................... - 1 - 1.1 直接数字频率合成技术简介....................................... - 1 - 1.2. DDS的产生..................................................... - 1 - 1.3 直接数字频率合成技术概念....................................... -2 - 1.4 直接数字频率合成技术的工作特点................................. - 2 - 1.5 直接数字频率合成技术在军事通信中的应用......................... -3 - 1.6 课题背景....................................................... - 3 -1.7 课题内容....................................................... - 4 -2 总体方案设计....................................................... - 4 - 2.1 实现DDS的三种技术方案......................................... - 4 -2.1.1 采用高性能DDS单片电路的解决方案............................ - 5 -2.1.2 采用低频正弦波DDS单片电路的解决方案........................ - 6 -2.1.3 自行设计的基于FPGA芯片的解决方案........................... - 6 - 2.2 DDS工作原理.................................................... - 8 -2.2.1 直接频率合成器（DDS）的优缺点............................... - 9 -2.2.2 影响DDS合成技术应用的问题................................. - 11 -2.2.3 技术难点................................................... - 11 - 2.3 现场可编程技术................................................ - 11 -2.3.1 FPGA基本结构.............................................. - 13 -2.3.2 FPGA设计流程.............................................. - 13 -3 数字合成器(DDS)的实现............................................. - 15 - 3.1 VHDL语言简介.................................................. - 15 - 3.2 QuartusII软件简介............................................. - 17 - 3.3 直接数字合成器(DDS)方案的实现................................. - 19 -3.3.1 相位累加器................................................. - 19 -3.3.2 相位调制器................................................. - 21 -3.3.3 正弦查询表ROM ............................................. - 23 -3.3.4 数模转换器DAC ............................................. - 26 -3.3.5 合并——DDS顶层文件....................................... - 26 -4 直接频率合成器DDS的仿真与调试.................................... - 28 - 4.1 综合.......................................................... - 28 - 4.2 仿真.......................................................... - 28 - 4.3硬件实现....................................................... - 29 -4.3.1 配置引脚................................................... - 29 -4.3.2 下载....................................................... - 29 -4.3.3 硬件连接与实现............................................. - 30 -5 总结与展望........................................................ - 31 - 参考文献............................................................ - 32 - 致谢.............................................................. - 33 -1 绪论频率合成器是一种频率稳定度较高的离散间隔型频率信号发生器。
基于FPGA的直接数字
本科毕业论文(设计)题目：基于FPGA的直接数字频率合成器设计学院：自动化工程学院专业：电子信息科学与技术班级：2004级2班姓名：##########指导教师：###########2008年6 月2 日基于FPGA的直接数字频率合成器设计The Design of Direct Digital Frequency Synthesizer Based on FPGA摘要设计由可编程逻辑阵列FPGA（Field Programmable Gate Array）器件实现直接数字频率的合成器。
直接数字频率合成器（Direct Digital Synthesizer）是从相位概念出发直接合成所需波形的一种频率合成技术。
由于FPGA的自身特点，能够很容易在FPGA内部生成多个基本模块，从而开发出功能更强大的芯片。
本文在对现有DDS技术的学习基础上，在FPGA 器件上实现了基于DDS技术的信号源，并通过键盘控制其波形输出所需的控制字。
方案利用QuartusⅡ开发工具在ALTERA公司的ACEX1K系列器件上进行了实现。
关键词信号源可编程逻辑阵列直接数字频率合成器(DDS) 控制字AbstractThe Design is based on FPGA (Field Programmable Gate Array) device to achieve direct digital frequency Synthesis. Direct Digital Synthesizer from the concept of phase synthesis necessary waveform. As the FPGA its own characteristics, can be easily generated in a number of basic internal FPGA module, which developed the more powerful chips. On a large number of investigation of existing research literature，the papers involves the proposed structure of the direct digital frequency synthesizer FPGA design. The Programmer uses the Quartus II development tool for designing the Altera ACEX1K series devices.Keywords signal generator field programmable gate array(FPGA) DDS control words目录第1章绪论 (2)1.1频率合成技术简介 (2)1.2课题研究意义 (3)1.3设计任务 (4)1.4 设计原理及思路 (4)1.4.1 DDS工作过程 (5)1.4.2 原理框图 (5)第2章 DDS系统电路的原理及设计 (6)2.1 系统框图 (6)2.2 具体实现原理分析和说明 (6)2.2.1 核心模块----相位累加器 (6)2.2.2 基于FPGA的ROM查找表 (12)2.2.3 模数转换 (15)2.2.4 低通滤波输出电路 (16)2.3软件验证及仿真 (17)2.4其他功能的设计 (18)2.4.1 调频、调幅及调相 (18)2.4.2 其余波形的产生 (18)第3章器件选择及具体硬件电路 (19)3.1 芯片的选择与使用 (19)3.2 设计硬件连接电路图 (20)第4章实验及开发系统 (21)4.1实验开发系统的选择 (21)4.2演示程序及软件仿真 (23)4.3 实验过程与结果分析 (25)总结 (28)谢辞 (29)参考文献 (30)第1章绪论1.1频率合成技术简介频率合成(Frequeney Synthesis)是指以一个或数个参考频率为基准，在某一频段内，综合产生并输出多个工作频率点的过程。
基于FPGA的直接数字合成器论文
基于FPGA的直接数字合成器论文天津职业技术师范大学Tianjin University of Technology and Education毕业设计基于FPGA的直接数字合成器设计二〇一二年六月天津职业技术师范大学本科生毕业设计基于FPGA的直接数字合成器设计The design of direct digital frequency synthesizer based on FPGA专业班级：学生姓名：指导教师：学院：电子工程学院2012 年 6 月摘要直接数字合成(Direct Digital Synthesis)技术采用全数字的合成方法。
本设计结合了EDA技术和DDS技术，EDA技术是现代电子设计技术的核心，是以电子系统设计为应用方向的电子产品自动化设计技术。
DDS技术则是最为先进的频率合成技术，所产生的信号具有频率分辨率高、频率切换速度快、频率切换时相位连续，输出相位噪声低和可以产生任意波形等诸多优点。
本文在对现有DDS技术的大量文献调研的基础上，提出了符合FPGA结构的DDS设计方案，并利用Quartus II软件在Cyclone II系列器件上进行了实现，详细的介绍了本次设计的具体实现过程和方法，将现场可编程逻辑器件FPGA和DDS 技术相结合，体现了基于VHDL语言的灵活设计和修改方式是对传统频率合成实现方法的一次重要改进。
FPGA器件作为系统控制的核心，其灵活的现场可更改性，可再配置能力，对系统的各种改进非常方便，在不更改硬件电路的基础上还可以进一步提高系统的性能。
文章给出的仿真结果，经过验证本设计能够达到其预期性能指标。
关键词：直接数字合成器；现场可编程逻辑门阵列；硬件描述语言ABSTRACTThe DDS technique adopts full digital synthesis methods. The design combines EDA and DDS technology, EDA technology is the design of modern electronic technology at the core, electronic system design direction for the application of electronic design automation products technology. DDS technology is the most advanced frequency synthesizer technology. The generated signals have advantages of high frequency resolutions, fast frequency switching, continuous phase while frequency switching, low noise phase and being able to generate arbitrary waveforms.In this paper, after reviewing a lot of literatures published on DDS technology, DDS scheme based on FPGA structure are proposed, and then implemented in Cyclone II series FPGA using Quartus II tool.the paper introduced the concrete implementation process, this way associates DDS with field programmable gate array FPGA technology , the way based on VHDL is flexible in designing and modifying, which is a important innovation to the tradition synthesize way, FPGA device control core as system, its flexible scene can altering, can dispose ability again, very convenient to various kinds of improvement of the system, can also improve systematic performance further on the basis of altering hardware circuit. at the end of paper , the author displays simulation result, after verification, the design meets the demand of original definition.Key words: DDS; FPGA; VHDL目录1 引言 (1)1.1 课题背景 (1)1.2 课题研究的目的和意义 (1)1.3 国内外概况 (2)1.4 课题的主要研究工作 (3)1.4.1现场可编程门阵列(FPGA) (4)1.4.2硬件描述语言(VHDL) (4)1.4.3 EDA工具Quartus II (5)2 系统设计方案的研究 (7)2.1 系统实现的原理 (7)2.1.1 DDS的基本原理 (7)2.1.2 FPGA实现的直接数字频率合成器 (9)2.1.3移相原理 (10)2.2 系统实现方案分析与比较 (12)2.2.1频率合成器方案 (12)2.2.2移相方案 (14)2.2.3存储器方案 (15)2.2.4存储器寻址方案 (16)2.3FPGA器件的选择 (16)3 总体设计 (20)3.1相位累加器部分 (20)3.2 相位/幅度转换电路 (20)3.3 波形表的生成 (21)3.4D/A转换电路 (22)3.5 其它模块 (25)3.5.1锁相环(PLL) (25)3.5.2分频器 (26)3.5.3电源模块 (27)3.5.4键盘电路和显示电路 (27)4 系统的实现 (29)4.1 系统的计算 (29)4.2 系统的实现 (30)结论 (33)参考文献 (34)致谢 (36)附录1：DDS顶层模块图 (37)附录2：源程序清单 (38)1 引言1.1课题背景在一些电子设备的电路板故障检测仪中，往往需要频率、幅度都能由计算机自动调节的信号源。
基于FPGA的直接数字频率合成器的设计和实现
能够提 供 高达 ２０ ５ ＭＨｚ的 双 向 ＩＯ 功 能 ， 全 支 持 ／ 完
３ ＭＨｚ ６ ＭＨｚ的 Ｐ Ｉ 部 总线 标 准 。 ３ 和 ６ Ｃ 局 快速 连 续式 延 时 可 预测 具
的 快 速 通 道 互 连 （ ａ ｔＴ ａｋ ； 提 供 实 现 快 速 加 法 Ｆ ｓ ｒ ｃ ） 能 器 、 数 器 、 法器 和 比较 器 等 算术 功 能 的专 用 进位 链 计 乘 和 实 现 高速 多 扇入 逻辑 功 能 的专 用级 连链 。
西安交通大孥电子物理与器件 国家重点实验 室 （ 西安 ７０４） １０９
周俊峰 陈 涛
【 摘 要 】 介 绍 了 利 用 Ａｌ ｒ ｔ ａ的 Ｆ ＧＡ 器 件 （ Ｅ Ｐ Ｋ５ ） ｅ Ｐ ＡＣ Ｘ Ｅ １ ０ 实现 直 接 数 字 频 率 合 成 器 的 工作 原 理 、 计 思路 、 路 结 构 和 改进优 化 方 法 。 设 电
路 设计 者 提供 了多 种 选 择 。然 而 在 某 些 场 合 ， ＤＳ芯 Ｄ
片 在 控 制 方 式 、 频 速 率 等方 面 与 系 统 的 要 求 差 距 很 置 大 ， 时 如 果用 高 性 能 的 Ｆ ＧＡ 器 件来 设 计 符 合 自己 这 Ｐ 需要 的 ＤＤ Ｓ电路 就 是一 个 很 好 的解 决 方法 。 ＡＣ Ｘ １ 器 件 是 Ａｌ ｒ Ｅ Ｋ ｔ ａ公 司 着 眼 于 通 信 、 频 ｅ 音
路 、 Ａ 转换 器 和低 通 滤波 器 （ Ｐ 。 Ｄ／ Ｌ Ｆ）
处理 及 类 似场 合 的应用 而 推 出 的芯 片 系列 ， 的来 看 ， 总
它将 会 逐 步 取 代 Ｆ Ｅ ０ 系 列 ， 为 首选 的 中规 模 Ｌ Ｘ １Ｋ 成 器件 产 品 。ＡＣ Ｘ １ 器 件具 有 以下优 点 ： Ｅ Ｋ
基于FPGA的直接数字频率合成器设计
维普资讯
自 化 术与 用 ２０ 年 第８ 动 技 应 ０６ 第２ 卷 期 ５
ｉ－ 机 应 用 Ｊ算
Ｃｏ ｐ ｔ ｐ ｉ ｔ ｓ ｍ ｕ ｅｒ ａ ｐｌ ｃａ ｉ ｏｎ
以及对 Ｄ Ｓ的深入研究 ， ＤＦ ＤＦ Ｄ Ｓ的最高工作频率以及噪声性能
已接近锁相 频率合成器的水平。 随着这种频率合成技术 的发展 ， ＤＦ 现 已广泛应用于通信 Ｄ Ｓ 系统 、 跳频和扩频 系统 、 电子战和干扰系统 、 多普勒和线性调频、
图 １ ＤＳ Ｄ Ｆ 基 原理框图
Ｔｈ ｓｇ ｆ ｈ ｅ Ｄｅ ｉｎｏ ｅ ＤＤＦ ｎＦＰ ｔ Ｓ ｏ ＧＡ
Ｓ Ｊ ａ ｍｉ ， Ｕ ｉｎ－ ｎ ＦＵ ｉ － ｉ ， Ｕ ｉ － ｉ Ｊ ｎ ｘａ ＬＩ Ｊ ａ ｘ ｎ （ ｒ ｅｓＦ ｒｓ ｙＵｎｖ ￣ ｔ， ｒｉ ５ ０ ０ Ｃｈｎ ） Ｎｏｔ ａｔ ｏｅｔ ｈ ｒ ｉｅ ｉ Ｈａｂｎ１ ０ ４ ， ｉａ ｙ
语 占是 ＶＨ１Ｌ ）。
关键 词 ： 直接 数 宁 频 串 合 成（ ＤＦ ） Ｄ Ｓ ；现 场 可 编 程 门 阵 删（ Ｐ Ｆ ＧＡ） ＶＩＤ ； ｉＬ
中旧 分 类号 ：ＴＨ９ ５ １ ３ ．３ 文献 标 识 码 ：Ｂ 文章 编 号 ：０ ３ ２ １２ ０ ）８ ０ ９ ４ １０ ７４ （０ ６０ ０ ２ ０
ｕ ｅ ｓ ｄ ＶＨＤＬ． Ｋｅ ｗｏ ｄ ＤＤＦＳ ＦＰ Ａ； ｙ ｒ： ； Ｇ ＶＨＤＬ
１ 引言
直接数字频率合成 （ ＤＦ ）是继直接频率合成和间接频率 Ｄ Ｓ 合成之后， 随着数字集成 电路和微 电子技术 ， 尤其是现场可编程 门阵列 （ Ｐ Ｆ ＧＡ） 器件的发展而迅速 发展起来的第三代频率合成
基于FPGA的直接数字合成器的设计
基于FPGA的直接数字合成器的设计
华金;姜伟;李存兵
【期刊名称】《机电工程》
【年(卷),期】2007(024)012
【摘要】介绍了直接数字合成器(DDS)的基本组成及工作原理,采用QUARTUSⅡ软件提供的模块和VHDL语言自行设计的寄存器,实现了现场可编程门阵列(FPGA)的相位累加器和波形存储表的设计.通过频谱分析研究了DDS的输出频谱,分析讨论了引起输出杂散的原因及改善杂散的方法.研究结果表明,该设计具有较高的实际应用价值.
【总页数】3页(P38-40)
【作者】华金;姜伟;李存兵
【作者单位】浙江工业大学,机械制造及自动化省部共建教育部重点实验室,浙江,杭州,310014;浙江工业大学,机械制造及自动化省部共建教育部重点实验室,浙江,杭州,310014;浙江工业大学,机械制造及自动化省部共建教育部重点实验室,浙江,杭州,310014
【正文语种】中文
【中图分类】TN99
【相关文献】
1.基于FPGA直接数字频率合成器DDS的设计 [J], 王静
2.基于FPGA的直接数字频率合成器设计 [J], 王元华
3.基于单片机和FPGA的直接频率数字合成器设计 [J], 任玲芝;李岩岩;刘丽
4.基于FPGA的直接数字频率合成器设计 [J], 胡鹏飞;沈力;韩锋
5.基于FPGA的直接数字频率合成器的设计 [J], 平淞元;
因版权原因，仅展示原文概要，查看原文内容请购买。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
基于FPGA的直接数字合成器设计毕业论文目录1 引言 (1)1.1课题背景 (1)1.2课题研究的目的和意义 (1)1.3国外概况 (2)1.4课题的主要研究工作 (3)1.4.1现场可编程门阵列(FPGA) (4)1.4.2硬件描述语言(VHDL) (4)1.4.3 EDA工具Quartus II (5)2 系统设计方案的研究 (7)2.1系统实现的原理 (7)2.1.1 DDS的基本原理 (7)2.1.2 FPGA实现的直接数字频率合成器 (9)2.1.3移相原理 (10)2.2系统实现方案分析与比较 (12)2.2.1频率合成器方案 (12)WORD版本.2.2.2移相方案 (14)2.2.3存储器方案 (15)2.2.4存储器寻址方案 (16)2.3 FPGA器件的选择 (16)3 总体设计 (20)3.1相位累加器部分 (20)3.2相位/幅度转换电路 (20)3.3波形表的生成 (21)3.4 D/A转换电路 (22)3.5其它模块 (25)3.5.1锁相环(PLL) (25)3.5.2分频器 (26)3.5.3电源模块 (27)3.5.4键盘电路和显示电路 (27)4 系统的实现 (29)4.1系统的计算 (29)4.2系统的实现 (30)结论 (33)参考文献 (34)致谢 (36)附录1：DDS顶层模块图 (37)WORD版本.附录2：源程序清单 (38)WORD版本.1 引言课题背景在一些电子设备的电路板故障检测仪中，往往需要频率、幅度都能由计算机自动调节的信号源。
采用诸如MAX038信号发生器芯片外加电阻及切换开关等器件虽然也能调节频率和幅度，但这种调节是离散的，且电路复杂，使用不方便[1]。
而采用直接数字合成芯片DDS及外加D/A转换芯片构成的可控信号源，可产生正弦波、调频波、调幅波及方波等，并且其信号的频率和幅度可由微机来精确控制，调节非常方便。
另外随着21世纪的到来，人类正在跨入信息时代。
现代通信系统的发展方向是功能更强、体积更小、速度更快、功耗更低。
而大规模可编程器件CPLD/FPGA在集成度、功能和速度上的优势正好满足通信系统的这些要求。
所以今天无论是民用的移动、程控交换机、集群电台、广播发射机和调制解调器,还是军用的雷达设备、图形处理仪器、遥控遥测设备、加密通信机中,都已广泛地使用大规模可编程器件[2]。
由于数字技术在处理和传输信息方面的各种优点，数字技术和数字集成电路的使用已经成为构成现代电子系统的重要标志。
电子系统的集成化，不仅可使系统的体积小、重量轻且功耗低，更重要的是可使系统的可靠性大大提高。
因此自集成电路问世以来，集成规模便以10倍/6年的速度增长。
从20世纪90年代初以来，电子系统日趋数字化、复杂化和大规模集成化。
为满足个人电脑、无绳和高速数据传输设备的发展需求，电子厂商们越加迫切地追求电子产品的高功能、优品质、低成本、微功耗和微小封装尺寸[3]。
为达到此目标，必须采用少量的IC器件使面积尽可能小。
课题研究的目的和意义正弦信号发生器作为电子技术领域中最基本的电子仪器，广泛应用于航空航天测控、通信系统、电子对抗、电子测量、科研等各个领域中。
随着电子信息技术的发展，对其性能的要求也越来越高，如要求频率稳定性高、转换速度快，具有调幅、调频等功能，另外还经常需要两路正弦信号不仅具有相同的频率，同时要有确定的相位差[4]。
随着数字信号处理和集成电路技术的发展，直接数字合成(DDS)的应用也越来越广泛。
DDS具有相位和频率分辨率高、稳定度好、频率转换时间短、输出相位连续、可以实现多种数字与模拟调制的优点，而可编程门阵列(FPGA)具有集成度高、通用性好、设计灵活、编程方便、可以实现芯片的动态重构等特点，因此可以快速地完成复杂的数字系统。
由于模拟调相方法有生产性差、调试不方便、调制度控制不精确等缺点，因此采用数字方法实现各种模拟调制也越来越普遍[5]。
现在许多DDS芯片都直接提供了实现多种数字调制的功能，实现起来比较简单，而要实现模拟线性调制具有一定的难度。
因此本设计介绍了一种采用FPGA实现DDS功能，产生频率和相位可调的正弦波信号的方法。
波形发生器也可以通过巧妙的软件设计和简易的硬件电路，产生数字式的正弦波相位、频率和幅值可调的信号。
信号的频率、相位可通过键盘输入并显示。
与现有各类型波形发生器比较而言，产生的数字信号干扰小，输出稳定，可靠性高，特别是操作简单方便，成本低。
国外概况目前市场上已有的信号发生器有很多种，其电路形式有采用运放及分立元件构成；也有采用单片集成的函数发生器；以及以单片机和FPGA为核心，辅以必要的模拟电路构成的DDFS数字信号发生器。
在保证信号发生器的稳定性、频率围、幅值围等指标的同时，实现对输出信号的频率、相位和幅值的数字控制是现代信号发生器的发展方向。
1971年，美国学者J.Tierney等人撰写的文章“A Digital Frequency Synthesizer”首次提出了以全数字技术，从相位概念出发直接合成所需波形的一种新的频率合成原理。
限于当时的技术和器件水平，它的性能指标尚不能与已有的技术相比，故未受到重视。
近10年间，随着微电子技术的迅速发展，直接数字合成器(DDS)得到了飞速的发展，它以有别于其它频率合成方法的优越性能和特点成为现代频率合成技术中的骄骄者[6]。
DDS在相对带宽、频率转换时间、高分辨力、相位连续性、正交输出以及集成化等一系列性能指标方面远远超过了传统频率合成技术所能达到的水平，为系统提供了优于模拟信号源的性能。
其优点如下：(1)输出频率相对带宽较宽。
输出频率带宽为50%f clk(理论值)，但考虑到低通滤波器的特性和设计难度以及对输出信号杂散的抑制，实际的输出频率带宽仍能达到40%f clk。
(2)频率转换时间短。
DDS是一个开环系统，无任何反馈环节，这种结构使得DDS的频率转换时间极短。
事实上，在DDS的频率控制字改变之后，需经过一个时钟周期之后按照新的相位增量累加，才能实现频率的转换。
因此，频率转换的时间等于频率控制字的传输时间，也就是一个时钟周期的时间。
时钟频率越高，转换时间越短。
DDS 的频率转换时间可达纳秒数量级，比使用其它的频率合成方法都要短数个数量级。
(3)频率分辨率极高。
若时钟f clk的频率不变，DDS的频率分辨率就由相位累加器的位数N决定。
只要增加相位累加器的位数N即可获得任意小的频率分辨率。
目前，大多数DDS的分辨率在1HZ数量级，许多小于1MHZ，甚至更小。
(4)相位变化连续。
改变DDS输出频率，实际上改变的每一个时钟周期的相位增量，相位函数的曲线是连续的，只是在改变频率的瞬间其频率发生了突变，因而保持了信号相位的连续性。
(5)其他优点。
可产生宽带正交信号及其他多种调制信号、可编程和全数字化、功耗低、体积小、重量轻、可靠性高、控制灵活方便等方面，并具有极高的性价比。
当然DDS也有局限性，主要表现如下：(1)输出频带围有限。
由于受DDS部DAC和波形存储器(ROM)的工作速度限制，使得DDS输出的最高频率有限。
目前市场上采用CMOS、TTL、ECL工艺制作的DDS芯片，工作频率一般在几十MHZ至400MHZ左右。
(2)输出杂散大。
由于DDS采用全数字结构，不可避免地引入了杂散。
其来源主要有三个：相位累加器相位舍位误差造成的杂散；幅度量化误差由存储器有限字长引起造成的杂散和DAC非理想特性造成的杂散[7]。
DDS问世之初，构成DDS的元器件的速度限制和数字化引起的噪声这两个主要缺点阻碍了DDS的发展与实际应用。
随着近几年超高速数字电路的发展以及对DDS的深入研究，DDS的最高工作频率以及噪声性能已接近并达到锁相频率合成器相当的水平。
近年来随着频率合成技术的发展，DDS已广泛应用于通讯、导航、雷达、遥控遥测、电子测量以及现代化的仪器仪表工业等领域[8]。
课题的主要研究工作信号发生器一般是指能自动产生具有一定频率和幅度的正弦波、三角波（锯齿波）、方波（矩形波）、阶梯波等电压波形的电路或仪器[9]。
本设计主要研究由现场可编程逻辑器件FPGA实现DDS功能，产生频率可调的正弦波信号，及其各功能模块由硬件描述语言VHDL来实现和仿真的方法。
1.4.1现场可编程门阵列(FPGA)FPGA是英文Field Programmable Gate Array的缩写，即现场可编程门阵列，它是在PAL、GAL、EPLD等可编程器件的基础上进一步发展的产物。
用户现场可编程门阵列FPGA是一种高密度的可编程逻辑器件。
由于FPGA器件集成度高,方便易用，开发和上市周期短，在数字设计和电子生产中得到迅速普及和应用，并一度在高密度的可编程逻辑器件领域中独占鳌头。
FPGA和CPLD都是高密度现场可编程逻辑芯片，都能够将大量的逻辑功能集成于一个单片集成电路中，其集成度已发展到现在的几百万门。
现场可编程门阵列FPGA 是由掩膜可编程门阵列(MPGA)和可编程逻辑器件二者演变而未的，并将它们的特性结合在一起，因此FPGA既有门阵列的高逻辑密度和通用性，又有可编程逻辑器件的用户可编程特性。
FPGA通常由接线资源分隔的可编程逻辑单元（或宏单元）构成阵列，又由可编程I/O单元围绕阵列构成整个芯片，其部资源是分段互联的，因而延时不可预测，只有编程完毕后才能实际测量。
1.4.2硬件描述语言(VHDL)超高速集成电路硬件描述语言(Very High Speed Integrated Circuit Hardware Description Language，VHDL)于1983年有美国国防部(DOD)发起创建，由IEEE(The Institute of Electrical and Electronics Engineers)进一步发展并在1987年作为“IEEE 标准1076”发布。
从此，VHDL成为硬件描述语言的业界标准之一。
自IEEE公布了VHDL的标准版本之后，各EDA公司相继推出了自己的VHDL设计环境，或宣布自己的设计工具支持VHDL。
此后VHDL在电子设计领域得到了广泛应用，并逐步取代了原有的非标准硬件描述语言。
1993年，IEEE对VHDL进行了修订，从更高的抽象层次和系统描述能力上扩展VHDL的容，公布了新版本的VHDL，即IEEE标准的1076-1993版本，（简称93版）。
现在，VHDL和Verilog作为IEEE的工业标准硬件描述语言，又得到众多EDA 公司的支持，在电子工程领域，已成为事实上的通用硬件描述语言。
有专家认为，在新的世纪中，VHDL语言将承担起大部分的数字系统设计任务。
除了作为电子系统设计的主选硬件描述语言外，VHDL在EDA领域的仿真测试、程序模块的移植、ASIC设计源程序的交付、IP核(Intelligence Property core)的应用方面担任着不可或缺的角色，因此不可避免地将成为了必要的设计开发工具。