DDS输出频谱杂散的抑制
基于DDS技术的杂散分析及抑制方法
基于DDS技术的杂散分析及抑制方法频率合成技术起源于二十世纪30年代,当时所采用的频率合成方法是直接频率合成。
它是利用混频、倍频、分频的方法由参考源频率经过加、减、乘、除运算,直接组合出所需要的的频率。
它的优点是捷变速度快,相位噪声低,但由于结构复杂,价格昂贵,很快被淘汰。
在此之后出现了间接频率合成。
这种方法主要是将相位反馈理论和锁相环技术运用于频率合成领域,即所谓的PLL频率合成技术。
PLL频率合成技术克服了直接式频率合成的许多缺点,特别是它易于集成化,使得体积小、相位噪声低、杂散抑制输出频率高,但它的频率切换时间相对较长。
随着数字信号理论和超大规模集成电路的发展,在频率合成领域诞生了技术性的革命,那就是直接数字频率合成技术(direct digital synthesis,DDS)。
这是一种频率合成的新方法,频率转换时间短、频率分辨率高、输出相位连续、控制灵活方便,但其频率上限较低且杂散较大,极大的限制了DDS的推广和应用。
随着电子技术的发展,各类电子系统对信号源的要求越来越高,如何抑制DDS输出信号中杂散也就成了研究热点。
本文给出了几种抑制杂散的方法,对于运用DDS技术进行工程设计具有一定指导作用。
1 DDS的工作原理[1]DDS工作结构如图1所示:图1DDS系统的核心是相位累加器,它由N位加法器与N位相位寄存器构成,类似一个简单的计数器。
每来一个时钟脉冲,相位寄存器的输出就增加一个步长的相位增量值,加法器将频率控制数据与累加寄存器输出的累加相位数据相加,把相加结果送至累加寄存器的数据输端。
相位累加器进人线性相位累加,累加至满量时产生一次计数溢出,这个溢出频率即为DDS的输出频率。
正弦查询表是一个可编程只读存储器(PROM),存储的是以相位为地址的一个周期正弦信号的采样编码值,包含一个周期正弦波的数字幅度信息。
将相位寄存器的输出与相位控制字相加得到的数据作为一个地址对正弦查询表进行寻址,查询表把输人的地址相位信息映射成正弦波幅度信号,驱动DAC,输出模拟信号;低通滤波器平滑并滤除不需要的取样分量,以便输出频谱纯净的正弦波信号。
DDS信号频谱的杂散分析与抑制方法研究
DDS信号频谱的杂散分析与抑制方法研究摘要:DDS技术具有高分辨率、快速转换、相位连续可控等优点,但也存在因相位截断、幅度亮度与DA转换器的非线性因素等误差造成的杂散。
针对DDS信号频谱杂散的原因进行了分析,并对相关抑制方法加以介绍,对各类抑制方法的特点进行了综述。
关键词:DDS;信号预谱;杂散0引言DDS(DirectDigitalSynthesis,直接数字频率合成)技术与传统的频率合成技术最大的区别是通过相位的运算实现频率的合成。
它具有极高的频率分辨率、极快的转换速度及输出相位连续可控等明显优点,目前在仪器仪表、雷达、通信与电子仪器等各个领域广泛使用。
但DDS技术也有瓶颈所在,即输出杂散大和输出带宽窄,这两个技术劣势是阻碍DDS深入推广的关键因素。
造成DDS杂散的主要因素有以下3个:相位截断、幅度量化与DA转换器的误差。
除了这3个主要原因之外,本文对其它影响频谱的杂散来源进行分析,并从原理上深入探讨,同时结合目前广泛使用的各种抑制策略,针对杂散起因,分门别类地改善信号的频谱纯净度,达到杂散抑制效果。
1DDS基本工作原理DDS技术是基于数值计算信号波形的抽样值来实现频率合成的。
它的主要组成为相位累加器、ROM波形查询表、数模转换器。
其基本框图如图1所示。
图1DDS组成基本框图DDS中的累加器使用二进制计算,线性数字信号通过相位累加器实现逐级累加,每累加一次即做一次2N模的运算得到当前相位值。
并以当前相位值查询ROM波形表中对应存储的波形幅度值,送入DA转换器中转换为模拟信号,最后通过低通滤波做平滑处理。
不妨设正弦信号S(t)的表达式为:S(t)=Asin(2πft+0)(1)其中,A为振幅,f 为频率,0为初始相位。
信号的频率与初始相位无关。
通过改变频率控制字K的大小实现对频率的控制,输出的频率随K成正比连续变化。
一般最低的输出频率为:fmin=1122Nfc(2)由奈奎斯特抽样定理知,为了保证信号不发生重叠,最高频率的理论值是DDS芯片时钟频率(Fs)的50%,即:fmax≤1122fc(3)但是考虑到低通滤波器的特性和设计难度以及对输出信号杂散的抑制,实际的输出频率按照40%处理。
dds测试标准
DDS测试标准
一、概述
DDS(Direct Digital Synthesizer)是一种基于数字信号处理技术的频率合成器。
为了确保DDS的输出信号质量满足要求,需要对DDS进行一系列的测试。
本测试标准主要包含两个方面:输出信号质量测试和相位和频率调制测试。
二、输出信号质量测试
1.频率稳定度测试
在规定时间内,记录DDS的输出频率变化,以评估其频率稳定度。
一般来说,频率稳定度应优于±1×10-6。
2.相位噪声测试
在规定带宽内,测量DDS输出信号的相位噪声,以评估其性能。
一般来说,相位噪声应优于-80 dBc/Hz。
3.杂散抑制测试
在规定带宽内,测量DDS输出信号的杂散抑制能力,以评估其性能。
一般来说,杂散抑制能力应优于-70 dBc。
4.谐波失真测试
测量DDS输出信号的谐波失真,以评估其性能。
一般来说,谐波失真应优于-70 dBc。
三、相位和频率调制测试
1.频率调制测试
在规定的调制频率和调制指数下,测量DDS输出信号的频率调制性能,以评估其性能。
一般来说,频率调制性能应优于±0.1 dB。
2.相位调制测试
在规定的调制频率和调制指数下,测量DDS输出信号的相位调制性能,以评估其性能。
一般来说,相位调制性能应优于±0.1 dB。
以上是DDS测试标准的概述,具体测试方法需根据具体的设备参数和测试条件进行调整。
在进行测试时,应遵循相关的测试规程和安全规范,以保证测试结果的准确性和可靠性。
DDS信号的杂散及抑制分析
布到 2 个频点上, 从而平均杂散信号功率, 降低杂散 幅度, 大大地降低了主谱杂散的信噪比, 在不增加寻址 波形存储器位数的情况下, 使输出频谱特性得到较大 的改善 , 如 AD9852 采用了相位抖动注入技术。 3 . 2 幅度量化杂散抑制 幅度量化误差是影响 DDS 频谱质量的因素之一。 由于波形存储器的电压值是二进制数字量 , 从而形成 字长量化效应, 在输出信号的频谱上表现为背景杂散。 纯粹从量化观点看, 设正弦波的采样点值用 D 位二进 制表示 , 则其信噪比近似为 6 . 02 D+ 1 . 75 dB , 可见 随着量化位数 D 的增加, 幅度量化的信噪比提高 , 故 通常抑制幅度量化误差的方法是尽量提高波形存储器 的容量。一是直接增大绝对容量, 但受到硬件条件的 限制; 二是通过压缩存储数据来等效增大存储器的数 据寻址位。各国学者提出了多种压缩方法 , 常见的有: 利用正弦波的波形对称性进行压缩 ; 利用三角函数的 恒等变换, 将一个大的 ROM 分成几个小 ROM, 通过逻 辑控制电路实现对 sin 的近似
[ 5]
图 2 相 位抖动法实现框图
工作原理如下: 在每个时钟脉冲到来后, 抖动器给 相位累加器加入满足一定统计特性的扰动信号, 目的 是产生一些随机数加在相位累加器的后面 , 然后用和 的高 M 位作为地址去寻址 ROM, 则经过相位抖动后 的误差序列已由原来的有规律的误差序列转换成近似 高斯分布的随机 序列 P ( n ) , 此时 DDS 的输出 序列 为: S(n) 2 nk sin nk 2 - N P ( n) co s N 2 N 2 2 2 由于 P ( n ) 是一个随机序列, 原来有规律的杂散
[ 1] 马令坤 , 张震 强 , 党 宏社 . DD S 频 率合 成器 杂散 的分 析与 仿真 [ J] . 微电子学与计算机 , 2007 , 24( 7) : 132 134. [ 2] 吕庆 , 张平 , 段志 强 . 对于 DD S 杂 散信号 抑制 的分析 和仿 真 [ J] . 雷达科学与技术 , 2003 , 1( 3): 188 192. [ 3] 张丽芝 , 王森章 . DD S 波形发生器 幅度量化 误差的 分析及
一种抑制DDS相位截断误差引起的杂散方法[1]
17ΞΞΞΞΞ电路与系统学报J OURNAL OF CIRCUIT S AND S Y S TEMS第2卷第4期1997年11月V ol.2N o.4N ovember 1997收文日期:1997年4月25日(A p ril 25,1997)。
F en g Jie ,Chen Shiw ei (Institute of C omm and and T echnolot y ,Bei j in g ,101407)一种抑制DDS 相位截断误差引起的杂散方法ΞA Method of Re p re ssin g S p ur Caused b y Pha se Truncation Error冯杰陈世伟(国防科工委指挥技术学院,北京,101407)【摘要】本文通过分析直接数字频率合成器的工作过程,利用相位截断误差与频率控制截断字的关系,提出了一种抑制杂散的途径。
关键词:直接数字频率合成,相位截误差,误差分析,杂散。
Abstract :T he p rocessin g of Direct Di g ital Fre q uenc y S y nthesizer (DDS )is anal y zed the relation betw een p hase truncation error and fre q uenc y control truncation w ord is derived.A m eth od of re p ressin g s p ur caused b y p hase truncation error is p ressented.K e y words :Direct Di g ital Fre q uenc y S y nthesizer ,Phase truncation error ,Phase error anal y sis.1引言DDS 概念出自1971[1],它的出现导致了频率合成器的第二次革命,DDS 具有超宽的相对宽带,超高的捷变速率,超细的分辨率以及相位的连续性,可以输出宽带的正交信号,可编程全数字化便于单片集成,以及极易实现各种调制等优越性能,由于它良好地解决了频率捷变系统的要求,DDS 应用越来越广泛。
DDS中的杂散分析与抑制技术
戴尚义李东新赵建(河海大学电气工程学院南京210098)摘要本文简要说明了DDS的基本原理,给出了DDS杂散来源模型,分析总结了DDS中的杂散和杂散抑制的有效方法,介绍了当前研究很少的由于D/A转换器的非理想特性引起的误差及其改善的实现结构。
关键词DDS杂散分析杂散抑制D/A转换器DDS中的杂散分析与抑制技术直接数字频率合成(DDS)[1]是一种新的频率合成技术,具有频率分辨率高,频率切换速度快,并且在改变时能够保持相位连续,容易实现频率、相位和幅度的调制等特性。
因此,在现代电子系统设备及频率源设计中,尤其在通信、雷达、电子对抗及仪器仪表等领域中被广泛应用。
但DDS的输出杂散较大、频谱纯度较差在一定程度上制约了它的发展与应用。
因此,如何抑制DDS输出杂散成了当前研究的热点。
本文介绍了DDS原理和杂散来源,总结了当前一些有效的抑制DDS杂散的方法,以便能够帮助大家更好的了解、进一步研究和应用DDS技术。
1DDS基本原理DDS实质上是把一个周期的模拟波形信号通过采样、量化、编码,形成一个正弦函数表存储在ROM 中,通过顺序的提供周而复始的地址,从ROM中读出该量化后的数字波形信号,再通过D/A还原,这种ROM+D/A模式的波形合成技术就是DDS技术的雏形。
现在的DDS系统主要是有相位累加器、波形ROM、D/A转换器及低通滤波器四个部分构成。
其基本构成原理图如图1所示。
相位累加器是由一个N位加法器和一个N位寄存器构成,通过把上一时钟的累加结果反馈到加法器的输入端而实现累加功能,从而使输出结果每一时钟周期递增Fr。
其中,F r称为频率控制字,它唯一的确定了输出信号的频率。
当Fr=1时,DDS输出最低频率fc/2N,即DDS的频率分辨率。
根据奈奎斯特准则,DDS输出的最高频率为fc/2,即F r=2N-1,但实际中受LPF影响,一般输出频率不超过0.4fc。
2DDS杂散来源模型实际DDS中,由于相位累加器的位数N很大,一般不等于波形ROM地址线的位数,且波形ROMCHINA NEWTELECOMMUNICATIONS存储数据量化位数有限,因此在这个过程中会引入相位截断误差ξp (n)和幅度量化误差ξM (n ),同时DAC 的非线性也会产生转换误差ξD A (n )。
关于基于DDS技术的杂散抑制和正弦信号源的实现
关于基于DDS技术的杂散抑制和正弦信号源的实现0 引言在设备检测和电子测量技术中,常常需要一个高精度、频率可变的信号源,信号源的稳定往往关系到这些系统工作的性能。
如在磨粒检测传感器中,需要对激励线圈施加以高频正弦信号,据理论分析和仿真验证,在一定的频率下,检测灵敏度随激励频率的增大而增大[1]。
相比较其他信号合成技术,直接数字频率合成(Direct Digital frequency Synthesis,DDS)具有频率转换时间短,频率分辨率高,可编程和全数字化[2]。
文献[3]基于simulink软件搭建了DDS仿真模型,对DDS理想数学模型和有相位截断误差模型进行了分析,但文中并没有提出方法减少杂散分量。
文献[4]通过A VR单片机和芯片AD9835设计出了一种高精度高频率的正弦波交流电源,但其变频范围太窄,仅为100 kHz~300 kHz,不能够满足对兆赫兹频率源的需求。
为弥补上述不足,论文首先通过simulink软件搭建DDS仿真系统模型,通过压缩ROM查询表的数据量用以增加其位数,减少DDS杂散信号的输出。
然后利用DDS芯片AD9851和微处理AT89S52设计出一种正弦信号源,实现了1 Hz~50 MHz的正弦波输出。
1 DDS工作原理DDS是一种将数字处理方法引入频率合成的新技术,把一系列数字量信号通过数/模转换成模拟量信号。
基本原理框图如图1(a)所示,主要由相位累加器、ROM 查询表、D/A转换器和低通滤波器构成。
在参考时钟Fclk的作用下,N位累加器每接收到一次时钟脉冲对频率控制字M进行一次累加,把累加后的结果送至ROM查询表中,查询表事先存入了2N个相位-幅度转换数据。
不同的频率控制字M会引起累加器相位增量的不同,这样通过查询表就得到不同频率的数字正弦序列,经过D/A转换器后,输出阶梯型正弦信号,最后经过滤波器模块滤除高频分量并进行平滑后,得到模拟的正弦波信号[5]。
其中各个模块的输出波形如图1(b)所示。
DDS的输出杂散及抑制技术
p s r upu , ha e wo d o t t DD S oup ro sa M y e App o raer n o e e c sa d d t hetu c t d tuter ri n z d. r p it a d m s qu n ei d e o t r n ae
杂散 变成均 匀分布 的宽带噪 声 ,在一定程度上 改善 了DDS的输 出频谱 。
关 键 词 :直 接 数 字合 成 ;相 位 截 断 ;抖 动 注 入 中 图 分 类 号 :T 4 2 N 0 文 献 标 识 码 :A 文 章 编 号 :1 8 —0 0 ( 0 7 70 2 —3 6 11 7 2 0 )0 —0 10
(1 If r t nE gn e igI si t,o te n Y n teUnv ri , x 1 0 6 Chn ; . no mai n ie rn t ueS uh r a gz ie st Wu i 4 3 , ia o n t y 2
2 T e5 s a c n t u e C i a E e t n c e h o o y Gr u o p , x 1 0 5 C i a) . h 8 Re e r hI si t , h n lC r isT c n l g o p C r . Wu i 4 3 , h n t o 2
传统频率合成 电路具有频 率转换 时间短 、 率分辨率 频
DDS杂散抑制分析及其LPF的设计
大 众 科 技
DA ZHONG J KE
No 5, 01 . 2 0
( u l ieyN .2 ) C mua v l o1 9 t
D S杂 散 抑 制 分 析 及 其 L F的设 计 D P
费洪磊
【 摘
唐 普英
( 电子科技 大学 ,四川 成都 6 0 5 ) 10 4
要 】杂散是制 约 DDS技术进一步应用和发展的重要 因素 , 文章分析 了直接数 字频 率合 成工作原理及 当前设计 方法 中
引起 的杂散 ,给 出 了杂散 的抑制 方法及其低通 滤波器的设计。 【 关键词 】直接数 字频 率合 成 ( DDS) ;杂散 源;杂散抑制 ;低通 滤波器 【 图分 类号 】T 1 .4 中 N7 3+ 【 献标 识码 】A 文 【 章 编 号 】10 — 1 12 1)5 0 3 — 2 文 0 8 15 (0 00 — 0 3 0
减 小 误 差 。当只 存 在 幅 度 量 化 误 差 下 ,D S 输 出 的 信 噪 比 为 : D
图 1 D S原 理 框 图 D
R
62 . D+1 6B。 0 .d 7
【 收稿 日期 】2 1— 3 1 00 0— 0
【 作者简介 】费洪磊 ( 9 3 ) 1 8 - ,男,山东 日照人 ,电子科技 大学硕士研 究生,研究方向为 电路与 系统 ;唐普英 ( 95 ) 16 一 ,
一
率一般约为:f 0 f 一 4 c % ( )D S的杂 散抑 制分 析 三 D
由图 1可知杂散源主要是 由相位截 断、幅度量化和 D C A 的非理想特性等 引起 的 ,因此我们必 须针对这些杂 散源 采取 相 应 的 杂 散 抑 制 方法 。
DDS的频谱分析
S ( w) S a (
l
lf c f o lf f o ) exp( j c ) ( 2f o2lf c ) fc fc lf c f o lf f o ) e x p( j c ) ( 2f o 2lf c ) fc fc
Sa (
l
式中 f o
Kf c sin( x) , S a ( x) ,上式表明:理想 DDS 只在 f lf c f o 处存在离 N x 2
散谱线,当 l 0 时,得到的就是主谱频率 f o 。此外,理想 DAC 所完成的阶梯重 构只改变了输出频谱的幅度和相位而未增加新的频率点, 这样 S(n)的频谱结构就 代表了 DDS 输出频谱分布。 实际 DDS 将产生杂散信号,DDS 的杂散源有 4 种:参考时钟源,相位截断。 幅度量化和 DAC 非线性。 1.参考时钟性能会直接影响到 DDS 的输出性能,并且参考时钟频率越高,杂 散的抑制相对就越大; 2.相位截断是相位累加器在每个参考时钟周期内没有把所有的相位信息送给 波形存储器而引起的。舍去的位数越少,相位误差的最大杂波幅度越小; 3.幅度量化是波形存储器的存储能力有限引起的,也可以认为是 DAC 有限 字长引起的。幅度量化在频谱中没有引入新的杂散成分,而是表现为均匀的噪声 基底,DAC 的位数增加一位,信噪比就有 6dB 的改善。 4.DAC 非线性误差和非理想开关特性是造成最大杂散的原意, 二者都会产生 谐波失真。 为了改善 DDS 的频谱质量,除了采用高位定都的有源晶振作为参考时钟输 入和选用性能比较好的 DAC 外,还可以通过压缩存储数据来等效的增大存储器 的数据寻址位,也就意味着增大波形存储器的容量,改善了相位舍位和幅度量化 引起的杂散。
DDS的杂散分析及降低杂散的方法
号中的相位截断杂散 ,然后探讨了 DDS 级 联设计 的方法 ,用于降 低系统 设计中 DDS 输出信 号的杂 散 ,最后 进行 了计算 机仿
ห้องสมุดไป่ตู้
真 ,证实了本文方法的可行性.
关键词 :直接数字频率合成 ;降低 杂散 ;相位截断 ;级 联
中图分类号 : TN74
文献标识码 :A 文章编号 :100529490( 2007) 0220572203
pωc - nωx - ω0 ) exp
-
j pωc
+ nωx ωc
+ ω0
- π2B- N ∞
∞
Sa
n p= - ∞ n= 1
pωc
-
nωx ωc
+ ω0π
×δ(ω-
pωc + nωx - ω0 ) ×
exp
-
j
pωc
- nωx ωc
+ ω0
(3)
式中 :ωx =
Kmo d 2B
2Bωc ,进而得出相位截断产生
图 2 系统时钟为 100 M Hz 的输出频谱图
优良的 DDS 器件不断出现 , 但目前 DDS 低杂散设 计的性能仍不能满足它在某些领域应用中的要求 , 因此对如何在系统设计中减小 DDS 杂散的研究具 有重要的理论意义和实用价值.
1 DDS 的工作原理
DDS 的基本思想是在 ROM 中存入正弦波的若 干个均匀间隔样值 ,在时钟频率的控制下把这些样 值输出到数/ 模转换器 ,将其变成模拟信号. DDS 的 原理框图如图 1 所示 .
[ SNR ] = 6. 02 D + 1. 76 dB . 2. 3 DAC 引入的杂散
DAC 杂散主要是由 DAC 的非理想开关特性和 直流非线性引起的. 通常 认为除了 DAC 有限分 辨 位数之外 ,DA C 转换过程中的瞬间毛刺 、差分非线 性、积分非线性 、数字噪声馈通以及时钟的泄漏等因 素都会导致频谱的劣化[ 8 ] ,它们会将这些杂散频率 的能量分配到基波的较低次谐波中 ,产生出 mf c ±
扰动发生器对DDS相位截断杂散的抑制
( 第5 总 2期 )
桂林 航天 工业 高等 专科学 校学 报
J U N LO U LN C L E EO E O P C E HN L G 信 息 与 电子 工 程 O R A FG II O L G FA R S A ET C O O Y
和 系 统 结构 的改 进 等 。但 目前 D DS低 杂 散 设 计 的 性 能 仍
由 于 DD S存 在 着 固 有 的 误 差 , 要 的 误 差 来 源 有 三 主
不 能 满 足 它在 某 些 领 域 应 用 中 的要 求 . 此 对 如 何 在 系 统 个 : 位 截 断 误 差 e( ) 幅度 量 化 误 差 e( ) D C非 线 因 相 n, n 和 / 设 计 中 减小 D S杂散 的 研 究 仍 具 有 重 要 的 理 论 意 义 和 实 性 误 差 £ n 。其 中幅 度 量 化 噪 声 又 称 背 景 噪声 , 的 幅 D 。() 它
() 1
直 接 数 字频 率合 成 ( D ) 术 是 由 J Teny在 1 7 F / D S技 .i e r 9 1 s2 年 首 次 提 出 的[ 。D S数 字 化 实 现 的 固有 特 点 , 定 了 其 】 ] D 决
其 中 K为频率控制字位 数, 为相位 累加器位 数 ,S N F
1 DD S基本 工 作 原 理
散 信 号 到连 续 信 号 的 转 变 , 后 经 低 通 滤 波 器 滤 波 即可 得 最 到 模 拟信 号 输 出 。D S的 具 体 工 作 过 程 如 图 1 示 : D 所
为了减少 D S相位截断误差引起的杂散, D 文章介绍了一种通过加入满足一定统计特性的扰动信号来打破误
关于DDS杂散抑制的研究
ELECTRONICS WORLD ·技术 交 流
关 于 DDS杂 散 抑 制 的 研 究
苏 州大学 电子信 息学院 张晓峰 赵鹤 鸣 邵 雷
【摘要 】直接数 字频 率合成器 (DDS—Digital Direct Synthesis)是一种数 字频 率合成 方法,有频 率分辨 率高、相位连读 等优 点,但 存 在 杂散信号 的影响 。本文针对DDS杂散 信号的抑 制 ,提 出了噪 声中和 法并进行 了论述 。 【关键词 】DDS;杂散信号 ;噪声 中和
·142 · 电 子 心 界
ELECTRONICS WORLD·技 术 交 流
比较 图中的三部分,就可 以的发现:叠加随机信号后,杂散 信号的功率谱密度是有下降的;叠加 高斯 白噪声后,也是可 以抑
并不是很显著 。这里,提出一种新的思路,称 为噪声 中和法 。其 基本原理是将相位累加器的输 出信号分为两路 。其 中一路叠加上 噪声;另一路减去噪声。接着 ,再根据叠加或减去噪声的信号的 相 位序列 ,去相位.幅度查找表 中寻址 这样的一种方式 ,虽然 两路信号都有截断,也都会造成杂散信号的产生 。但是 ,由于出 现两路信号进行寻址,会使得输 出信号出现一定程度的补偿 。并 且 ,可 以进 行 大胆 推 测 的是 ,当 把 叠 加 噪 声 的路 数 增 多 ,以及 把 减去噪声的路数做相应 的增加 。那么随之 寻址信号的增多,信号 补 偿 能力 也会 增 强 ,抑 制 杂散 信 号 的能 力越 好 。仿 真 图见 图4。
基于DDS技术的杂散抑制和正弦信号源的实现
Ab s t r a c t :A c c o r d i n g t o t h e o p e r a t i n g p r i n c i p i e o f d i r e c t d i g i t a l f r e q u e n c y s y n t h e s i s( D D S ) , t h i s p a p e r b u i l d s s y s t e m s i mu l a t i o n mo d e l s
1 : 4 2 . 6 7 ,有 效 减 少 了 查 询 表 的 规 模 , 降 低 了 对 D D S资 源 的 占 用 。 另 一 方 面提 出 了 一 种 基 于 D D S芯 片 A D 9 8 5 1和
A T 8 9 S 5 2单 片 机 的 正 弦 信 号 源 设 计 方 案 , 给 出 了 该 方 案 的 相 关 硬 件 接 口和 软 件 程 序 , 经过 对 实际 P C B板 的 测 试 , 实 现了 1 H z - 5 0 MHz的 正 弦 信 号 输 出 , 该 正 弦信 号 源 可 应 用在 不 同 的 高 频 领 域 。
中 文 引 用 格 式 :亢 凯 , 阎渊 海 , 胡泽 民, 等 .基 于 D D S技 术 的 杂 散 抑 制 和 正 弦 信 号 源 的 实 现 [ J 】 . 电子技 术 应 用 , 2 0 1 7, 4 3 ( 1 2 ) : 9 —1 2 .
DDS输出频谱杂散的抑制
中图分类号:T N74 文献标识码:A 文章编号:C N51-1418(2003)06-0025-04收稿日期:2003-01-27作者简介:王晓音(1977-),硕士研究生,从事数字信号处理和软件无线电方面的研究。
DDS 输出频谱杂散的抑制王晓音,聂裕平,庞伟正(哈尔滨工程大学电子工程系,哈尔滨 150001)摘要:本文简要说明了直接数字频率合成器原理,分析了DDS 输出频谱杂散的误差来源,介绍了抖动注入法、正弦查找表的幅度压缩方法和DAC 平衡法等DDS 频谱杂散抑制方法,详细阐述有关原理和具体实现方法。
关键词:DDS ;抖动注入;幅度压缩;杂散抑制Spur R eduction T echniques on DDSW ANG X iao -yin ,NIE Y u -ping ,PANG Wei -zheng(Dept.of E lectronic Engineering ,Harbin Engineering University ,Harbin 150001,China )Abstract :This paper introduces the architecture of DDS and the error sources ,details spur reduction techniques such as dither injection ,ROM com pression and DAC balanced architecture.K eyw ords :DDS ;dither ;ROM com pression ;S pur0 引言目前主要的频率合成方式有直接频率合成(DS )、锁相频率合成(P LL )、混合式频率合成和直接数字式频率合成(DDS )。
这几种频率合成技术相比较,直接数字频率合成的优点主要有:具有高精度的频率和相位分辨率,它的频率精度可达到微赫兹级,相位精度可达纳赫兹级;频率变化几乎没有时间限制,切换速度仅受限于器件工作时钟,可达纳秒级;另外DDS 还具有相对较宽的输出频率范围,器件体积小,功耗低等特点。
DDS谱质分析及其杂散抑制研究综述
图 3 DD S 杂散 ( 误差) 来源模型
3. 2 相位截断引入的杂散
只取相位累加器输出 L 位中的高W 位进行 ROM 寻址, 即舍去低的 B = L - W 位。 理论分析和实际应 用都表明, 这种相位截断是 DD S 杂散的主要来源。 根据式 ( 3) 、 图 3 很容易得到相位截断误差: Ε p (n ) = F r
F r 为频率控制字, 则输出信号的频率:
图 1 DD S 工作原理框图
f
0
=
2Π
Ξ
=
∃Η 1 = Fr ∃ t 2Π
f
c
2L
( 1)
Ξ 本文 1999 年 9 月 7 日收到, 2000 年 6 月 5 日收到修改稿。
© 1994-2009 China Academic Journal Electronic Publishing House. All rights reserved.
〔 4〕 在对 Ε p ( t ) 进行修正后完成了傅氏分析。 结合前述理想 DD S 分析可得到如下结论: 在 ( 0, f c 2 ) 内, s ( n ) 的 频谱由 # = 2L - 1 ( 2L , F r ) 根离散谱线组成, 其中幅度不为 0 的谱线最多只有 ( 2∧+ 1) 根。在 ( 0, f c 2) 内, s ( n ) 的杂散频率为:
A R ev iew o f Sp ect rum Q ua lity A na ly sis and Sp u r R educt io n in DD S
L I Yan - zhong CA IY ing - j ie S I Q iang X IANG J ing - cheng (Co llege of E lectron ic Eng ineering, U n i . of E lect ron ic Science and T echno logy of Ch ina Chengdu 610054)
DDS杂散分析总结
DDS杂散分析总结DDS 杂散分析总结基于波形存储的DDS(直接数字频率合成器)技术具有频率转换时问短、频率分辨率高、输出相位连续、稳定度高、可编程、全数字化、易集成等突出优点,因而得到广泛的应用。
但是,由于DDS 数字化实现的固有特点,决定了其输出信号频谱杂散较大。
如何抑制DDS 输出频谱中的杂散就成为了研究的热点。
DDS 原理介绍(略)从以下几个方面说明DDS 的误差杂散来源。
一关于输出频率稳定性DDS 一般采用石英晶体振荡器作为它的参考激励源,假设晶体振荡器的频率误差为△f,则DDS 输出信号的频率为输出信号的相对误差为所以,DDS 输出频率的稳定性和参考时钟的频率稳定性是一致的。
也就是说只要保证了参考时钟的稳定性,就可以保证输出频率的稳定。
石英晶体具有极高的频率稳定度,采用温度补偿或恒温的方法,频率稳定度可以达到10-7~ 10-10的数量级。
因此DDS 采用石英晶振作为参考频率源,就能具有极高的频率稳定度。
二相位截断误差在应用中,通常要求DDS 有较高的频率分辨率,必须使DDS 的相位累加器有较大的位数,如常用的N=32,48。
但是,考虑到ROM 容量与成本低的限制,使得相位累加器的位数大于ROM 的寻址位数P ,在寻址的时候,就只能采用相位累加器的高P 位去寻址ROM 中的数据,此时就会有N-P 位的被舍去,这就造成了相位截断误差。
当然,若相位累加器的位数和ROM 的寻址位数相同时,应该是不存在相位截断误差的,但是这样,一般ROM 的位数并不高,所以会造成最终的频率分辨率较低(这里我所考虑的是频率控制字,也就是相位增量只取一位时的结果。
在我看来,当累积量取大于一位时候,无论累加器的位数与ROM 的寻址位数相同与否,同会存在累加器与ROM 的舍位,例如,当累加量取2时,它是两位两位的加,所以必然在累加器与ROM 中有一些位是取不到的,那这应不应该也算是相位截断呢?应该不算)。
关于消除相位截断误差的一个直观的想法就是在保证累加器位数较高的同时,增加ROM 的位数,如果是直接通过增加ROM 的容量,必然不太可行,所以,目前的较为流行的方法是通过压缩ROM 的方法来间接增大ROM 的容量。
DDS波形发生器幅度量化误差的分析及其抑制[1]
1 引 言
直接数字频率合成 (DDS技术 )是近年来发展 迅速的一种新的频率合成技术 。同传统的频率合成 技术相比 ,全数字化的结构赋予了 DDS很多优点 : 频率切换时间短 ,频率分辨率高 ,相位变化连续 ,易 实现对输出信号的多种调制等 ,使得 DDS具有广阔 的应用前景 。但是由于 DDS数字化实现的固有特 点 ,决定了其输出频谱杂散较大 。本文对 DDS相位 累加杂散做了深入研究 ,提出了一种新的方案 ,通过 对相累加脉宽调制来实现杂散抑制 ,使 DDS的性能 得到提高 ,杂散抑制比达到了 - 75dB。
图 8 基于 SoC运动估计模块仿真波形
6 结 束 语
运动估计控制器实现了对 ME 中子模快的控 制 。系统仿真的结果表明 ,对于一帧图像中 1350个 宏块运动估计的结果与已知的结果相同 ,说明控制 器在功能上是正确的 。此外 ,控制器总线接口部分 的数据传输速率完全可以满足 ME的要求 ,使整个 运动估计过程在很高的效率下进行 ,而未引入额外 的延迟 。本控制器为 M E充分发挥运算能力提供了 支持 ,从而使得嵌入了 M E模块的 SoC平台对视频 图像处理变得容易 。
相累加器的相位输出 。这样我们就得到输出信号的
两个连续相值 。将系统时钟作为读取时钟 ,在两个
相值间进行相的切换 ,这样经过低通滤波就可以得
到两个相位中间的值 ,在本设计中 ,我们用一个二进
图 2 电路实现框图
图 3 仿真波形
我们运用这一方 法设 计了 一个 简单 的 DDS。 以下对本设计做简单介绍 。DDS由一个 8位的相累 加器 ,一个 6位的信号查找表 ,一个 6位的数模转化 器组成 。时钟频率为 25KHz,低通滤波器的固定截 断频率为 10kHz. 使用了本方案的 DDS电路的谐波 及非谐波抑制达到 70dB。电路仿真输出波形如图 3: a为时钟信号 ; b, c, d分别是标准 DDS电路中的
- 1、下载文档前请自行甄别文档内容的完整性,平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益,请联系客服反馈,我们会尽快为您处理(人工客服工作时间:9:00-18:30)。
号, 经 ’() 平滑滤波去掉多余的成分得到所需信 号。
图*
$$+ 结构框图
存在着固有的误差, $$+ 中由于其工作原理, 主要的误差来源有三个, 如图 * 所示。 ( 是相位截断误差。为了使 $$+ 具有很 ! ! ") 高的频率精度, 一般相位累加器位数都取 ’ , -. 或 /0, 但是这样一来, 如这 ’ 位都用于寻址, 则所 需的 !"# 将极大, 实际应用中是不可能的, 通常 将 ’ 位相位的高 1 位用于寻址, 其余舍弃不用, 这样就引入了截断误差, 这也是 $$+ 的主要误差 来源。 $$+ 中相位到幅度的转换是通过查找由波形 存储表实现的, 而波形存储表的字长是有限的, 这 ( , 这是 $$+ 误差的 就存在着幅度量化误差! # ") 第二个来源。幅度量化噪声又称作背景噪声, 它 的幅度通常远小于相位截断误差和 $%& 非线性 引入的误差。 从数字转换到模拟须由 $%& 实现, 在此过程 非线性特性、 瞬间毛 中由于 $%& 的有限分辨率、 刺、 数字噪声馈通和转换速率等非理想转换特性 产生了杂散分量, 使 $$+ 输出信号失真, 引入误 ( ") 。$%& 对 $$+ 谱值的恶化起了很大的 差! $% 作用, 是主要的杂散来源之一。
图2
’()*+,- 抖动注入结构
!"!
!"# 幅度表压缩
如果 334 是通过查表将相位转换为幅度值, 这所需 将相位全部用作地址对 !"# 表进行查表, 的 !"# 表是极其庞大的, 实际应用中是不可能。 为了降低 !"# 表的规模, 对相位进行了截断。但 这还是不够的, 如果能够将幅度表进行压缩就相 当于增加了 !"# 数据寻址位数, 334 输出频谱将 进一步得到改善。 各国学者对此进行了研究并提出了各种压缩 算法, 利 用 三 角 函 数 的 恒 等 变 换, 将一个大的 通过逻辑控制电路实现对 !"# 分成几个小 !"#, 567 的近似。 4879):,*79 提出的粗细表结构及其改 进, 最高压缩比为 ;<: 1; =6>(?,*5 结构算法基于数 字优化的方法, 根据实际参数优化计算出粗细表 的容量及数据位数, 数据压缩比可达 12@: 此外 1, 还有多种算法。当然在成功的压缩了 !"# 表的 同时也带来了一些缺点, 如逻辑控制电路复杂、 实 时性略有下降等。 下面介绍一下具体的压缩方法。
分量形成的, 只要打乱其周期性, 将这种误差随机 化, 便可平均杂散信号功率, 大大降低杂散幅度,
电子对抗技术 ・ 第 1@ 卷 2..N 年 11 月第 O 期
王晓音, 聂裕平, 庞伟正 334 输出频谱杂散的抑制
2K
但是背景噪声增加了。 抖动注入就是采用加入满足一定统计特性的 扰动信号来打破误差信号序列周期性, 将具有较 大幅度的单根杂散信号谱线的功率在较宽的频率 范围内进行平均来改善总的信号频谱质量。根据 抖动注入的位置不同, 可有频率控制字加扰、 !"# 寻址加扰、 幅度加扰, 根据抖动注入的误差对象不 同, 由相位截断误差加扰和幅度量化误差加扰。 $% &% ’()*+,- 提出了一种针对相位截断误差 的抖动注入方法, 在每次累加器溢出时, 产生一个 使相位累 . / !"# 0 1 的随机整数加到累加器上, 加器的溢出随机性的提前, 从而打破周期性。其 原理框图见图 2:
电子对抗技术 ・ 第 (* 卷 +,,- 年 (( 月第 . 期
王晓音, 聂裕平, 庞伟正 001 输出频谱杂散的抑制
+’
中图分类号: !"#$
文献标识码: %
文章编号: (+,,-) &"’( ) ($(* ,. ) ,,+’ ) ,$
001 输出频谱杂散的抑制
王晓音, 聂裕平, 庞伟正
(哈尔滨工程大学电子工程系, 哈尔滨 (’,,,()
收稿日期: +,,- ) ,( ) +# 作者简介: 王晓音 ((/## ) ) , 硕士研究生, 从事数字信号处理和软件无线电方面的研究。
.I
王晓音, 聂裕平, 庞伟正 $$+ 输出频谱杂散的抑制
电子对抗技术 ・ 第 *0 卷 .>>- 年 ** 月第 I 期
以相位作为地址对 !"# 寻址查到波形存储表中 对应的波形幅度值, 送入 $%& 转换为模拟阶梯信
()* ] ・ [ E& ( 4, ] ") BCD $) .2
其中幅度 %4 和相位 " ( 4, 定义为 %4 ! , $) .= F F ! ,(F, ) ( ! ) , 式中 4 , *, … 6;6 ! , G 64H ., .# .# " # .# #; #, ( .2 G * 。 .2 , ()* ) 信号频谱中的杂散分量是正是由周期性误差
一方面也降低了抑制 $$+ 的杂散,下面介绍 其具体原理和实现。
!"#
+
抖动注入
相位累加器是基于溢出原理工作的, 每累加
以模拟正弦信号的 . 至 . 便溢出, ! 周期。每个 工作时钟将频率控制字与前一时钟相位累加得到 当前相位, 用以查表得到幅度值。对一定的频率 其采样序列是周期性的, 因而其 , > 的输出信号, 幅度的量化误差也具有周期性。同样, 在 ,)-. 与 , > 相对关系一定时, 采样造成信号相位的离散化也 具有周期性, 因截断而产生的误差序列也是周期 性的。 当频率控制字为 ()* 时, 得到的相位序列可 以看作是对一个幅度为 . + 周期为 . + / ()* 的连续 锯齿波的采样值。相位累加器的输出序列的数字 周期定义为满足 " ( ") ( " ? 0) 的最小 0 值, ," + + + , 其中 ( ()* , 表示 ()* 和 . + 有 0,. ( / ()* , . ) . ) 的最大公约数。由于相位截断的存在, 引入了相 位截断误差, 误差序列! ( 为: ! ") ( ( "・(’1 ) , @8<. 2 ! ! ") 误差序列! ( ") 是幅度为 . 2 周期为 . 2 / ()* ! 的连 续 锯 齿 波 的 采 样 值, 周 期 为 0 , .2 ( A ()* , 。在 [>, 内! ( 的频谱分布为 .2 ) ()-3 / .] ! ") ( [( , #%4 BCD E . ! !4 ! ") 4,*
便可得到整周期波形, 硬件电路中易于实现。 !"# 表压缩比 B: 1。
!"!"!
正弦值 $ 相位差法
在 1 A B 周期表基础上, 可利用正弦值 0 相位 差的方法进一步压缩 !"# 表。方法简单易行, 即 ( %) ( %) 存入 !"# 表 用( $ %) C 567 0 2 % A!代替 567 中, 在电路中增加一个加法器将查表结果与 2 % A! 相加。 可以求出 D*E ( 567 ( %) ) ( %) , 0 2 % A! ! .F21567 则 !"# 表幅度值减小了 2 G6+。
$
!
$$+ 频谱杂散的抑制
为降低 $$+ 输出频谱的杂散,有几种有效 的方法可同时采用。抖动注入是基于打破相位截 断误差周期性的原理工作的,采用抖动注入后的 杂散抑制可达到与增加 .234 相位寻址相同的效 果。幅度压缩是将波形存储表进行压缩,从而在 同样的硬件资源下等效的增加寻址位数,以达到 降低杂散的目的。平衡 $%& 法将差分原理应用 于 $$+,使得 $%& 的非理想特性对 $$+ 造成的 影响 得 到 了 抑 制。 536789:; 修 正 结 构 可 强 制 使 &’$ ( ()* ,. + ) , *,这样一方面使得因相位截 断引起的杂散比最大杂散情况降低了约 /<=,另
!"!"%
4879):,*79 结构
4879):,*79 提出的粗细表结构将一个 2 & H ’ H ( 的 !"# 表分为一个 2 & H ’ 粗值表和一个 2 & H ( 精 细表之和以达到压缩的目的。粗值表给出了精度 不高的幅度粗值, 由精细表再进行插值来得到精 确幅值。4879):,*79 结构基于三角近似算法, 先将 寻址的相位变量! 分解为 " 、 即 %C" #和 $ 之和, 0& 且 满 足"I(!A 2 ) , H #H $, 2 , #I(!A 2 ) $I ( & H ’) 0 (!A 2) , 再利用三角函数公式可得: 2 ( ) ( ) ($ ) 567 C 567 >?5 H "H#H $ "H# ( ) ( ) ($ ) ( ) ( ) ($ ) >?5 >?5 567 0 567 567 567 " " # # 由于" 、 上式可 #和 $ 三者之间的幅度关系, 近似为: ( ) ( ) ( ) ($ ) 567 H >?5 567 "H#H $ ! 567 "H# " 根据此式, 粗值表中存入 567 ("H # ) , 寻址位 数为 & H ’ G6+5, 精细表中存入 >?5 ( ) ($ ) , 寻址 567 " 位数为 & H ( G6+5。 实际上精细表中的值幅度与粗制表相比已经 很小, 若取 & C B, 若粗值表幅度为 ’ C B 和 ( C B, 精细表幅度仅为 BG6+5。则可将一个 2B H B H B 11G6+5, J 11G6+5 的 !"# 表压缩成 2B H B J 11 H 2B H B J BG6+5 的两个 !"# 表之和, 压缩比可达 11FK: 1。