基于FPGA和单片机技术的FSK信号监测

合集下载

基于FPGA的FSK调制与接收系统设计

基于FPGA的FSK调制与接收系统设计【摘要】频移键控是用不同频率的载波来传输数字信号，并用数字基带信号控制载波信号的频率。

二进制频移键控是用两个不同频率的载波来代表数字信号两种电平。

接收端收到不同的载波信号再进行逆变成为数字信号，完成信号的传输过程。

本文主要介绍了一种基于FPGA芯片设计FSK调制解调器的基本原理，并使用相应的VHDL语言对该原理进行描述，该设计以ALTERA公司的大规模集成电路芯片为核心，使得电路简洁、可靠性高。

【关键词】FPGA；FSK；VHDL；大规模集成电路1.选题背景移频键控（FSK）是数字信息传输中使用较早的一种调制形式，它由于其抗干扰及衰落性较好且技术容易实现，因而在集散式工业控制系统中被广泛采用。

以往的键控移频调制解调器采用“固定功能集成电路+连线”方式设计；集成块多，连线复杂，容易出错，且体积较大，本设计采用Lattice公司的FPGA芯片，有效地缩小了系统的体积，降低了成本，增加了可靠性，同时系统采用VHDL-87语言进行设计，具有良好的可移植性及产品升级的系统性。

2.二进制移频键控（2FSK）的基本原理在二进制频移键控中载波频率随着调制信号1或者0而变，1对应于载波频率f1（或者w1），0对应于载波频率f2（或者w2），二进制频移键控已调信号的时域表达式为：其中，=，=是的反码。

2FSK信号波形可以看作两个2ASK信号波形的合成。

图1是相位续的2FSK 信号波形。

3.在FPGA中的FSK实现3.1调制过程的实现首先我们设置了一个输入电平判断器，能够通过不同的输入电平值启动不同的输出端口，调制流程图见图2。

然后根据FSK的特点我们分别设置两个计数器：计数器1和计数器2，其中计数器2的进位频率为计数器1的进位频率的2倍，通过计数器的进位端控制正弦信号发生器的输出频率，这样我们可以通过对两个计数器的切换实现对输出正弦信号频率的控制.首先设计输入电平判断器：输入电平判决器共有一个输入和两个输出端口，根据输入端口电平高低的不同对两个不同的输出口置高电平，其中当某一端口为高电平时另一端口必为低电平，可以设计程序如下：其中din为输入电平端口用于和输入信号相连，dout1和dout2是输出电平端口，用于和下一级电路元件级连作为控制。

基于FPGA的FSK信号的设计与实现

中国新通信2010.11引言频移键控（Frequency Shift Keying ，FSK ）是用不同频率的载波来传送数字信号，并用数字基带信号控制载波信号的频率，具有抗噪声性能好、传输距离远、误码率低等优点[1]。

在中低速数据传输中，特别是在衰落信道和频带较宽的信道中传输数据时，有着广泛的应用[2]。

随着FPGA 硬件成本的大幅降低，以及平台化和生态系统的逐渐完善，FPGA 正在电子设计中扮演越来越重要的位置[3]。

采用FPGA 芯片来设计FSK 信号具有极大的应用价值。

2FSK 调制方法采用FPGA 芯片进行设计，可对信号的调制和解调实现软处理，减少传统方法硬件电路复杂的缺点。

本文采用一种用分频法进行调制的方案。

这种方案利用数字基带信号去控制可变分频器的分频比来改变输出载波频率,产生一种相位连续的FSK 信号[4]，通过VHDL 编程进行控制，实现起来比较简单。

此方法的原理框图如图1所示。

图中CLK 为FPGA 工作时钟，START 为调制开始停止的控制信号，f in 为输入的基带信号，分频器A 和分频器B 为VHDL 编程控制的对CLK 进行分频得到的两个大小不等的分频器，载波A 和载波B 在一个二选一的选择器中根据基带信号的变化进行调制，然后输出。

3VHDL 编程实现及仿真下载根据上面的分析，在quartus II 软件中进行设计。

其中核心程序载波c1所用分频进程用VHDL 描述如下：if clk'event and clk='1'then if start='0'then q1<=0;金泽1刘泽良2陈家愈3（1.湖北武汉电信工程有限责任公司技术合作部武汉430051）（2.江西九江学院电子工程学院九江332005）（3.湖北省电信有限公司武汉分公司武汉430070）摘要FSK 在通信上有着广泛的应用，具有抗噪声性能好、可以异步传输、误码率低的优点。

实验报告基于FPGA的2FSK调制器的实现

一、设计原理1、 2FSK 调制原理2FSK 信号是用载波频率的变化来表征被传信息的状态的，被调载波的频率随二进制序列0、1状态而变化，即载频为0f 时代表传0，载频为1f 时代表传1。

显然，2FSK 信号完全可以看成两个分别以0f 和1f 为载频、以n a 和n a 为被传二进制序列的两种2ASK 信号的合成。

2FSK 信号的典型时域波形如图1所示，-A图1 2FSK 信号的典型时域波形其一般时域数学表达式为t nT t g a t nT t g a t S n s n n s n FSK 102cos )(cos )()(ωω⎥⎦⎤⎢⎣⎡-+⎥⎦⎤⎢⎣⎡-=∑∑ （10-1）式中，002f πω=，112f πω=，n a 是n a 的反码，即⎩⎨⎧=PP a n －概率为概率为11⎩⎨⎧=PP a n －概率为概率为1012、用FPGA 实现2FSK 调制器的方案采用键控法实现2FSK ，功能模块设计如图2所示。

图2 用FPGA 实现2FSK 调制器方案通过不同的分频器，产生频率分别为f1和f2的基频。

基带信号为“1”时，频率f1的信号通过；当基带信号为“0”时，频率f2的信号通过。

f1和f2作为正弦表的地址发生器的时钟，正弦表输出正弦波的样点数据，经过D/A 数模转换，得到连续的2FSK 信号。

3、程序设计原理本实验制作一个基于FPGA 的2FSK 调制器，其设计原理图如图2所示。

程序整体由四个子模块构成：正弦波形模块，采用64个点作为一个波形的数据周期，即正弦波的一个周期的波形采样为64个点；100KHz 分频模块，利用FPGA 上50MHz 的晶振分频得到，作为正弦波形的频率f1；400KHz 分频模块，利用FPGA 上50MHz 的晶振分频得到，作为正弦波形信号的频率f2；1Hz 分频模块，利用PGA 上27MHz 的晶振分频得到，作为频率f1或f2的选择信号。

电路图如图3所示：图3 电路原理图二、源程序代码//顶层模块module FSK(clk_50M,clk_27M,reset,sin_out);input clk_50M,clk_27M,reset;output[7:0] sin_out;wire clk_100K,clk_400K,clk,flag;divider1 U1(clk_100K,reset,clk_50M);divider2 U2(clk_400K,reset,clk_50M);select_clk U3(clk,flag,reset,clk_27M,clk_100K,clk_400K); sin U4(clk,reset,sin_out);endmodule//分频器1 f1(100KHz)module divider1(clk_100K,reset,clk_50M);output clk_100K;input reset,clk_50M;reg clk_100K;reg[23:0] cnt;always @(posedge clk_50M)beginif (reset)begincnt<=0; //同步复位clk_100K<=0;endelse if(cnt==249)begincnt<=0;clk_100K<=~clk_100K;endelsecnt<=cnt+1; //计数endendmodule//分屏器2 f2(400kHz)module divider2(clk_400K,reset,clk_50M);output clk_400K;input reset,clk_50M;reg clk_400K;reg[23:0] cnt;always @(posedge clk_50M)beginif (reset)begincnt<=0; //同步复位clk_400K<=0;endelse if(cnt==42)begincnt<=0;clk_400K<=~clk_400K;endelsecnt<=cnt+1; //计数endendmodule//分屏器3 (1Hz,用来选频)module select_clk(clk,flag,reset,clk_27M,clk_100K,clk_400K); input clk_100K,clk_400K,clk_27M,reset;output clk,flag;reg clk,flag;reg[23:0] cnt;always @(posedge clk_27M)beginif (reset)begincnt<=0; //同步复位flag<=0;endelse if(cnt==13499999)begincnt<=0;flag<=~flag;endelsecnt<=cnt+1; //计数case(flag)0:clk<=clk_100K; //用来选择正弦信号的频率1:clk<=clk_400K;endcaseendendmodule//正弦波形模块module sin(clk,reset,sin_out);input clk,reset;output[7:0] sin_out;reg[7:0] sin_out;reg[6:0] num;always@(posedge clk or posedge reset)beginif(reset)sin_out<=0;else if(num==63)num<=0;elsenum<=num+1;case(num)0:sin_out<=255;1:sin_out<=254;2:sin_out<=252;4:sin_out<=245; 5:sin_out<=239; 6:sin_out<=233; 7:sin_out<=225; 8:sin_out<=217; 9:sin_out<=207; 10:sin_out<=197; 11:sin_out<=186; 12:sin_out<=174; 13:sin_out<=162; 14:sin_out<=150; 15:sin_out<=137; 16:sin_out<=124; 17:sin_out<=112; 18:sin_out<=99; 19:sin_out<=87; 20:sin_out<=75; 21:sin_out<=64; 22:sin_out<=53; 24:sin_out<=43; 24:sin_out<=34; 25:sin_out<=26; 26:sin_out<=19; 27:sin_out<=13; 28:sin_out<=8; 29:sin_out<=4; 30:sin_out<=1; 31:sin_out<=0; 32:sin_out<=0; 33:sin_out<=1; 34:sin_out<=4; 35:sin_out<=8; 36:sin_out<=13; 37:sin_out<=19; 38:sin_out<=26; 39:sin_out<=34; 40:sin_out<=43; 41:sin_out<=53; 42:sin_out<=64; 43:sin_out<=75; 44:sin_out<=87; 45:sin_out<=99; 46:sin_out<=112;48:sin_out<=137;49:sin_out<=150;50:sin_out<=162;51:sin_out<=174;52:sin_out<=186;53:sin_out<=197;54:sin_out<=207;55:sin_out<=217;56:sin_out<=225;57:sin_out<=233;58:sin_out<=239;59:sin_out<=245;60:sin_out<=249;61:sin_out<=252;62:sin_out<=254;63:sin_out<=255;default:sin_out<=8'bx;endcaseendendmodule三、仿真结果1、分屏器模块仿真结果如图4所示：图4 分屏器模块仿真结果2、正弦波形模块仿真结果如图5所示：图5 正弦波形模块仿真结果图6 最终波形输出结果图7 modelsim仿真波形图四、实验结果利用DE2上的拓展引脚，接到单片机上的数/模转换芯片DAC0832，再用示波器测试芯片的输出引脚查看波形，结果如图8和图9所示：图8 频率为f1的正弦波形图9 频率为f2的正弦波形图10 混合波形图从以上分析可知，该设计实现了2FSK调制器的功能：基带信号为“1”时，频率f1的信号通过；当基带信号为“0”时，频率f2的信号通过。

基于FPGA的FSK调制器设计

DDS模块仿真图（k=1600时）
结束语
本论文设计的FSK调制器设计系统能够完成 FSK的调制和解调功能，经实验多次证明能够完成正常稳定的工作，实现了设计目标，能在工程上实际应用。
最后感谢辛勤评审本论文的专家老师，敬请各位老师对本论文存在的不足不吝指教。
基于FPGA的FSK调制器设计
姓名：学号：班级：指导老师：
目录
研究背景概述 FSK调制与解调基本原理 Quartus II软件仿真实现 Modelsim软件仿真实现结束语
研究背景概述
1、研究背景 • 数字通信技术具有十分广阔的发展前景。移频键控(FSK)是数字信息传
输中使用较早的一种调制形式，它由于其抗干扰及衰落性较好且技术容易实现，因此在集散式工业控制系统中被广泛采用。 2、国内外研究状况 • FSK调制是经过ITU（国际电信联盟）标准化并广泛应用的一种数字调制技术。在数字信息化的时代中，电脑通信在数据线路（如电话线、光纤等）上的传输，就是使用FSK调制信号进行的。 3、设计主要内容 • 了解FSK信号的基本概念，利用VHDL语言实现对FSK频移键控系统调制与解调程序设计，并得出原理图。 • 程序设计运行成功后，再利用VHDL语言对FSK频移键控系统进行调制与解调的波形仿真。
FSK调制基本原理
clk start
基带信号
FPGA
分频器1
分频器2Βιβλιοθήκη 载波f1 载波f2二选一选通开关
调制信号
• 图1 FSK调制方框图
FSK解调基本原理
FPGA
clk
分频器q
start
计数器m
基带信号
寄存器XX
判决
调制信号
• 图2 FSK解调方框图

基于FPGA的FSK调制解调器设计与实现

基于FPGA的FSK调制解调器设计与实现FSK调制解调器是一种常用的数字通信技术，可用于数据传输、无线通信等领域。

本文将介绍基于FPGA的FSK调制解调器的设计和实现，包括原理介绍、系统设计、硬件实现和性能分析等方面。

一、引言FSK调制解调器是一种数字通信系统，它通过改变载波频率的方式来传输数字信号。

本文基于FPGA实现FSK调制解调器，利用FPGA 的灵活性和可重构性，提供了一种高效、可靠的数字通信解决方案。

二、FSK调制解调原理介绍FSK调制解调器是通过将数字信号映射到两个不同频率的载波上，实现信息传输的。

调制过程中，二进制数据0和1分别对应两个特定频率的载波，解调过程中通过判断输入信号的频率来还原原始数据。

三、系统设计1. FSK调制器在FPGA中设计FSK调制器，需要使用相应的调制算法将数字信号转换为两个不同频率的载波。

可以采用数字频率合成技术合成两个不同频率的信号，并通过逻辑电路实现相应的调制功能。

2. FSK解调器FSK解调器的设计目标是通过输入信号的频率变化来判定数字信号的0和1。

可以采用数字滤波器和频率判决电路实现解调功能，将输入的频率信号转换为相应的数字信号。

四、硬件实现1. FPGA配置基于FPGA的FSK调制解调器的硬件实现，首先需要将相应的调制解调算法和电路设计编写为硬件描述语言如VHDL，并经过综合、布局布线等步骤生成比特流。

2. ADC和DAC为了接收和发送模拟信号，需要使用ADC（模数转换器）将模拟信号转换为数字信号，并使用DAC（数模转换器）将数字信号转换为模拟信号。

3. 时钟模块与控制模块为了保持系统的同步和稳定性，需要设计时钟模块和控制模块。

时钟模块用于在固定的时间间隔内，对输入信号进行采样和调制；控制模块用于控制时钟、数据流等系统参数，保证系统的正常运行。

五、性能分析1. 调制误差分析通过对比输入信号与调制后的信号的频谱图，可以评估FSK调制器的性能，主要包括频率偏移、频谱扩展等指标。

基于FPGA和单片机的高精度数字频率计的设计与实现

基于FPGA和单片机的高精度数字频率计的设计与实现1. 引言1.1 背景介绍数字计数器是一种广泛应用于科学研究、工程技术和日常生活中的仪器设备，用于测量信号的频率、周期和脉冲数量等。

随着科技的不断发展，对于数字频率计的精度和性能要求也越来越高。

传统的数字频率计主要基于单片机或专用芯片的设计，存在精度受限、功能单一等问题。

而基于FPGA和单片机的高精度数字频率计能够充分发挥FPGA在并行计算和高速数据处理方面的优势，结合单片机的灵活性和易编程性，实现更高精度、更丰富功能的数字频率测量。

本文基于FPGA和单片机，设计并实现了一种高精度数字频率计，具有高度精准、快速响应的特点。

通过软硬件结合的设计思路，实现了数字信号频率的精确测量，同时在硬件设计和软件设计上都进行了详细优化和实现。

系统测试结果表明，该数字频率计具有较高的测量精度和稳定性，在实验中取得了良好的效果和准确的测量数据。

此设计不仅具有实用价值，还对数字频率计的进一步研究和应用具有一定的参考意义。

1.2 研究意义随着科技的发展，对于频率计的要求也越来越高，需要具备更高的精度、更快的响应速度和更广泛的适用范围。

设计和实现基于FPGA 和单片机的高精度数字频率计具有重要的研究意义。

通过本文的研究，可以深入了解数字频率计的工作原理和设计方法，为高精度频率计的研究和应用提供参考和借鉴。

本文的研究成果还可以为提高电子测量仪器的性能，推动数字频率计技术的发展做出重要的贡献。

本文的研究具有重要的理论和实践意义。

1.3 研究现状当前，数字频率计在电子测量领域具有重要的应用价值，其精度和稳定性对于提高测量精度和准确性至关重要。

目前，数字频率计的研究主要集中在硬件设计和软件算法的优化上。

在硬件设计方面，传统的数字频率计主要采用FPGA（现场可编程门阵列）作为核心控制器，实现高速、高精度的频率测量。

通过合理的电路设计和时序控制，可以实现更稳定和准确的频率计算。

在软件设计方面，研究者们致力于优化频率计算算法，提高频率计算的速度和精度。

基于FPGA的FSK调制

基于FPGA的FSK调制：至于FSK调制原理就不多说了，这里做的一个实验是二进制频移键控。

发送一组码元，通过响应的键控电路监测是发1还是发0然后选择频率控制正余弦电路波形。

功能仿真波形如下：可以看到，codein信号是基带码元，它发送的是1010110001，而在输出端分别用正弦和余弦进行调制。

cos_out和sin_out的波形与原始码元基本一致，不同码元衔接处出现较大的跳变是因为采样的频率不够高造成的。

1的调制频率是0的调制频率的两倍。

Verilog程序：module fsktop(clk,rst,en,cos_out,sin_out,rdy);input clk;input rst;input en;output[15:0] cos_out;output[15:0] sin_out;output rdy;wire codein;//发送基带码元wire a_en,b_en;//FSK调制频率选择使能信号wire ce;//正余弦发生器使能信号wire[15:0] a_fre,b_fre,fre;wire clk_40;//主时钟的40分频信号clkfenpin clkfenpin(clk,rst,clk_40);codesource codesource(clk_40,rst,en,codein);coding coding(clk,rst,codein,a_en,b_en,ce,a_fre,b_fre,fre);a_frequency a_frequency(clk,rst,a_en,a_fre);b_frequency b_frequency(clk,rst,b_en,b_fre);cos cos(fre,clk,ce,cos_out,sin_out,rdy);endmodulemodule clkfenpin(clk,rst,clk_40);input clk;input rst;output clk_40;reg[4:0] num;reg clk_40;always @ (posedge clk)beginif(rst) begin num <= 5'd0; clk_40 <= 0; endelsebeginnum <= num+1;if(num==5'd19) begin num <= 5'd0; clk_40 <=~clk_40; end endendendmodulemodule codesource(clk_40,rst,en,codein);input clk_40;input rst;input en;output codein;//发送基带码元reg codein;reg[15:0] source;//从高到低连续发送该16bit码元信号reg[3:0] num;always @ (posedge clk_40)beginif(rst)beginsource <= 16'b1010110001110010;codein <= 1'bx;num <= 4'b1111;endelse if(en)begincodein <= source[num];num <= num-1;endelsebeginsource <= 16'b1010110001110010;codein <= 1'bx;num <= 4'b1111;endendendmodulemodule coding(clk,rst,codein,a_en,b_en,ce,a_fre,b_fre,fre);input clk;input rst;input codein;input[15:0]a_fre,b_fre;output[15:0] fre;output a_en,b_en;output ce;reg a_en,b_en;reg ce;reg[15:0] fre;always @ (posedge clk)beginif(rst)begina_en <= 0;b_en <= 0;ce <= 0;fre <= 16'd0;endelse if(!codein) //基带码元为0时，选择a_fre为输出频率beginfre <= a_fre;a_en <= 1;b_en <= 0;ce <= 1;endelse if(codein) //基带码元为1时，选择b_fre为输出频率beginb_en <= 1;a_en <= 0;ce <= 1;fre <= b_fre;endelsebegina_en <= 0;b_en <= 0;ce <= 0;fre <= 16'd0;endendendmodulemodule a_frequency(clk,rst,a_en,fre);input clk;input rst;input a_en;output[15:0] fre;reg[15:0] fre;always @ (posedge clk)beginif(rst) begin fre <= 16'h9b82; end//-pielse if(a_en)beginif((fre<16'h8000)&&(fre>16'h6087)) fre <= 16'h9b82;else fre <= fre+16'h0506;endelse begin fre <= 16'h9b82; endendendmodulemodule b_frequency(clk,rst,b_en,fre);input clk;input rst;input b_en;output[15:0] fre;reg[15:0] fre;always @ (posedge clk)beginif(rst) begin fre <= 16'h9b82; end//pielse if(b_en)beginif((fre<16'h8000)&&(fre>16'h6087)) fre <= 16'h9b82;else fre <= fre+16'h0a0c;endelse begin fre <= 16'h9b82; endendendmodule调用了IP Core中的cos_sin生成函数。

基于FPGA的FSK调制解调系统设计..

基于FPGA的FSK调制解调系统设计摘要数字调制技术作为通信技术领域中极为重要的一个方面，得到了迅速发展。

随着数字调制技术的出现，在有限的带宽内传输高速的数据已成为可能。

在数字传输系统中，数字信号对高频载波进行调制，变为频带信号，通过信道传输，在接收端解调后恢复成数字信号。

FSK是数据通信中使用较早的一种通信方式。

由于这种调制解调方式容易实现，抗噪声和抗衰减性能较强，因此在中低速数据传输通信系统中得到较为广泛的应用。

本文首先介绍了2FSK调制与解调的工作原理，以及VHDL程序设计和仿真方法。

在此基础上，本文给出了2FSK调制与解调的具体实现方法以及实验结果，并进行了分析和讨论。

然后详细介绍了基于FPGA的2FSK信号发生器的设计方法，提供了VHDL 源代码在QuartusⅡ环境下的仿真结果。

整个系统的功能在EDA技术开发平台上调试通过，具有较高的实用性和可靠性。

关键词：FPGA，CPLD，调制，解调，2FSKTHE DESIGN OF FSK MODEM BASED ON FPGAABSTRACTDigital modulation techniques in the field of communication technology as a very important aspect has been developing rapidly. With the emergence of digital modulation techniques, in the limited bandwidth and high-speed data transmission possible. In digital transmission systems, digital signal modulation of high-frequency carrier, into a band signal transmission through the channel in the receiver demodulation into a digital signal after the resumption. FSK is used in data communications as a means of communication earlier. As a result of this approach easy to implement modem, anti-noise and anti-decay properties of strong, so low-speed data transmission in the communication system to be more widely used.This article introduced the first modulation and demodulation 2FSK working principle, as well as the VHDL design and simulation methods. On this basis then, this paper 2FSK specific modulation and demodulation method and experimental results and an analysis and discussion. Details of FPGA-based signal generator 2FSK the design methodology, VHDL source code provided in the Quartus Ⅱsimulation environment. The entire system technology development in EDA platform debugging through high practicality and reliability.KEYWORDS: FPGA,CPLD,modulation,demodulation,2FSK目录摘要 (I)1 绪论 (1)1.1研究背景 (1)1.2研究思路和方案分析 (1)1.3主要研究内容 (3)2 可编程片上系统开发技术 (5)2.1可编程逻辑器件及硬件描述语言VHDL (5)2.1.1可编程逻辑器件简介 (5)2.1.2硬件描述语言VHDL简介 (6)2.2可编程片上系统技术 (8)2.3Q UARTUS Ⅱ介绍 (10)3 FSK调制解调原理 (12)3.1二进制频移键控信号的调制原理 (12)3.2二进制频移键控信号的解调原理 (14)3.3载波信号发生器原理 (15)4 调制解调器系统的实现 (18)4.1系统整体分析 (18)4.2调制部分 (19)4.2.1 四位可预置二进制减计数器 (19)4.2.2 正弦波合成器 (20)4.2.3 调制仿真 (21)4.3解调部分 (22)4.3.1 同步脉冲发生器 (22)4.3.2 计数器 (23)4.3.3 判别锁存电路 (24)4.3.4 解调仿真 (25)4.4本章小结 (26)5 总结与展望 (27)参考文献 (28)致谢 (29)1 绪论1.1 研究背景通信技术融入计算机和数字信号处理技术以后发生了革命性的变化，它和计算机技术、信号处理技术结合是现代通信技术的标志。

基于FPGA的应答器上传链路FSK数字信号解调

答器时，地面无源应答器得到能量并启动工作。地面数据通过无线方式以ＦＫ信号传向机车，机车天Ｓ线接收到地面信号后经过车载主机解调译码，最后将数据信息传送给安全计算机。ＦＳ信号必须经过解调后才能通过解码单元解Ｋ析。本文提出１种利用现场可编程门阵列（ＧＡ）ＦＰ对ＦＫ信号进行解调的方案。ＳＦＳ：移键控，就是用数字信号去调制载波Ｋ频的频率。ＦＳ信号具有抗干扰能力强、传输距离远Ｋ
为（＋Ｌ／＝．３厂ｆ）２４２４ＭＨｚ７ＨｚＨ ±１５ｋ，频率偏差为
＋／＝２２２Ｈｚ７Ｘ）２８．４ｋ－％。＋因此，在处理好基本解调的同时，还要在规定的频偏下实现解调。本文用硬件语言来实现对硬件
等优点，在日常生活和工业控制中被广泛采用。例
图１ＦＫ收解调整体框图Ｓ接
接收信号处理主要是对接收的信号进行滤波、放大等处理，形成ＦＰＧＡ可以识别的数字信号，可以对２．９７０５ＭＨｚ能量信号进行隔离，对ＦＫ信号Ｓ
１概述
随着应答器设备在铁路系统的大量应用，应答器设备作为地对车信息传递的载体起到了重要作用。
应答器设备具有信息传输速率高、信息量大、实时
２系统结构
由车载天线接收到的信号，经过前期信号处理

基于FPGA的FSK调制解调系统设计与实现

基于FPGA的FSK调制解调系统设计与实现作者：耿家国来源：《科技风》2018年第06期摘要：FPGA技术在电子通信领域得到了越来越广泛的应用，并已逐渐成为电子产品实现的首选方案。

FSK（Frequency Shift Keying二进制移频键控）是数字通信中使用较早的一种调制方式，它用不同频率的载波来传递信号，用数字基带信号来控制载波信号的频率。

论文详细介绍了基于FPGA的FSK调制解调系统的设计和实现，整个设计基于ALTERA公司的QuartusⅡ开发平台，并用Cyclone系列FPGA实现。

经测试，系统能正常工作。

关键词：FPGA ；FSK；调制解调；Quartus IIFPGA不仅具有可编程门阵列的高可靠性，而且具有用户可编程性的特点，这种可编程特性带来了数字电路设计的灵巧性，在数字电路设计中起着非常重要的作用。

FSK是通信传输中使用较早的一种调制方法。

它有抵抗噪声能力好、传输的距离比较远、传输的误码率低等特点。

传统的使用硬件手段实现FSK，特别是在相干解调模块需要对其提取数字载波时，需要的设备比较复杂，而且成本较高，本文通过QuartusII 软件平台，采用VHDL语言，设计并实现了一种FSK调制解调系统。

1 系统整体设计系统整体分为两大部分：FSK调制和FSK解调。

如下图所示。

FSK调制包括分频器模块、M序列发生器模块、选通开关模块。

FSK解调包括微分模块、脉冲展宽模块、低通滤波模块、位同步模块。

2 系统功能实现（1）调制电路由分频器模块、M序列模块、二选一选择器模块组成，选用M序列的阶数为5，采用D触发器和门电路组成，异或门为线性反馈电路，门电路和非门来保证全零时系统可以自动启动。

（2）微分模块使用两个D触发器、一个非门和一个与门来实现对输入宽脉冲信号的微分功能。

（3）脉冲展宽模块采用VHDL语言和电路原理图混合输入设计，其中计数器利用VHDL 硬件描述语言来实现。

（4）数字滤波器采用设计优化好的FIR滤波器的IP核。

基于FPGA的FSK数字调制毕业设计

摘要在通信领域尤其是无线通信方面，随着技术不断更新和新标准的发布，设计者需要一个高速通用硬件平台来实现并验证自己的通信系统和相关算法。

FPGA(现场可编程门阵列)作为一种大规模可编程逻辑器件，体系结构和逻辑单元灵活、集成度高、适用范围宽，并且设计开发周期短、设计制造成本低、开发工具先进并可实时在线检验，广泛应用于产品的原型设计和产品生产。

与传统的DSP(数字信号处理器)或GPP(通用处理器)相比，FPGA在某些信号处理任务中表现出非常强的性能，具有高吞吐率、架构和算法灵活、并行计算、分配存储以及动态配置等优势，因此非常适合用于设计验证高速通信系统的基带处理部分。

基于FPGA的通信系统基带设计验证平台采用大容量、高性能的FPGA器件，为通信系统的基带设计提供了一个有效的硬件实现平台。

基于FPGA的实现和验证与计算机仿真相结合，将大大加速通信系统基带部分的快速原型设计，极大地方便了对实时性和运算量有较高要求的各类算法的验证。

本论文主要是基于FPGA，通过数字调制（FSK）调制，再由曼彻斯特编码加密，最后再在QuartusII上仿真，目的是将一组信号数据发送出去。

关键词：FPGA ，FSK，曼彻斯特编码，QuartusIIAbstractIn communications, especially the wireless communication technology, along with the unceasing renewal and the new standard, designers need a high-speed general hardware platform to realize and verify their communication system and related algorithm. The FPGA (field programmable gates array) as a large-scale programmable logic devices, the system structure and logic unit, flexible, integration, and wide application scope of short development cycle, design and manufacture of low cost, development tools and on-line inspection can be advanced, the product is widely applied in the prototype design and production.And the tradition of DSP (digital signal processor) or GPP (gm), FPGA processor in some signal processing tasks shows very strong performance, high throughput, architecture and algorithm, parallel computing and storage and distribution of the dynamic configuration advantages, therefore is very suitable for high-speed communication system design verification processing parts. BasebandThe communications system based on FPGA baseband design verification platform using the large capacity and high performance FPGA device for communication system, the baseband design provides an effective realization of hardware platform. Based on FPGA and validation and computer simulation combining communication system will be greatly accelerated, rapid prototyping design part baseband, great place for real-time computation and show the algorithm has higher requirement of the validation.This paper is mainly based on FPGA digital modulation (by) modulation, again by FSK code encrypted, finally to Manchester in the simulation, the purpose is QuartusII will send out a signal data.Key words：FPGA ，FSK，Manchester coding，QuartusII目录摘要 (I)Abstract................................................................................................ I I 1 绪论 (1)1.1 课题背景 (1)1.2 研究现状 (1)1.3 课题研究的目的和意义 (2)2 FPGA简介 (3)2.1 FPGA概述 (3)2.2 FPGA的作用 (3)2.3 FPGA基本结构 (5)2.4 FPGA系统设计流程 (7)2.5 FPGA开发编程原理 (8)3 数字调制系统 (9)3.1 数字调制技术 (9)3.2 数字调制的分类及特点 (9)3.3 FSK的调制方式及原理 (10)3.4 FSK的优点 (13)4 系统硬件与软件设计 (14)4.1 VHDL硬件描述语言 (14)4.2 QuartusⅡ简介 (14)4.3 曼彻斯特编码及原理 (17)4.4 软件功能模块 (19)5 总结与展望 (24)5.1 总结 (24)5.2 展望 (24)参考文献 (27)英文文献 (28)中文翻译 (34)设计总图 (39)1 绪论1.1 课题背景从1837年莫尔斯发明电报算起，一个世纪以来，通信的发展大致经历了三大阶段：以1837年发明电报（莫尔斯电码）为标志的通信初级阶段；以1948年香农提出的信息论开始的近代通信阶段；以20世纪70年代出现的光纤通信为代表的和以综合业务数字网迅速崛起为标志的现代通信阶段。

基于FPGA和单片机的实时脉冲信号参数测量仪

第3"卷第1期2018年3月金陵科技学院学报JOURNAL OF JINLING INSTITUTE OF TECHNOLOGY Vol. 3"! No. 1M ar.，2018D O I：10.16515/ki.32-1722/n.2018.01.0002基于F P G A和单片机的实时脉冲信号参数测量仪高英杰\陈婕1，刘飞\叶全意2$(1.金陵科技学院电子信息工程学院，江苏南京211169 (2.金陵科技学院网络与通信工程学院，江苏南京211169)摘要：脉冲信号参数测量仪是一种常用的测量仪器，可以测量脉冲信号频率、占空比等参数，具有测量精度高、速度快、操作简便、数字显示等特点，广泛应用在电子技术相关的教学科研中。

针对传统的脉冲信号参数测量仪价格昂贵、体积大等问题，采用低功耗的FPG A(现场可编程门阵列）芯片作为主控芯片，再由单片机控制显示被测脉冲信号的频率以及占空比，在测量频率范围和测量误差方面都很好地满足系统的设计要求。

同时为了系统自校准和对外信号输出的需要，该测量仪还能产生1M H Z的标准矩形脉冲信号，具有一定的实用性。

关键词：脉冲信号参数测量仪；频率；占空比；F P G A;单片机中图分类号：TM935." 文献标识码：A文章编号"672 - 755X(2018)01 - 0006 - 0"The Pulse Signal Parameter Measuring Instrument Based on the FPGA and Single-chipGAO Ying-jie,CHEN Jie，LIU F e i，Y E Quan-y i$(Jinling Institute of Technology，Nanjing 211169，China)Abstract：Pulse signal parameter measuring instrument is a type of frequently used instrument，which can measure the parameters such as frequency，duty cycle.And it is usedwidely in teaching and research related to electronic technology because its advantage of highprecision，fast speed，simple operation and digital display.However，the traditional pulse signal parameter measuring instrument is expensive，bulky.So in this paper，the low GA chip is used as t he main control chip，and the frequency and duty cycle of the pulse signalare measured by the LCD.Moreover，the design requirements of the system are well met in themeasurement frequency range and measurement errors.Meanwhile，for the need of systemself-calibration andexternal signal output，the instrument can also produce1MHz standard rectangular pulse signal，which has a certain practicality.Key words：pulse signal parameter measuring instrument；frequency；duty cycle；F P G A；single-chip脉冲信号参数测量仪是一种常用的测量仪器，可以测量脉冲信号[1]的各种参数，具有测量精度高、速度快、操作简便、数字显示等特点，被广泛应用在无线电通信、雷达、导航、机械控制、医疗等方面。

ask,fsk基于fpga,sopc上的设计与实现毕业设计[管理资料]

基于FPGA和SOPC技术的ASK、FSK调制器设计与实现系别：自动化系专业班：自动化0601班姓名：李凤旭学号：20061184031指导老师：戴明鑫段丽娜2010年6月基于FPGA和SOPC技术的ASK、FSK调制器设计与实现Design and Realization Of FPGA and SOPC Based on theASK、FSK modulator摘要1934年美国学者李佛西提出脉冲编码调制（PCM）的概念，从此之后通信数字化的时代应该说已经开始了，但是数字通信的高速发展却是20世纪70年代以后才开始的。

随着时代的发展，用户不再满足于听到声音，而且还要看到图像；更重要的是，通信终端也不局限于单一的电话机，而且还有传真机和计算机等数据终端。

现有的传输媒介如电缆、微波中继器和卫星通信，可以更好的使用数字传输。

在数字传输系统中，数字信号对高频载波进行调制，变成频带信号，在接收端进行解调，恢复原数字信号。

对载波的控制分为三种方法：振幅调制即振幅键控（ASK），频率调制即频率键控（FSK）和相位调制即相位键控(PSK)。

现场可编程门阵列（FPGA）在通信领域得到了广泛的应用。

利用FPGA性能优越、使用方便的特点，可以简化振幅调制和频率调制电路的设计，而且易于反复编写和修改程序。

本文介绍了运用VHDL 语言进行基于FPGA 的振幅键控调制电路和频率键控调制电路设计的实现方案，给出了程序设计和仿真结果，完成了二进制基带数字信号的调制，得到了相应的调制信号。

关键词：FPGA VHDL 振幅键控频率键控AbstractCommunication digital era had began since American researcher Reeves put forward the concept of pulse code modulation (PCM) in 1934 and gained a rapid development after the 1970s. With the economic development，sound can’t meet the demand of consumers and they also want to see the images. What’s more，communication terminal doesn’t only include the single telephone set but also the data terminal such as electro-graph and computer. Current transmission medium such as cable，microwave repeater and satellite communication will prefer to use digital transmission. In digital transmission system，the digital signal are used to modulate the high frequency carrier wave to the frequency signal ，which transfers through the channel，and renewed at the receiver. Three ways to modulate the carrier wave are as follows:Amplitude Shift Keying(ASK)，Frequency-Shift Keying(FSK) and Phase Shift Keying(PSK).Field-Programmable Gate Array(FPGA) is applied universally in the communication the superior performance and utilization convenience of FPGA，the design of circuit in the Amplitude modulation and frequency-Shift Keying modulation can be simplified and it’s easy for us to compile and modify the programme. This thesis introduces the main realization method of designing Amplitude Shift Keying modulation and frequency-Shift Keying modulation circuit based on FPGA in VHDL，illustrates the programme design and simulation result，implement the modulation of binary baseband digital signal and finally finds out the corresponding modulation signal.Key words:FPGA VHDL ASK FSK目录摘要 (Ⅰ)Abstract (Ⅱ)绪论 (1)1 总体设计 (4)设计方案 (4)基本原理 (5)具体实现 (5)ASK的调制实现 (5)FSK的解调的实现 (6)2 硬件设计 (9)实验平台主板组成 (9)各功能模块介绍 (9)电源模块 (9)下载接口模块 (9)液晶显模块 (10)按键模块 (10)I/O配置芯片 (10)VGA、PS2接口模块 (11)核心功能模块介绍 (11)扩展板介绍 (12)实验注意事项 (12)3 软件设计 (13)QuartusII的设计流程 (13)数学模型构建 (17)Simulink模型仿真 (18)信号编译器 (20)4 系统调试和改进 (22)系统的调试 (22)系统的改进 (23)结论 (24)致谢 (25)参考文献 (26)附录1 ASK程序 (27)附录2 FSK程序 (32)绪论FPGA的应用领域最初为通信领域，但目前，随着信息产业和微电子技术的发展，可编程逻辑嵌入式系统设计技术已经成为信息产业最热门的技术之一，应用范围遍及航空航天、医疗、通讯、网络通讯、安防、广播、汽车电子、工业、消费类市场、测量测试等多个热门领域。

一种基于FPGA和单片机的频率监测系统设计

一种基于FPGA和单片机的频率监测系统设计本系统利用和有效的结合起来共同实现等精度频率测量和IDDS技术，发挥各自的优点，使设计变得越发简单和灵便，并具有频率测量范围宽、产生的波形频率辨别率高及精度大等特点。

系统便利灵便，测量精度和产生的波形辨别率高，能适应该代许多高精度测量和波形产生的要求，可以在各类测量系统和中得到很好的利用，频率测量在试验、通讯设备、音频视频和科学讨论中具有非常广泛的用途。

等精度测量技术具有广大的应用前景，因为其性能的优越性，在目前各个测量领域中都可以发挥着很好的作用，特殊是在海洋勘探，太空探究以及各类试验中都得到了应用。

1．DDS信号发生器的实现用法FPGA与单片机相结合的方式构成DDS信号发生器的核心部分，这是一种从相位概念动身挺直合成所需波形的一种新的全数字频率合成技术。

其中FPGA完成相位累加、波形地址查找及波形输出等功能，凌阳16位单片机实现频率控制字的输入和液晶显示部分。

FPGA与单片机通过串行输入并行输出的方式举行通信。

其总体设计框图1所示。

1．1 DDS产生原理图2是一个基本的DDFS结构框图。

DDFS 以数控的方式，产生频率可控制的正弦波、方波、三角波，电路包括了基及时钟源、相位累加器、相位调制器、波形ROM查找表、D／A转换器和低通等。

频率控制字N 和相位控制字M分离控制DDS所输出的波形的频率和正弦波的相位。

1．1．1 频率部分一个N位字长的二进制加法器的一端和一个固定时钟脉冲取样的N位相位寄存器相连，另一个输入端是外部输入的控制字M。

这样在每一个时钟到来的时候，前一次相位寄存器中的值和当前的M值相加，作为当前相位寄存器的输出。

控制字M打算了相位增量，加法器不断的第1页共5页。

基于FPGA的FSK调制解调

FPGA/CPLD课程设计报告[FSK调制解调器设计]学生姓名：X X学生学号：200XXXXXX院（系）：电气信息工程学院年级专业：20XX级电子信息工程指导老师：XX X XX 联系电话：XXXXXXXX二〇XX年六月摘要调制解调器是通信系统中的关键设备，其性能的好坏直接关系到整个系统的性能。

经过近两个星期的的实验，我们四个组员齐心协力，利用Quartus II软件中的VHDL语言对FSK频移键控系统就行调制、解调的程序设计。

终于制作出了FSK调制解调器。

本次设计的FSK调制解调器的各项参数分别为：载频f1=12.5MHz,f2=2MHz，调制信号f=1MHz。

本次设计的FSK电路可广泛用于远程自控系统及移频通信中。

采用FSK调制方式的主要优点是：①无需载波恢复，大大降低了系统复杂度。

②对幅度的非线性抗干扰能力强。

因为FSK信号为恒包络信号，其信息完全包含在信号的过零点上，所以比起调幅信号，其对幅度非线性抗干扰能力要强。

③调制解调易用软硬件实现，简单易懂。

关键字VHDL语言，FSK调制，FSK解调ABSTRACTThe modem communication system is the key equipment, its performance has a direct relationship to the entire system performance. After nearly two weeks of experiments, we four members together, use Quartus II in the software of VHDL language to FSK FSK system will do modulation and demodulation of the program design. Finally made FSK modem. The design of FSK modems are: to determine the parameters of f1 = 12.5 MHz, f2 = 2 MHz, modulation signal f = 1 MHz. The design of FSK circuit can be widely used in remote control system and frequency shift in communications. Utilize FSK modulator way of main advantage is: (1) no carrier recovery, and greatly reduce the system complexity. (2) the amplitude of the nonlinear of anti-jamming ability. Because FSK signal is a constant envelope signal, the information is fully contained in the signal zero, so, the amplitude modulated signal than by nonlinear anti-interference ability is ambitious. (3) demodulation is easy to use software and hardware realization, simple and understandable.Key word VHDL Language, FSK make, FSK solution adjustFPGA课程设计目录摘要 (Ⅰ)ABSTRACT (Ⅱ)1 绪论 (1)1.1 题目的意义 (1)1.2 设计要求 (1)2 FSK设计的基本原理 (2)2.1 FSK的调制 (2)2.2 FSK的解调 (3)3 设计方案 (5)3.1 FSK基于VHDL语言调制程序 (5)3.2 FSK基于VHDL语言解调程序 (6)4 测试 (8)4.1 FSK调制仿真 (8)4.2 FSK解调仿真 (11)5 结论 (14)6 参考文献 (15)FPGA课程设计——绪论1 绪论1.1 题目的意义数字调制技术是现代通信的一个重要内容，在数字通信系统中,由于数字信号具有丰富的低频成份，不宜进行无线传输或长距离电缆传输，因而需要将基带信号进行数字调制(Digital Modulation)。