FPGA联机测试方法的研究与实现

Reg is
自动配置
Status 0400
Interr upt P in 自动配置
PCI 总线的控制交易分为读写两种操作, 每种
操作含有六种状态: idle, dev _resp, object _w ait1, object_wait 2, object_dat a, st op_resp。idle 是系统
3) Base Address Reg ist er 域: 指示此 PCI 设备
按 I/ O 方式还是内存方式进行读写以及需要的地 址空间大小;
4) Int er rupt L ine 和 Int er rupt Pin 域: 分别指 明了设备使用的断号和中断引脚。
在对配置空间的访问中, 用 AD[ 7 2] 寻址一
3 FPG A 联机测试硬件平台的关键 技术
3. 1 整体设计方案 图 2 是 FP GA 联机测试验证开发平台的结构
图。主要由 PCI 接口、两款 Xilinx 公司的 Spart an 3 系列 FP GA 芯 片和两款 F IFO 芯片实 现 F PGA 的联机测试功能。其中 F PGA1 实现 PCI 控制器 功能和数据处理功能, F IFO 芯片完成数据的缓存, 被测试的逻辑电路下载到 F PGA2 中。另外, 板上 还设计有 SDRAM、RS 232 串口、8 个 L ED 显示、4 个按键以及扩展测试接口资源。扩展测试接口具 有双重功能, 一方面可以作为扩展接口, 具有 40 位 的扩展接口 功能, 还有 时钟和电源接 口与子板相 连; 另一方面它与 SDRAM 的接口共用, 可以作为 SDRAM 的测试口, 通过逻辑分析仪来观测物理验
关键词 FP GA 联机测试 突发传输 中图分类号 T P399
Resear ch and Realizat io n of the FPGA T est ing M et hod wit h Online PC
L iu W ei F ang X iangy an Han W ei
( W uhan D ig ita l Engine er ing I nstit ute, Wuhan 430074)
Key words F PG A, o nline testing , bur st tr ansm issio n Class Number T P399
1 引言
FP GA 可以方便地更新逻辑结果, 完成对系统 和设备的升级, 以便迅速适应市场的变化, 被日益 广泛地应用于电子产品中。随着 F PGA 的设计速 度、尺寸和复杂度明显增长, 使得整个设计流程中 的验证和调试成为当前 F PGA 系统的关键部分。
PCI 测试平台已成为当前访问的目标设备, 并自动
进入 o bject _ w ait 1 状态, 插入等待周期, 一直等到
数据处理 控制模 块完成 读写交 易才进 入 object _
配置空间设置、PCI 总线的交易控制、地址译码与 解码、命令译码等。
配置空间[ 2] 大小为 256 字节, 前 64 字节必需,
记录了 PCI 设备的基本信息, 比较重要的有: 1) VendorID、DeviceID 和 Class Code 域: 分别
表示设备的生产厂商、设备编号和类型;
2) Com mand 和 Stat us 域: 分别给出了对 PCI 设备的控制命令和当前状态;
根据上述原理可知, FPGA 联机测试的工作过 程是: 首先将测试输入激励波形转换为十六进制的 数据文件, 通过 PCI 总线传输到 FPGA 联机测试平 台的存储器中。数据处理模块依次读取输入数据, 生成被 测试 FPGA 的激励 信号, 同时 控制被测 试 FPGA 输出信号的采样、缓存。然后向 PCI 申请存 储读操作, 将输出数据保存到 PC 机硬盘上。这样, FPGA 物理验证的激励产生、存储和输出信号的存 储、显示、分析都在工作 P C 机上完成, 整个 FPGA 联机测试平台好像一个 IP 核, 完成与实际工作环境 一样的电路测试工作。因此, 在 FPGA 的物理验证 中不再需要逻辑分析仪, 减少测试成本, 并引入分页 机制解决大数据量测试的存储问题。
Abstract T he paper pr esents the F PG A testing me thod with o nline PC, in a llusion to the pr oblem and disadvantag e that tr aditional FPG A testing metho d has ex isted. T he F PG A testing h ardw are platfo r m is plugge d int o a personal desktop computer, wh ich tr ansmits data w ith the PC by PCI inte rf ace. T he te sting application sof twa re that installe d in PC con tr o ls the sam pled da ta sto rag e in the pr oce ss of F PG A physical testing , and imple ments the playback and a na ly sis o n w av es by embedded third par ty simulatio n so ftw are . So the testing m ethod reduce s te sting co st and so lv es the que stion of ma ss da ta test ing.
的缺省状态, 表示总线当前空闲。通常 PCI 控制器
处在 idle 状态时, 要检测来自 PCI 总线的信号, 如 果访问本 PCI 测 试平台则 自动进入 dev _resp 状 态; P CI 控 制器在 dev _ resp 状态 时, 如果检 测到
IRDY 信号有效则驱动 DEVSEL 为低 电平, 表示
FPGA 联 机验 证 环 境是
一个 软 硬 件结
合的开发平台。
其原理如图 1。 整个 平 台 包括
图 1 F PGA 联机测试原理图
三个功能模块: 1) 仿真、验
证环境模块。该模块提供测试激励数据, 测试结果
的存储、显示、分析。因此, 必须包括一个使用简单
而功能完备的 人机交换界面, 完成测试 参数的输
第 37 卷( 2009) 第 7 期
计算机与数字工程
1 77
证的输出 波形, 同时与 联机测 试方 案中 P C 机的 SDRAM 的物理验证波形进行比较。
图 2 FP GA 联机测试验证开发平台的硬件结构图
3. 2 PCI 控制器 IP 核的实现 该模块完 成 PCI 协 议的功 能, 主要包 括 PCI
2 FPGA 联机测试的原理
利用 F PGA 技术实现 IP 核开发的过程中, 工 程师面临的最大问题是物理验证。FP GA 联机测 试平台开发的目的就是把 F PGA 的物理验证移植 到 PC 机上实现, 不再需要借助逻辑分析仪。本平
台将 F PGA 的物理验证数据利用高频 时钟采样, 通过 P CI 接口和 PC 机进行传输, 最终在 P C 机上 还原波形。这样, 在一个 IP 核的开发过程中, 从设 计思想到板级验证的整个流程, 都可以在 P C 机上 完成。
3) 数据的处理控制模块。由于 F PGA 的运行 频率高于 PCI 的运行频率, 测试的输入激励数据和 输出结果在 P CI 传输前必须先缓存。因此, 该模块 的功能主要完成激励数据和测试输出数据的缓存, 根据输入数据在线生成测试激励信号, 测试激励与 被测 IP 接口的对应, 根据输出信号采样生成输出 数据。
4) 对于高频系统, 现有的 数字电路 测试工具 ( 如逻辑分析仪等) 无法 同时存储长时 间的数据。 较 新 型 的 逻 辑 分 析 仪, 如 T ekt ronix 公 司 的 T L A700 系列, 也仅能存储 2ms 内的测试数据。
为了能够发挥 F PGA 处理速度快的优势同时 克服其测试上存在的缺陷, 本文提出了一种 F PGA 联机测试平台的设计方案。该平台硬件模块带有 PCI 接口, 在配置驱动程序和应用程序以后, 通过 控制模块将测试结果实时存储到 PC 主机, 从而解 决了大数据、长时间测试困难的问题。
入, 激励数据的处理, 测试结果的获取以及与第三
方仿真工具软件的调用等。该模块的工具软件运
行在工作 P C 机上。
2) P CI 控制器模块。该模块完成测试数据的 传输。主要有两种类型的操作: IO 读写操作和存 储器读写操作。IO 读写操作的功能是写入测试配 置参数和读取测试过程中的状态寄存器, 通过状态 寄存器了解测试过程的中间状态, 并根据当前状态 发送下一步操作命令。存储器写操作完成测试激 励数据的写 入, 存储器 读操作完成测 试结果的读 取,
在 FPGA 设计中, 完成代码编写、功能仿真、逻 辑综合和布局布线以后, 为验证设计的正确性与可 靠性, 必须将布局布线后的物理网表下载到 FPGA 中, 进行物理验证[ 1] 。其传统的验证过程如下:
1) 开发出 F PGA 的测试平台;
2) 将通过时序仿真的物理网表下载到 F PGA 中;
3) 编写测试激励; 4) 将所需激励变成数据文件存储到 FP GA 的 内部 RAM 中; 5) 使用逻辑分析仪针对 FP GA 的输出信号进 行采样分析。 该方法主要缺点是: 1) 测试成本过高。一台逻辑分析仪一般在 10 万元以上。 2) 当 F PGA 输出信号与逻辑分析仪相联时会 影响信号的稳定性。同时, 输出信号过多时很难对
个双字 DWORD。在本设计中, 配置空间设置如表 1 所示。
表 1 配置空 间设置( 均为十六进制)