基于FPGA的简易可存储示波器设计
基于FPGA的简易示波器设计
基于FPGA的简易示波器设计【摘要】本设计主要介绍了以Altera公司的CycloneII EP2C8Q208为核心的，采用Labview显示的简易示波器设计。
该设计以高速采集的FPGA为核心去采集外面输入信号，能够实现量程和采样频率的自动调整，数据缓存和与计算机之间的通信并通过Labview的界面显示波形。
【关键词】FPGA;高速采集;Labview引言随着数字化的高速发展和信号频率的越来越高，越来越多的测试仪器需要高速采集输入的信号。
而FPGA的出现正好满足了这种需求，并且能广泛应用于各类集成数字示波器中。
但现状是由于这些专用于采集高速信号的示波器价格昂贵且显示屏幕小，因而对于普通院校和小公司是很难承担的。
因此本文提出基于FPGA的简易示波器设计，其优点在于成本低廉、利用计算机的图形显示界面显示波形。
1.系统设计本设计主要由ADC采集模块，ADC驱动模块，FIFO模块，UART驱动模块和PC端labview显示模块构成，实现简易示波器设计。
系统框图如图1所示：图1 系统框图1.1 ADC采集模块ADC采集模块主要采用ADI公司的高速并行ADC9280作为本设计的采集芯片。
该芯片属于8位并行A＼D，最高采样速度为32MHZ的模数转换器。
其内部集成了采样保持放大器和电源基准源，使用多级差分流水线架构保证了32MSPS数据转换数率下全温度范围内无失码，单电源供电，因此此芯片只能采集正电压，而输入信号是正负电压，因此在采集之前加入了前级处理，使用运放AD8065将双电压变为单电压。
1.2 ADC驱动模块ADC9280采集的速度是由一根时钟线控制，因此只需要驱动这一根时钟线就可以控制采样频率，并且FPGA对于时钟的控制是很精确的，可以简单方便精确的实现时钟频率的要求。
1.3 FIFO模块FIFO即先入先出队列，是一种没有外部读写地址线的缓冲器，因此使用较为方便简单，只需要控制写控制线和读控制线就能读写数据。
基于FPGA的简易数字存储示波器
基于Ｆ Ｇ Ｐ Ａ的简易数字存储示渡器
Ｒ４
０
［—ｃ＝
＿ ＝ Ａ ＧｌｑＤ ＇
图 ２电源 模 块 电路
于输 出电流不大 ， 以在外部接 口还加 了一个 Ｎ Ｎ三极 所 Ｐ 管， 具有扩流的作用 ， 放大系数视具体三极管的放大系数
可少 的， 因此键盘的设计也非常重要 。如图 ４ 所示 ， 按键 在没有按下时一直是低电平 ， 当按键按下 时为高 电平 ， 同 时在下拉 电阻的两端并联了一个小 电容 ，可以吸收一部 分 因按键抖动 引起 的脉冲 ，以此来 改善按 键 的输 出波 形图 程序在检测是否有按键按下时 ， 。 需要判断相关的 Ｉ ／ Ｏ 口是否为高电平 。本系统一共使用 了四个按键 ， ５用于 Ｋ 整个 系统的复位 ， ４ Ｋ 用于 串口的打开 ， ３用于串 口的关 Ｋ 闭， 使用 Ｋ ，３ 以有效地控制数据发送顺序 ， ２ 可 Ｋ 以致在上 位机上可 以得到有序 的正确 的数据。Ｋ 用 于调试使用 ， ２
在上位机调试时 ， 最重要 的是顺序的处理数据 ， 因为
不 同的数据在转化 时会乘 以不同的权 ，所 以如果数据顺
序不正确 ， 将得不到预期的效果。当输入一个方波时 ， 现
象如 图 ７ 示 。 所
［ 刘皖， ４ ］ 何道君’ 谭明． Ｇ Ｆ Ａ设计与应用［ ］ Ｐ Ｍ． 北京： 清华大学
传统模拟示波器相 比 ， 不仅具有体 积小 ， 功耗低 ， 使用方 便等优点 ， 而且还具有强大的信号实时处理分析功能 。 本
系统能够对外部 的直流信号准确地显示 ，对外部的交流 信号 ， 则视其 频率 的大小 ， 有不同 的效果 ， 常频率在 会 通 ５ｋ ０ 之内的信号 ， 系统可以准确显示其波形 。 本
简易数字存储示波器设计
简易数字存储示波器设计【摘要】：该简易数字存储示波器的设计是介绍基于FPGA高速数据实时采集与存储、显示技术，采用FPGA中的A/D采样控制器负责对A/D模拟信号的采样控制，并将A/D转换好的数据送到FPGA的内部RAM中存储；RAM的地址信号由地址发生计数器产生。
当完成1至数个周期的被测信号的采样后，在地址发生计数器的地址扫描下，将存于RAM中的数据通过外部的D/A进入示波器的Y端；与此同时，地址发生计数器的地址信号分配后通过另一个D/A构成锯齿波信号，进入示波器的X端。
从而实现数字存储示波器的功能。
本设计的ADC0809芯片作为高速信号的A/D转换，SRAM6264存储器作为采样后数据的存储，DAC0832芯片作为信号的 D/A转换。
程序设计采用超高速硬件描述语言VHDL描述，对其A/D转换、A/D采样控制器及数据的存储、数字输出进行编程、仿真，完成硬件和软件的设计，以及实验样机的部分调试。
关键词：数字存储示波器，FPGA，0809ADC，0832ADC, S RAM6264存储器Abstract:The simple design of digital storage oscilloscope is to introduce high-speed FPGA-based real-time data acquisition and storage, display technology, the use of FPGA in the A / D sampling controller is responsible for A / D analog signal to control the sampling and A / D conversion to the good data in the FPGA is internal RAM memory; RAM address signal generated by the address counter. Upon the completion of cycle 1 to a few samples of the measured signal, the address counter in the address scan, will keep the data in RAM through the external D / A into the scope of the Y-side; At the same time, address counter After the allocation of the address signal through a D / A constitute a sawtooth signal, the X-side into the oscilloscope. In order to achieve the functions of digital storage oscilloscope.The design of the chip as a high-speed signal ADC0809 the A / D converter, SRAM6264 memory for data storage after sampling, DAC0832 chip as a signal of D / A conversion. Programming using ultra-high-speed hardware description language VHDL description of its A / D conversion, A / D sampling controller and data storage, digital output programming, simulation, the completion of the design of hardware and software, as well as some of the experimental prototype debugging .Key words:digital storage oscilloscope, FPGA, ADC0809, DAC0832, SRAM6264 memory目录【摘要】 1【Abstract】：错误！未定义书签。
基于单片机和FPGA简易数字存储示波器
l 引言与传统模拟示波器相比．数字存储示波器不仅具有可存储波形、体积小、功耗低，使用方便等优点，而且还具有强大的信号实时处理分析功能。
在电子测量领域，数字存储示波器正在逐渐取代模拟示波器。
但目前我国使用高性能数字存储示波器主要依靠国外产品，而且价格昂贵。
因此研究数字存储示波器具有重要价值。
借于此，提出了一种简易数字存储示波器的设计方案，经测试，性能优良。
2 数字存储示波器基本工作原理数字存储示波器与模拟示波器不同在于信号进入示波器后立刻通过高速A／D转换器将模拟信号前端快速采样，存储其数字化信号。
并利用数字信号处理技术对所存储的数据进行实时快速处理，得到信号的波形及其参数，并由示波器显示，从而实现模拟示波器功能，而且测量精度高。
还可存储信号，因而，数字存储示波器可以存储和调用显示特定时刻信号。
3 系统分析论证3．1 A／D实时采样根据奈奎斯特采样定理，采样速率必须高于2倍的信号最高频率分量。
对于正弦信号，一周期内应有2个采样点。
为了不失真恢复被测信号，通常一周期内需要采样8个点以上。
为了配合高速模数转换器，采用FPGA控制M/D转换器的采样速率，以实现高速实时采样。
实时采样可以实现整个频段的全速采样，本系统设计选用ADI公司的12位高速A/D转换器AD9220，其最高采样速率可达10 MHz。
3．2 双踪显示本系统设计的双踪显示模块是以高速切换模拟开关选通两路信号进入采样电路，两路波形存储在同一个存储器的奇、偶地址位。
双踪显示时，先扫描奇地址数据位，再扫描偶地址数据位。
采用模拟开关代替一个模数转换器，避免两片高速A／D转换器相互干扰，降低系统调试难度，并且实现系统功能。
3．3 触发方式采用FPGA内部软件触发方式，通过软件设置触发电平，所设置的施密特触发器参数易于修改，从而抑制比较器产生的毛刺。
当采样值大于触发电平，则产生一次触发。
该方式充分利用了FPGA的资源，减少外围电路，消除硬件毛刺产生的干扰，易于调整触发电压。
基于FPGA数字示波器设计
摘要高速数字化采样技术和FPGA技术的发展，已经开始对传统测试仪器，包括现有的数字化仪器发展产生着深刻的影响，对传统仪器体系结构，传统测量方法，传统仪器的定义和分类等都将产生深刻的变革。
近几年来，数字仪器通常采用DSP或FPGA结构，从信息处理技术的发展上看，以FPGA为基础的软件硬件化是其重要的发展方向，本文设计的基于FPGA的数字示波器，是由单片机和FPGA相结合的方式组成，即用单片机完成人机界面，系统调控，用FPGA完成数据采集，数据处理等功能。
由通道输入调整，数据采集，数据处理，波形显示和操作界面等功能模块组成，系统中的数据采集及数据处理模块，采用了FPGA 内制的RAM IP核，使系统的工作频率基本不受外围器件影响。
设计中采用了自顶向下的方法，将系统按逻辑功能划分模块，各模块使用VHDL语言进行设计，在ISE中完成软件的设计和仿真关键词：FPGA 数字示波器数字采样AbstractHigh-speed digital sampling and FPGA technology has begun to influnence the development of traditional test equipment, including existing digital instruments , the architecture of traditional instruments, traditional measurement methods, definition and classification of traditional instruments and so will produce profound changes.In recent years, independent instrument is made up of DSP or FPGA structure, from the point of information processing technology development, to FPGA based hardware of software is an important direction of development, the paper design FPGA-based digital oscilloscope, which combines a single chip and FPGA , namely, with a microcontroller for interface and system control, with the FPGA for data acquisition, data processing and other functions. It is made up of adjustable channel input, data acquisition, data processing,waveform display and user interface features such as modules, the system of data collection and data processing module, using the FPGA within the system RAM IP core, which make a great significance on the data processing speed and real-time entry requirements. Using top-down approach, the system is logical and functional modules, each module is designed using the VHDL language, completed in the ISE software .Keywords: FPGA，Digital Oscilloscope，Digital Sampling目录摘要 (1)第一章绪论 (5)1.1研究概况与意义 (5)1.2 主要工作 (6)第二章数字示波器的工作原理 (8)2.1 工作原理框图 (8)2.1.1 数字示波器系统框图 (8)2.2 采样定理 (9)2.3 频率测量 (10)2.3.1高频双计数器测量方法 (10)2.3.2大范围双计数器测量法 (11)2.3.3 等精度测量法 (11)2.4扫描速度 (12)第三章硬件电路 (13)3.1 系统组成结构 (13)3.2放大电路 (14)3.2.1程控衰减放大器电路 (15)3.2.2 ADS830的应用 (16)3.2.3 放大器AD603介绍 (17)3.3整形电路 (20)3.3.1信号整形电路设计 (20)3.4采样与保持电路 (21)3.4.1 随机采样 (21)3.4.2 采样与保持电路设计 (22)3.5 数据采集电路 (22)3.5.1 FIFO的选择 (23)3.5.2 随机采样展宽电路 (23)3.6 电路的保护及滤波处理 (24)第四章 FPGA软件设计及仿真 (25)4.1分频电路及产生A/D转换器的控制信号 (25)4.2 FIFO功能单元设计 (26)4.3双口RAM (27)4.4液晶显示及键盘模块 (27)4.5系统软件住程序设计 (28)第五章实验结果 (29)5. 1 垂直灵敏度测试 (29)5. 2 水平扫描速度的测试 (29)总结 (30)参考文献 (31)第一章绪论与传统模拟示波器相比,数字示波器不仅具有可存储波形、体积小、功耗低,使用方便等优点,而且还具有强大的信号实时处理分析功能。
基于FPGA的嵌入式数字存储示波器
第九届电子设计竞赛论文所在院系：电控学院题目：基于FPGA嵌入式的双通道数字存储示波器作者：朱俊兰方威夏俊伟指导老师：柴钰二○一一年五月基于FPGA嵌入式的双通道数字存储示波器摘要：本设计是以FPGA为核心，结合衰减电路、程控放大电路、ADC采样、整形测频电路以及VGA显示模块实现了双通道数字存储示波器的设计。
用户可以获取当前输入波形的峰峰值、频率等信息，另外用户可以对波形实现存储和回显功能。
双通道的设计使得用户可以同时观察和对比两路波形，设计时充分利用了FPGA的高速数据处理能力，嵌入了诸多IP 软核组成SOPC系统，尤其是NiosII软核的嵌入，使得在一块FPGA上完成了数据采集、存储、处理、显示等所有功能，使得系统更为简洁、稳定。
关键词：FPGA NiosII SOPC VGA ADS830E1、引言数字存储示波器（Digital Storage Oscilloscopes，简称DSO)是随着数字模拟电路技术和数字处理技术（尤其是微型计算机的发展）的发展而日益强大的一种具有存储波形功能的示波器。
和传统示波器相比，数字示波器具有体积轻巧功耗低、使用方便且波形可存储，对波形可以进行复杂数学分析等优点。
在诸多领域中，数字示波器已经完全取代模拟示波器，但是在国内，数字示波器的市场一直为外国厂商（安捷伦、泰克等）虽占据，而且价格不菲，这样，对于像我们学生这样的消费者根本无法支付，那么，本文就基于此，研究探讨了一种基于FPGA的DIY示波器的方案。
经过我们的不断测试，在低端场合，这样一款数字示波器完全合乎需求。
2、方案设计2.1总体方案描述系统的组成框图如图2.1所示，包括输入信号耦合选择、双路程控衰减放大、数据采集存储、数据处理、数据显示等部分。
信号分别从通道1、通道2输入，送入程控放大（衰减）电路进行放大（衰减），再对被放大（衰减）的信号进行电平调整后，送入高速ADC 对信号进行采样，FPGA则用于完成系统高速采样信号的存储及分频，并将波形显示在显示模块上。
基于FPGA的微型示波器设计
设计应用技术D/AD/A A/D D/A常运行，于此可以判断所得数据是否正确。
因此，在模拟数据输入端口需要设计一个电压衰减电路，降低电压至有效范围之内。
tc模拟输入输入时钟数据输出tcHtcLS 1S2S3S425nsDATA1图4 AD9280时序波形分析3.2 高速DA模块由3PD9780芯片构成的高速DA模块，是一种电流输出数模转换器（Digital to Analog Converter，DAC），是由思瑞浦公司研发的一款以大量P沟道金属氧化物半导体（Positive Channel Metal Oxide Semiconductor，PMOS）电流源阵列组成的芯片。
该阵列被分成32个相等的电流，能够提供高达20 mA的总电流，构成5个最高有效值（Most Significant Bit，MSBs）。
其余的3个MSB也采用了相等加权的电流源，其总和等于一个MSB电流源的7/8。
使用电流源实现上下位有助于保持DAC的高输出阻抗（即>100 kW）。
所有这些电流源都通过PMOS差动电流开关切换到2个输出节点中的一个或另一个。
这些开关是基于一种新的架构，大大提高了失真性能。
由这8个数据输入（MSB）引脚和一个时钟输入引脚组成输入数据，具有8位数据位，且3PD9780芯片支持高达125 MSPS的时钟速率。
3PD9780的工作原理比较简单，只需要输入一个时钟信号，给定合理的参考电压，则会产生差分电流信号。
经过一个7阶低通滤波器，再经过2个AD8066将差分电流信号变为单端信号并放大。
3PD9780的原理如图5所示。
4 软件设计为了搭建微型示波器系统，提出一种不同于其他系统的示波器，极大程度地发挥了FPGA的优势，采用并行模式并创造了多个模块，以达到能够在一个时钟周期内进行多级数据处理的目的，主要分4个层次：数据处理区、驱动层、数据交互区以及用户界面（User Interface，UI）。
软件设计结构如图6所示。
基于ARM FPGA结构的便携式数字存储示波器硬件平台设计
设计摘要便携式数字存储示波器是现代示波器发展的方向之一，但由于其技术含量及高，尚无本国产品上市，属于测试仪表方面众目交注的领域。
ARM是32位的RISC 处理器，高性能、低功耗是其显著特点，已被广泛应用与各种潜入式领域。
在便携式电子产品的设计中，采用FPGA器件可以将原来的电路板级产品集成为芯片级产品，做到功耗低、可靠性高。
本文提出了一种基于ARM+FPGA结构的便携式数字存储示波器硬件平台设计方案，FPGA主要用于大量的数据存储，ARM则负责数据的进一步处理和控制波形的重建、显示和数据永久存储。
系统的前端芯片选用Altera公司最新一代的MAX Ⅱ系列高性能、低功耗FPGA芯片，系统后端ARM处理器则选用三星公司基于ARM7TDMI-S内核的多功能、低功耗ARM单片机——LPC2210，系统利用彩色LCD作为终端显示设设备，利用其基于自带的存储器存储永久波形数据，且自带有JTAG调试接口，便于设计。
ABSTRACTIt is one of the directions of modern oscilloscope development that the portable digital storage oscilloscope, because its technological content is extremely high, there are no national products to go on the market, It is a field concerned by a lot of eyes in testing the instrument. ARM is 32 bits RISC processor, high performance, low consumption are its remarkable characteristic, have already widely used in various kinds of embedded fields. In portable electronic product design, using FPGA may upgrade printed circuit product to integration circuit, depress power consumption and enhance reliability.The paper has proposed a kind of hardware platform design plan of the portable digital storage oscilloscope based on ARM+FPGA structure. FPGA is used as data memory, ARM is responsible for the back end waveform rebuilding, displaying and the data storing for ever. The chip of the systematic front, we select Altera Company’s MAX Ⅱseries for use that is the most new generation high performance, lowconsumption FPGA chip, the ARM processor of the systematic back end, we select Samsung Company’s the multi-functional、low consumption ARM chip based on ARM7TDMI-S kernel ——lpc2210, the system utilizes multicolor LCD as the terminal display device, to utilize the memory of lpc2210 to store the waveform data for ever, the JTAG debugging interface of lpc2210 make it convenient for design. Key words ARM Embedded Monitoring System, Portable Digital Storage Oscilloscope, Redundant date lost by hardware, LCD目录摘要 (I)ABSTRACT (I)1 绪论 (3)2 设计要求 (3)2.1 方案设计 (3)2.2 实现的功能和技术指标 (4)3 单片机LPC2210简介 (5)3.1 ARM处理器核简介 (5)3.1.1 ARM嵌入式系统 (5)3.1.2 ARM处理器介绍 (6)3.1.3程序状态寄存器 (6)3.2 单片32位微控制器－LPC2210 (7)3.2.1 LPC2210介绍 (7)3.2.2特性 (7)3.2.3结构框图 (7)3.2.4管脚信息 (8)3.2.5功能描述 (8)4 硬件平台的模块介绍 (10)4.1信号调理电路 (10)4.1.1 输入信号保护和衰减电路的设计 (10)4.1.2 信号放大电路的设计 (11)4.2 A/D转换模块 (12)4.2.1特性 (12)4.2.2描述 (12)4.2.3操作 (14)4.3 显示模块 (14)4.4键盘输入模块 (15)4.4.1 ZLG7290芯片描述 (15)4.4.2 I2C接口 (18)5软件开发环境介绍 (22)5.1 ADS 1.2 集成开发环境的组成 (23)5.2 CodeWarrior IDE 简介 (23)5.3 Easy JTAG防真器的安装与运用 (23)5.4 安装EasyJTAG仿真器 (23)5.5 使用EasyJTAG仿真器 (24)6系统软件设计 (24)6.1 硬件丢失和软件丢失 (25)6.2 程序设计的方案选择 (26)6.3 数字存储示波器的实际性能指标 (26)6.4 应用程序 (27)结论 (27)参考文献 (28)附录A: 液晶模块驱动程序 (29)附录B: 液晶模块驱动程序头文件 (30)附录C: I2C中断服务程序 (36)附录D: I2C中断程序头文件 (41)致谢 ·········································································错误！未定义书签。
基于FPGA的双通道简易可存储示波器设计
基于FPGA的双通道简易可存储示波器设计摘要：本文介绍了一种基于FPGA的采样速度60Mbit/s的双通道简易数字示波器设计，能够实现量程和采样频率的自动调整、数据缓存、显示以及与计算机之间的数据传输。
关键词：数据采集；数字示波器；FPGA引言传统的示波器虽然功能齐全，但是体积大、重量重、成本高、等一系列问题使应用受到了限制。
有鉴于此，便携式数字存储采集器就应运而生，它采用了LCD显示、高速A/D采集与转换、ASIC芯片等新技术，具有很强的实用性和巨大的市场潜力，也代表了当代电子测量仪器的一种发展趋势，即向功能多、体积小、重量轻、使用方便的掌上型仪器发展。
系统组成结构及工作原理系统的硬件部分为一块高速的数据采集电路板。
它能够实现双通道数据输入，每路采样频率可达到60Mbit/s。
从功能上可以将硬件系统分为：信号前端放大及调理模块、高速模数转换模块、FPGA逻辑控制模块、单片机控制模块、USB数据传输模块、液晶显示和键盘控制等几部分，其结构形式如图1所示。
图1系统原理结构图输入信号经前置放大及增益可调电路转换后，成为符合A/D转换器要求的输入电压，经A/D转换后的数字信号，由FPGA内的FIFO缓存，再经USB接口传输到计算机中，供后续数据处理，或直接由单片机控制将采集到的信号显示在液晶屏幕上。
高速数据采集模块本系统可实现双通道同步数据采集，而且每通道的采集速度要达到60Mbit/s，考虑到两路数据采集应保持同步并行，因此在设计中采用每通道都有独自的采样保持器和A/D转换器。
选用MAXIM公司MAX1197型A/D转换器，它是一款双通道、3.3V 供电、每通道60Mbit/s采样频率的模数转换器芯片。
它内部集成双路差分宽带采样保持器和A/D转换器，可以输出锁存，具有低功耗、小尺寸、高动态性能的特点。
本系统的测量电压的范围可达到±300V，采用示波器探头和电路板上分压的方法将输入信号先进行1:1或10:1或100:1衰减，然后再通过后续电路处理以满足A/D 转换器的输入电压范围要求。
基于FPGA技术的数字存储示波器设计
第1章前言 (1)1.1数字存储示波器的发展概况 (2)1.2本文所做的研究工作 (2)2.1示波器的工作原理 (5)2.1.1模拟示波器的基本工作原理 (5)2.2数字(存储)示波器的工作原理 (6)第3章DSP处理器和FPGA的开发过程简介 (8)3.1 DSP处理器的开发过程和应用 (9)3.2 FPGA的开发过程与应用 (11)第4章整体设计方案 (14)4.1系统整体设计流程图 (14)4.2整个系统的性能指标 (15)4.3系统的实现方案 (16)4.4元器件的选择 (19)第5章整个系统硬件设计 (20)5.1前端数据采集部分硬件电路设计 (22)5.2 FPGA外围电路的设计和内部逻辑电路设计 (28)5.3 DSP部分的硬件设计 (40)第6章系统软件设计 (48)6.1 系统初始化 (48)6.2 数据处理的相关算法 (57)6.3波形显示程序 (60)参考文献 (66)摘要数字存储示波器在仪器仪表领域中占有重要的地位，应用范围相当广泛，所以对示波器的研制有重要的理论和实际意义。
本文针对数字存储示波器的设计进行了深入的研究，旨在研制出100MHz带宽的数字存储示波器。
从各个方面考虑，选用了DSP、FPGA和单片机的方案来设计整个系统。
整个系统采用单通道的方式。
信号进来首先经过前端的调节电路把信号电压调整到AD的输入电压范围之内，这里调节电路主要是由信号衰减电路和信号放大电路所组成。
调节后的信号再送到AD变换电路里面完成信号的数字化。
然后把AD转换后的数据送到FPGA中，并把数据保存到FPGA中的FIFO中，FPGA中的电路主要包括有FIFO、触发系统、峰值检测、时基电路等。
由于本文采用FPGA，使得数字存储示波器的设计比较灵活，容易升级。
可以根据自己的需要进行相关的改进，例如对外围电路做进一步地扩展。
关键词：DSP；FPGA；LCD；单片机；数字存储示波器ABSTRACTDigital storage oscilloscopes play an important role in the field of instrumentation，it has a wide range of applications，the development of the oscilloscope has a very important theoretical and practical significance．In this paper, we have do a lot of work to the design of digltal storage oscilloscope．The goal is aimed at the development of the repeat 100MHz bandwidth digital storage oscilloscope．Considereing from various aspects，we select DSP,FPGA and microcontroller to design the whole system．The whole system is single channel．The signa that come in from the first front-end have been changed a fit voltage which put into a voltage signal AD．Front-end circmts here mainly are composed of by signal attenuation and signal amplifier circuit．After the front-end,the signals have changes the digital signal the by AD circuit．This data has been sent to FPGA，the data is saved to the FIFO in theFPGA．The main circuit in the FPGA，including FIFO，the trigger system，the peak detection circuit，time-ased circuit，and so on．At the same time，the use of FPGA makes the design more flexible，and easier to upgrade，for example，it is possible to expand extemal circuit of oscilloscopes．KEY WORDS：DSP,FPGA，LCD ，microcontroller,digital storage oscilloscope第1章前言示波器应用非常广泛，包括工业、军事、科研、教育领域都有很大的应用。
基于FPGA的数字存储示波器的设计的开题报告
基于FPGA的数字存储示波器的设计的开题报告一、选题背景随着科技的不断进步和发展，数字化技术已成为当今各个领域的主流趋势，数字存储示波器便是其中之一。
数字存储示波器的优点在于数字化处理数据，能够有效地处理和分析信号，同时具有高速、高精度、高灵敏度等优点，因此被广泛用于电子工程、通信工程、机械工程等领域。
而基于FPGA的数字存储示波器则是电子工程领域内的一项重要技术，在满足科技迅速发展的同时，有着快速响应时间、高速数据处理等优点。
FPGA（Field Programmable Gate Array）是一种可编程逻辑器件，具有灵活的可编程性和快速的实时数据处理能力，被广泛应用于数字系统中。
基于FPGA的数字存储示波器则是将数字存储示波器技术与FPGA技术相结合，使得数字存储示波器具有更高的性能和功能。
二、研究目的本次课题旨在研究设计一种基于FPGA的数字存储示波器，并实现以下功能：1. 采样率高：采用高速ADC转换器，并使用FPGA进行数字信号处理，实现高速的采样和存储。
2. 示波器屏幕显示：采用液晶显示屏或者其他显示屏，显示采集到的波形数据。
3. 波形记录和回放功能：实现对采集的波形数据的记录和回放，方便工程师进行数据分析和处理。
三、研究内容1. FPGA开发环境的搭建：使用Vivado或Quartus等软件工具，完成FPGA开发环境的搭建。
2. 高速ADC转换器的选择和接口设计：选择合适的高速ADC转换器，并设计其与FPGA的接口电路。
3. 数据存储与处理的实现：使用FPGA对采集的数据进行存储和处理，实现数字存储示波器的基本功能。
4. 示波器屏幕的显示：设计示波器屏幕的驱动电路，并实现波形数据的实时显示。
5. 波形记录和回放功能的实现：对采集到的波形数据进行存储和压缩，实现波形记录和回放功能。
四、技术路线技术路线如下：1. 硬件方面：采购合适的高速ADC转换器，设计合适的FPGA接口电路，并选择合适的显示屏或者液晶显示屏。
基于FPGA的虚拟简易数字存储示波器设计
中图分类号 ：Ｐ Ｔ
文献 标识码 ： Ａ
文 章 编 号 ：６ ２３ ９ （０ １ ０ —２ ３０ １ ７ —１ ８ ２ １ ） ８０ ５ —２
１ 引 言
高 速 数 字 化 采 集 技 术 和 Ｆ ＧＡ 技 术 的 发 展 已 经 对 传 统 Ｐ 测 试 仪 器 产 生 了深 刻 的 影 响 。数 字 存 储 示 波 器 （ Ｓ ） 模 Ｄ ０是 本 文 提 出 一 种 虚 拟 数 字 存 储 示 波 器 的 设 计 方 法 ， 用 采
ｎｅ ｘｔ ｓ ａ ｅ 一 ｓ １； ｔｔ￣ ｔ
在 状 态 ｓ２中 需 要 对 ＡＤ ０ ０ ｔ Ｃ ８ ９工 作 状 态 信 号 Ｅ ＯＣ 进 行 循 环 检 测 ， 果 为 低 电 平 ， 示 转 换 没 有 结 束 ， 需 要 停 如 表 仍
Ｗ Ｈ ＥＮ ｔ 一 ＞ ＡＬＥ＜ 一 Ｓ ｓｌ １； ＴＡＲＴ＜ 一 Ｌ ‘ １； ０ＣＫ＜ ＝ ’
图 １ ＡＤ ８ ９示 意 图 Ｃ０ ０
为 ４小 时 不 问 断 网 站 进 行 必 要 的 防 护 外 ， 对 Ｗｅ 针 ｂ应 用 攻 击 还 应 采 用 专 门 的 机 安 全 预 警 和 监 控 ， 客 户 站 点 提 供 ７＊２ 制 ， 来 自 ｗ ｅ 用 程 序 客 户 端 的 各 类 请 求 进 行 内 容 检 测 安 全 实 时 监 控 ， 助 客 户 随 时 掌 控 Ｗ ｅ 应 用 的 安 全 状 况 ， 对 ｂ应 帮 ｂ 在 短 和 验 证 ， 供 细 粒 度 应 用 层 ＤＤ Ｓ攻 击 防 护 功 能 ， 保 其 安 网 站 出 现 风 险 情 况 后 在 第 一 时 间 通 过 邮 件 、 信 方 式 通 知 提 ｏ 确
现代 商贸工业
Ｎ Ｏ． ２Ｏｌ ８， １
基于FPGA和TFT彩屏液晶的便携示波器设计
基于FPGA和TFT彩屏液晶的便携示波器设计概述示波器是一种用来观察电子信号波形的电子测量设备，通常用于在电路设计、制造、调试和维护过程中进行信号分析。
本文将介绍基于FPGA和TFT彩屏液晶的便携示波器设计。
方案设计硬件设计该便携示波器的核心是FPGA，作为一个灵活的可编程逻辑器件，FPGA能够执行各种各样的时序识别、信号处理和数据分析任务。
其次是TFT彩屏液晶，用于显示信号波形和校准参数。
此外，还需要一些电路元件来配合实现基本信号测量功能。
将所有元件整合在一起，就可以设计出一款嵌入式便携示波器。
软件设计示波器需要具备较高的信号采样精度和波形显示清晰度，这需要借助软件进行支持。
FPGA实现时序识别和信号处理，而FPGA内部采样值需要处理为波形图形，为此需要设计相应的算法。
同时，还需要编写驱动程序，实现与PC端的通讯以及校准等功能。
技术方案FPGA选型在FPGA芯片选型方面，需要考虑三大因素：功耗、资源（包括LCs、FFs、RAM、DSP和硬核IP等）以及性价比。
此处建议选用Xilinx Artix-7系列FPGA，其相比其他系列而言具有卓越的性价比。
彩屏选用彩屏的选型应根据需求进行选择，为了在移动设备上更加便捷地观察信号，建议选用3.5英寸TFT彩屏。
信号处理算法信号处理算法是实现波形分析的核心，建议采用基于FFT（快速傅里叶变换）的算法，实现高速采样信号的处理，并实现波形图形显示的功能。
结论本文介绍了基于FPGA和TFT彩屏液晶的便携示波器的设计方案，该方案已经在实际使用中得到了验证。
在产品外形设计和功能拓展方面，读者可以根据项目需求和个人喜好进行细节调整和改造。
基于FPGA的数字存储示波器的设计模板
编号：毕业设计(论文)说明书课题名称：基于FPGA的数字存储示波器的设计院（系）：计算机与电子信息工程系专业：电子信息工程班级：04电本1班学生姓名：黄**学号：0400604105邮箱：larryximuyi@指导教师：黄永庆职称：工程师2008年 1月14日摘要本系统设计的是基于FPGA的数字存储示波器，能够完成对输入信号的实时采样、信号峰峰值和频率的测量、信号的存储及显示。
本系统以单片机AT89S52为主控制芯片，FPGA控制高速模数芯片配合进行高速数据采集、存储及传输，并用型号为SYM320240BZK的图形点阵液晶显示屏进行实时信号波形显示。
整体设计完成了10~500KHZ波形数据的采集、存储及实时显示，同时能够进行波形的频率及峰峰值等参数的实时测量，并且本系统以触摸屏为控制核心，可以对采样速率及数据存储进行实时控制，达到了较好的显示效果。
本设计完成了整个系统的软硬件设计，对信号采集及处理提供了一种较好的解决方案。
关键字：单片机 FPGA 高速采集参数测量触摸屏实时显示AbstractThis system designs about the Digital Saving Oscillograph based on FPGA,it can finish sampling、calculating the Vpp and frequncy、saving and display the input signal in the real time.The Single Chip Micyoco(SCM) plays the main role in controlling the system, and FPGA helps to sample the fast input signal, saving and comunicating with SCM by controlling the high-speed analog-to-digital converter, and the input signal wave can be display on the graphics and lattice Liquid Crystal isplay(LCD). The whole design finish sampling the wave data range from 10 to 500K HZ, saving and display in the real time, and it can also calculate the Vpp and frequncy and save the data in the real time, also this system takes the touch screen as the control core, it can control the sample speed and data saving, and the LCD displays rather good of the signal wave.This system finish designing the hard-ware and soft-ware of the whole, and provides rather good resolving schemefor the signal sampling and management.Keyword:SCM FPGA High-speed Sampling Parameter Calculation Touch Screen Real Time Disply目录第一章绪论 (5)1.1数字存储示波器概述 (5)1.2数字存储示波器的原理及特点 (5)1.3本设计完成的主要性能指标 (7)1.4基于FPGA的数字存储示波器的设计结构框图 (7)第二章整体电路模块设计 (9)2.1 AD前端信号处理及A/D电路模块 (9)2.2 FPGA内部RTL电路构造 (12)2.3 触摸屏原理及触摸屏键盘构造 (14)2.4 I2C总线原理及CAT24WC256存储器存储及读取原理19 2.5 硬件测频信号信号的放大与整形 (25)2.6 蜂鸣器驱动电路 (26)第三章程序设计 (27)3.1 FPGA采样、数据暂存及传输 (27)3.2 单片机控制FPGA采样、画图及数据存储 (28)3.3 单片机波形显示及信号处理模块 (29)第四章结束语 (36)致谢 (36)参考文献 (37)第一章绪论1.1 数字存储示波器概述作为时域测量的经典仪器，示波器是电子行业工程师最为熟悉的工具，它是一种可以用来观察、测量、记录各种瞬时物理现象，并以波形方式显示其与时间关系的电子仪器，它能够直观的显示被测信号的时域信息。
基于单片机和FPGA的简易数字存储示波器设计
基于单片机和FPGA的简易数字存储示波器设计
郭小虎;陈鹏鹏
【期刊名称】《国外电子元器件》
【年(卷),期】2008(000)006
【摘要】提出一种基于单片机和FPGA的简易数字存储示波器设计.通过高速A/D 转换器AD9220实时采样输入信号,实现波形的实时采样、分析、存储和显示,同时给出了具体电路设计实现方法,通过运行数据采集程序及处理程序,表明该系统工作稳定可靠.
【总页数】4页(P39-42)
【作者】郭小虎;陈鹏鹏
【作者单位】武汉大学,电子信息学院,湖北,武汉,430079;武汉大学,电子信息学院,湖北,武汉,430079
【正文语种】中文
【中图分类】TM935.3
【相关文献】
1.基于FPGA和单片机的简易数字存储示波器设计 [J], 谭本军
2.基于FPGA的数字存储示波器设计 [J], 耿新力;王中训
3.基于FPGA的简易数字存储示波器 [J], 田正凯;曾军;周春枚
4.基于 FPGA 的数字存储示波器对外围芯片的控制设计 [J], 林盛鑫;钟惠球;黄丁香
5.基于FPGA的虚拟简易数字存储示波器设计 [J], 雷贵;胡福云
因版权原因，仅展示原文概要，查看原文内容请购买。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
∙基于FPGA的简易可存储示波器设计∙来源：作者：发布时间:2007-05-26 08:00:00摘要：本文介绍了一种基于FPGA的采样速度60Mbit/s的双通道简易数字示波器设计，能够实现量程和采样频率的自动调整、数据缓存、显示及和计算机之间的数据传输。
关键词：数据采集；数字示波器；FPGA引言传统的示波器虽然功能齐全，不过体积大、重量重、成本高、等一系列问题使应用受到了限制。
有鉴于此，便携式数字存储采集器就应运而生，他采用了LCD显示、高速A/D 采集和转换、ASIC芯片等新技术，具有非常强的实用性和巨大的市场潜力，也代表了当代电子测量仪器的一种发展趋势，即向功能多、体积小、重量轻、使用方便的掌上型仪器发展。
系统组成结构及工作原理系统的硬件部分为一块高速的数据采集电路板。
他能够实现双通道数据输入，每路采样频率可达到60Mbit/s。
从功能上能将硬件系统分为：信号前端放大及调理模块、高速模数转换模块、FPGA逻辑控制模块、单片机控制模块、USB数据传输模块、液晶显示和键盘控制等几部分，其结构形式如图1所示。
图1 系统原理结构图输入信号经前置放大及增益可调电路转换后，成为符合A/D转换器需求的输入电压，经A/D转换后的数字信号，由FPGA内的FIFO缓存，再经USB接口传输到计算机中，供后续数据处理，或直接由单片机控制将采集到的信号显示在液晶屏幕上。
高速数据采集模块本系统可实现双通道同步数据采集，而且每通道的采集速度要达到60Mbit/s，考虑到两路数据采集应保持同步并行，因此在设计中采用每通道都有独自的采样保持器和A/D转换器。
选用MAXIM公司MAX1197型A/D转换器，他是一款双通道、3.3V供电、每通道60Mbit/s采样频率的模数转换器芯片。
他内部集成双路差分宽带采样保持器和A/D转换器，能输出锁存，具有低功耗、小尺寸、高动态性能的特点。
本系统的测量电压的范围可达到±300V，采用示波器探头和电路板上分压的方法将输入信号先进行1:1或10:1或100:1衰减，然后再通过后续电路处理以满足A/D转换器的输入电压范围需求。
被测信号通过通用探头和分压器得到的输出信号，由于输出阻抗较高，需要经过阻抗变换成为低的输出阻抗，以保持信号的完整性。
同时，对于一个系统来讲，过载是不可避免的，在过载情况下，如果没有保护，器件非常容易损坏。
因此，系统中设计了由二极管和电阻构成的过载保护电路，将输入信号限制在±4.8V的范围之间。
对于阻抗变换，选择ADI 公司的高性能FET输入单电压反馈放大器AD8065芯片，构成跟随器来实现阻抗变换。
经过阻抗变换的信号，还要通过增益调节，在能使输入到A/D转换器的电压满足A/D的输入电压需求，采用模拟开关和宽带精密放大器配合，由模拟开关选通不同的接入电阻值，从而实现不同的放大倍数，达到程控放大的目的。
增益调节电路如图2所示，输入保护及阻抗变换电路如图3所示。
图2 增益调节电路图3 输入保护及阻抗变换电路FPGA控制单元可编程逻辑器件FPGA是一种半制定的ASIC，他允许电路设计者自行编程实现特定应用的功能。
本设计采用了原理图输入和VHDL语言输入两种不同的方法，控制单元承载了大部分控制任务，为各个功能模块提供相应的控制信号以确保整个系统工作的正确性。
具体实现如下几个方面的功能：分频电路及产生A/D转换器的控制信号本数据采集系统，具有比较宽的测量范围，在FPGA内部设计了一个分频电路，用来实现针对不同频率的被测信号选择不同的采样频率，确保采集数据更加精确。
分频单元采用图像输入方法实现其内部结构图如图4所示。
在图4中，利用T触发器在输入为1时，每个时钟沿到来时输出会发生跳变来实现分频的。
同时我们能看出，T触发器的输入是有一些逻辑组合构成的，这就构成了门控时钟。
对于门控时钟，仔细分析时钟函数，以避免毛刺的影响。
而门控时钟在满足以下两个条件时，则可确保时钟信号不出现危险的毛刺，门控时钟能像全局时钟相同可靠的工作。
·驱动时钟的逻辑必须只包含一个“和”门或一个“或”门。
如果采用所有附加逻在某些工作状态下，会出现竞争产生的毛刺。
·逻辑门的一个输入作为实际的时钟，而该逻辑门的所有其他输入必须当成地址或控制线，他们遵守相对于时钟的建立和保持时间的约束。
对于本设计中的A/D转换器，其控制信号只有两个：时钟输入信号CLK和使能输出信号OE。
CLK信号直接通过有源晶振输入60M 的信号，而OE信号则通过FPGA内部将和CLK同频同相的时钟信号反相后得到，这样刚好能满足A/D转换器的转换时序关系。
图4 分频电路内部结构图图 5 分频电路和频率选择电路符号图上述分频电路和频率选择电路及A/D转换器的控制信号产生电路在顶层生成了相对应的逻辑符号如图5所示。
FIFO功能单元设计本系统的A/D采样速率比较高，采样周期达到16.7ns，而选用的华邦公司单片机77E58，在晶振40MHz的读写周期是100ns，而且总线的传输速率又比较低，因此两者在速度上无法匹配。
在这种情况下，必须要在高速采集和低速处理之间建立相应的缓冲途径才能确保系统的正常工作。
为此在A/D转换器和单片机处理器中间加入一个先入先出式缓冲器(FIFO)，以缓解高速信号和低速设备之间的接口矛盾。
本设计中利用EP1K50QC208中自带的EAB(嵌入式逻辑块)，通过Quartus II 中的LPM工具直接生成两个512*8位的FIFO，作为两路A/D转换器的数据缓冲。
Quartus II中产生的图像符号和其时序波形图像如图6所示。
FIFO的输入信号有数据输入信号，直接和A/D转换器的输入相连下；写信号和写使能信号，写信号和上述频率选择信号相连，能以合适的速率将数据写入FIFO，写使能设置为永远有效；读信号和读使能信号，这都有单片机发出的控制信号给出；异步清零信号则在每次写FIFO前将其清空。
输出信号有数据信号，和单片机的数据线相连，传送数据；满标志信号，当有效时停止对FIFO的写操作；空标志信号，当有效时停止对FIFO的读操作。
图 6 FIFO图像符号和其时序波形图图7 测频模块的符号图频率测量模块设计图8 双通道波形显示频率测量模块在本系统中起着非常重要的作用，他不仅决定着采样频率，还决定液晶显示屏幕的基本时间基准。
测量频率其实就是单位时间内的计数。
在本设计中，测频模块的具体设计思路为：首先将A/D转换器转换后的数据通过一个比较器得到测频脉冲，由于本设计中的A/D将0V电压转换为0x80，为避免在0V附近的小信号振荡造成测频误差，将比较器的固定比较值设定为0x88。
然后将测频脉冲通过一个D触发器同步后便开始计数，在计数过程中为避免尖脉冲或毛刺信号造成对计数的影响，根据上次测频的结果选择合适的过滤脉宽，即比给定脉冲宽度小的信号脉冲将不会被计数，提高了整个测量的精度。
整个测频模块的符号图如图7所示。
在图7中，compare为比较模块，然后经过触发器同步后，通过脉宽过滤模块(FreLatch1)后到计数测频模块(MeasureFrequency),测量得到的数据通过八位寄存器counter_out1、counter_out2和counter_out3输出。
OneSecondPulse模块为产生1s脉冲的模块，为计数提供基准参考脉冲。
液晶显示及键盘模块在本次设计中，我们选用内置SED1335控制器的液晶显示模块MS320240B，分辨率为320*240。
不仅能独立的进行文本显示或图像显示，还能进行图像文本合成方式显示。
在本系统中能够把被测信号的波形、两个游标和波形相交点的电压值及时间值显示在液晶屏上。
在液晶屏的显示如图8所示。
在实现人机通信功能的单片机通信输入设备中，最简单的是由按键组成的开关矩阵构成的键盘，他随时能发出各种控制命令和进行数据输入。
通常按键所用为机械开关，有非常多缺点，主要是按键被按下或弹起时都会有轻微的抖动，抖动时间和开关的机械特性有关，一般为5ms~10ms。
为了避免在抖动期间扫描键盘得到错误的行值和列值，一般在检测到有键按下后延时10ms再进行扫描。
在本设计中，采用一个3*8的行列式键盘，发出各种命令来对采集器进行类似于示波器按钮的操作。
图9 简易示波器的上位机控制面板USB通信单元本次设计采用Cypress公司的CY7C68013芯片实现USB传输模块的设计，CY7C68013是符合USB2.0标准的芯片。
通过USB总线把采集的数据实时的传递给计算机，便于上位机也能实时的显示波形，还能非常方便的存储数据。
上位机应用程式设计在上位机中利用计算机强大的计算能力和图像环境，建立图像化的软面板来替代常规的仪器控制面板。
软面板上具有和实际仪器相似的开关、指示灯及其他控制部件。
用户通过鼠标或键盘操作软面板，检验仪器的性能和可操作性。
同时，用户不用编写测试程式，就能可进行测试、测量，实现了测试的自动化、智能化。
在本设计中采用LabVIEW编写上位机图应用程式。
简易示波器的上位机控制面板如图9所示，他主要实现双通道波形显示功能。
显示面板采用游标来进行电压和时间的测量，能减小人为的读数误差提高测量准确度。
当两个通道同时显示时，能通过前面板上的“当前通道选择”按钮来选择要显示的通道的参数。
RUN/STOP按键能够启动和停止数据采集显示模块，便于操作和读数。
前面板还带有拖拉和缩放按钮，方便查看图像。
结语本文是基于FPGA的简易数字示波器系统的硬件/软件的设计思路和设计方案。
此系统设计完成后，测试表明系统能将采集到的数据通过软件程式控制转换成相应的波形显示出来，显示的波形和输入信号的波形基本一致，能够实现数据采集、缓存、传输及波形显示等便携式采集系统的基本功能，具有非常广阔的应用前景。
参考文献：1．沈兰荪，高速数据采集系统的原理和应用，北京:人民邮电出版社，19952．赵新民，智能仪器设计基础，哈尔滨工业大学出版社，19993．刘全等，便携式20M数字存储示波器，电子制作，2005年第4期4．王成儒，李英伟，USB2.0原理和工程研发，北京：国防工业出版社，2004。