VerilogHDL硬件描述语言复习
硬件描述语言verilog简答题
1.assign always initial区别always过程反复执行其中的块语句，而initial过程语句只执行一次。
assign声明用于描述组合逻辑。
在always语句中，“=”表示阻塞赋值，<=表示非阻塞赋值Assign语句应该在always语句外部使用，而且是并行计算值。
在组合逻辑中使用阻塞式赋值，而在时序逻辑中需要使用非阻塞式赋值。
initial语句在模拟开始时执行体内的语句，2.触发器,锁存器,寄存器区别触发器：包括锁存器和寄存器。
锁存器：电平触发的存储单元，在有效电平时间里可以多次改变数据.优点是占触发器资源少，缺点是容易产生毛刺。
在FPGA中用的很少，因为FPGA中触发器的资源非常丰富。
寄存器：边沿触发的存储单元，在上升或下降沿数据变化，一个周期里只能变化一次。
3.测试程序的作用:测试程序是用于测试其他待测试模块的硬件描述语言模块。
此程序包含了向待测试模块提供输入的语句，已测试是否产生了理想的正确输出。
输入和期待的输出模式成为测试向量。
4时序图定义:答：时序图是显示了缓冲器的一个输入改变和随后输出的改变所产生的延迟的图，她描绘了输入改变时缓冲器电路的瞬间响应。
5.两种时序电路，(怎么样判断同步时序电路)同步时序电路：如果一个由多个元件连接构成电路是同步时序电路，需满足：每一个电路元件是寄存器或组合电路,至少有一个电路元件是寄存器所有寄存器接收同一个时钟信号,每一个环路至少包含一个寄存器非同步时序电路称为异步电路。
6.什么是组合电路（组合电路的判断条件），什么是时序电路答：组合电路的输出仅仅取决输入的值。
时序电路的输出取决于当前的输入值和之前的输入值。
组合电路没有记忆，时序电路是有记忆的。
如果一个电路由互相连接的电路组件构成，在满足以下条件时，它就是组合电路。
一，每一个电路组件本身都是组合电路二，每一个电路节点或者是一个电路的输入，或者仅仅连接到一个电路组件的一个输出端口。
VerilogHDL复习题与答案
VerilogHDL硬件描述语言复习一、1. Verilog HDL 是在哪一年首次被I E E E标准化的答：Verilog HDL是在1995年首次被IEEE标准化的..2. Verilog HDL支持哪三种基本描述方式答：Verilog HDL可采用三种不同方式或混合方式对设计建模..这些方式包括：行为描述方式—使用过程化结构建模；数据流方式—使用连续赋值语句方式建模；结构化方式—使用门和模块实例语句描述建模3. Verilog HDL 是由哪个公司最先开发的答：Verilog HDL是由Gateway Design Automation公司最先开发的4. Verilog HDL中的两类主要数据类型什么答：线网数据类型和寄存器数据类型..线网类型表示构件间的物理连线; 而寄存器类型表示抽象的数据存储元件..5. U D P代表什么答：UDP代表用户定义原语6. 写出两个开关级基本门的名称..答：pmos nmos7.写出两个基本逻辑门的名称..答：and or8.在数据流描述方式中使用什么语句描述一个设计答：设计的数据流行为使用连续赋值语句进行描述9. 采用结构描述方式描述1位全加器..答：module full_adda;b;cin;s;co;input a;b;cin;output s;co;wire S1;T1;T2;T3;xorX1S1;a;b;X2s;S1;cin;andA1T3;a;b;A2T2;b;cin;A3T1;a;cin;orO1co;T1;T2;T3;endmodule10. i n i t i a l语句与always 语句的关键区别是什么答： 1 initial语句：此语句只执行一次..2 always语句：此语句总是循环执行; 或者说此语句重复执行..11.采用数据流方式描述2 - 4译码器..答：'timescale 1ns/nsmodule Decoder2×4A;B;EN;Z;input A;B;EN;output 0:3Z;wire abar;Bbar;assign #1 Abar=~A;assign #1 Bbar=~B;assign #2 Z0=~Abar&Bbar&EN;assign #2 Z1=~Abar&B&EN;assign #2 Z2=~A&Bbar&EN;assign #2 Z3=~A&B&EN;endmodule1 2. 找出下面连续赋值语句的错误..assign Reset=#2 Sel^WriteBus;答：不符合连续赋值语句的语法;应该为:assign #2 Reset = ^ WriteBus;二、1. 下列标识符哪些合法;哪些非法C O u n T; 1_2 M a n y; \**1; R e a l ; \wait; Initial答：COunT合法;1_2 Many非法;\**1;Real 非法;\wait合法;Initial合法2. 在Verilog HDL中是否有布尔类型答：没有3. 如果线网类型变量说明后未赋值;其缺省值为多少答：z4. Verilog HDL 允许没有显式说明的线网类型..如果是这样;怎样决定线网类型答：在Verilog HDL 中;有可能不必声明某种线网类型..在这样的情况下;缺省线网类型为1位线网..5.下面的说明错在哪里i n t e g e r 0:3 R i p p l e;答：应该是integer Ripple 0:36. Verilog HDL有哪几大类数据类型答：verilog hdl 有两大类数据类型:线网类型和寄存器类型..7.Verilog HDL有哪几种寄存器类型答：有五种不同的寄存器类型：reg、integer、time、real、realtime..三、1. 假定长度为6 4个字的存储器; 每个字8位;编写Verilog 代码;按逆序交换存储器的内容..即将第0个字与第6 3个字交换;第1个字与第6 2个字交换;依此类推..答：reg 7:0 mem 63:0;integer i = 0;reg 7:0 temp;whilei < 32begintemp = memi;memi = mem63 - i;mem63 - i = temp;i = i + 1;end2. 假定3 2位总线A d d re s s _ B u s; 编写一个表达式;计算从第11位到第2 0位的归约与非.. 答：~& addressBus20:113. 假定一条总线C o n t ro l _ B u s 1 5 : 0 ;编写赋值语句将总线分为两条总线：A b u s 0 : 9 和B b u s 6 : 1 ..答：Abus = ControlBus9:0;Bbus = ControlBus15:10;4. 编写一个表达式;执行算术移位;将Qparity 中包含的8位有符号数算术移位..答：{Qparity7-i:0; Qparity7:8-i}//左移;i表示移的位数{Qparityi-1:0; Qparity7: i}//右移;i表示移的位数5.使用条件操作符; 编写赋值语句选择N e x t S t a t e的值..如果C u rre n t S t a t e的值为R E S E T; 那么N e x t S t a t e的值为G O；如果C u rre n t S t a t e的值为G O;则N e x t S t a t e 的值为B U S Y；如果C u rre n t S t a t e的值为B U S Y；则N e x t S t a t e的值为R E S E T..答：NextState = CurrentState == RESET Go : CurrentState == Go BUSY : RESET6. 如何从标量变量A;B;C和D中产生总线B u s Q0:3 如何从两条总线B u s A 0 : 3 和B u s Y 2 0 : 1 5 形成新的总线B u s R 1 0 : 1答：BusQ3:0 = {D; C; B; A}BusR10:1 = {BusY20:15; BusA3:0}四、1、Verilig HDL提供的内置基本门分为哪几类1 多输入门、2 多输出门、3 三态门2、多输入门与多输出门的区别在哪里答：多输入门：and nand nor or xor xnor 这些逻辑门只有单个输出; 1个或多个输入第一个端口是输出;其它端口是输入..多输出门有:buf; not 这些门都只有单个输入;一个或多个输出最后的端口是输入端口;其余的所有端口为输出端口..3、Verilog HDL内置的mos开关门有哪些答：cmos; nmos; pmos; rcmos; rnmos; rpmos4、门时延值的组成有哪几个值答：1 上升时延2 下降时延3 关断时延5. Verilig HDL提供的内置基本门分为哪几类答：1 多输入门2 多输出门 3 三态门4 上拉、下拉电阻5 MOS开关6 双向开关6.假定一条总线Control_Bus7:0;编写赋值语句将总线分为两条总线：Abus 0:2和Bbus 4 : 1 ..答：Abus=ControlBus2:0;Bbus=ControlBus15:12;7. 编写一个表达式;执行算术移位;将Qparity 中包含的8位有符号数算术左移3位..答：{Qparity4:0; Qparity7:5}8.要求采用数据流方式设计一个半加器;写出完整的Verilig HDL设计模块..答：module half_addSum; Cout;A; B;input A; B;output Sum; Cout;assign Sum=A^B;assign Cout=A&B;endmodule五、1、操作符有按操作数个数分为3 种类型;其中三目操作符有 2 个操作符和 3 个操作数..2、关键字全是小写;标识符的首字符必须是字母或下划线..3、数字A=5’b011 的表示z ..设B=5’b101x1;C=5’b01x11;则操作运算F=B+C的结果F= 5'bxxxxx ..4、VerilogHDL中保存字符串“Hello”需要 5 位..5、声明reg 7:0data4:0表示5 个8 位的存储单元..6、module testq;clk;crt;output q;reg q;Input clk;crt;always @posedge clkbeginifcrt==1q=~q;endendmodule7、数据流建模的主要语法结构是assign LHS_target = RHS_expression; 语句;采用assign 关键字开始..8、线网赋值延迟可以通过普通赋值延迟; 隐式连续赋值延迟和线网声明延迟三种方法来实现..9、模型引用时;要指定实例名;但硬件和用户定义原语例外..10、语句assign #2:3:4;5:6:7portout;clk;in中的典型关断延迟是 4 ;最大关断延时是7 ..11、VerilogHDL语言可以从四个不同的抽象层次描述电路;这四层是开关级、门级、寄存器传送级、算法级12、结构化建模的主要语句是内置门原语和用户定义原语..六、1．门级建模的类型有：Aor和AND BOR和andCand和or DA、B、C都正确 C2．VerilogHDL使用的是逻辑是：A二值逻辑B四值逻辑C三值逻辑D八种强度 B3．不属于寄存器类型的是：Ainteger BregCwand Dtime C4．VerilogHDL语言中;标识符的作用范围是：A本模块B外部模块C所有模块D全局模块 A5．具有多个输出端口的门是：Aand BorCnor Dnot D七、1、语句内部时延与语句前时延效果是否一样答：不一样2、当时延表达式为负数时;时延值是如何处理得到答：取绝对值3、VeriligHDL有几种循环语句分别采用关键字是什么答：总共有四种循环语句;分别采用forever、repeat、while、for..八、1．VerilogHDL语言和C语言的结构化语句有何不同答:1.Verilog HDL是在C语言的基础上发展起来的;保留了C语言的结构特点..2.C语言由函数组成;Verilog由模块module组成3.C语言通过函数名及其端口变量实现调用;Verilog也通过模块名和端口变量实现调用4.C语言有主函数main;Verilog的个module均等价;但必有一个顶层模块;包含芯片系统与外界的所有I/O信号5.C语言是顺序执行;而Verilog的所有module均并发执行6.C 语言与Verilog语法相似..2、VerilogHDL语言的操作符类型有哪些其数据流建模采用什么来描述设计吗答：算术、逻辑、关系、等价、按位、缩减、移位、拼接、条件数据流建模采用算术与逻辑来描述设计3、VerilogHDL语言的优点是什么答：Verilog HDL语言的优势:由于它在其门级描述的底层;也就是晶体管开关的描述方面比VHDL等各种其它的HDL语言有更强的功能..所以在复杂数字逻辑电路和系统的设计仿真时更有优势；描述的设计思想、电路结构和逻辑关系清晰明了;并且设计语言简练、易学易用；其模块化分层结构在大规模设计时更能体现出优势..因此可以看出;Verilog HDL语言在EDA设计中相对与其他的各种硬件描述语言更有优势..4、下列例子中;b;c;d的最终值分别是什么initialbeginb=1’b1;c=1’b0;#10 b=1’b0;endinitialbegind=#25{b|c};end答:b=1'b0、c=1'b0、d=1'b05．一位全减器模块wsub具有三个一位输入：x;y和z前面的借位;两个一位的输出D差和B借位..计算D和B的逻辑等式如下所示：..D..yx=++..+..xyzzzxyyzx..+=B.+yzyzxx写出VerilogHDL数据流描述的该全减器wsub..答： module wsubD;B;x;y;xinput x;y;z；output D;B；assign D=~x*~y*~z+~x*y*~z+x*~y*~Z+x*y*z；assign B=~x*y+~x*z+y*z；endmodule。
verilog hdl语言100例详解
verilog hdl语言100例详解Verilog HDL语言是一种硬件描述语言，用于描述数字电路和系统的行为和结构。
它是硬件设计工程师在数字电路设计中的重要工具。
本文将介绍100个例子，详细解释Verilog HDL语言的应用。
1. 基本门电路：Verilog HDL可以用于描述基本门电路，如与门、或门、非门等。
例如，下面是一个描述与门电路的Verilog HDL代码：```verilogmodule and_gate(input a, input b, output y);assign y = a & b;endmodule```2. 多路选择器：Verilog HDL也可以用于描述多路选择器。
例如，下面是一个描述2:1多路选择器的Verilog HDL代码：```verilogmodule mux_2to1(input a, input b, input sel, output y);assign y = sel ? b : a;endmodule```3. 寄存器：Verilog HDL可以用于描述寄存器。
例如，下面是一个描述8位寄存器的Verilog HDL代码：```verilogmodule register_8bit(input [7:0] d, input clk, input reset, output reg [7:0] q);always @(posedge clk or posedge reset)if (reset)q <= 0;elseq <= d;endmodule```4. 计数器：Verilog HDL可以用于描述计数器。
例如，下面是一个描述8位计数器的Verilog HDL代码：```verilogmodule counter_8bit(input clk, input reset, output reg [7:0] count);always @(posedge clk or posedge reset)if (reset)count <= 0;elsecount <= count + 1;endmodule```5. 加法器：Verilog HDL可以用于描述加法器。
硬件描述语言 Verilog HDL
`include指令
变量声明（wire,reg及其它类型） 数据流语句（assign） 低层模块的实例 过程块always和initial（包含所有的行为语句） 任务（task）和函数（function）
endmodule; 模块结束语句
16
4.3.3 模块和端口
17
4.3.3 模块和端口
3．$stop任务和$finish任务
۞ $stop任务使得仿真被挂起（例：暂停仿真以检查 信号值 ）
۞ $finish任务将结束仿真，并退出仿真环境
21
4.3.3 系统任务和系统函数
常用的几个系统任务和系统函数：
4．时间函数：$time ，$stime ，$realtime 5．$random函数
32
4.4.2 数据类型
2．变量（Variable）类型 （reg、integer、time、real、realtime） 数据存储单元的抽象，下一次赋值前，变量的值保持不变 （1）寄存器（reg）变量类型
۞ 对应具有状态保持作用的硬件电路，如触发器、锁存器等
۞ 声明形式：reg [msb:lsb] reg1,reg2,...regN;
3
4.1 HDL简介
4.1.1 关于HDL（硬件描述语言）
使用HDL ۞用一种高级语言来表达大规模集成电路的功能，隐藏
其具体实现的细节，对数字电路和数字逻辑系统能够 进行形式化的描述。 ۞提高逻辑设计效率，降低设计成本，缩短设计周期。 ۞多方位的仿真可以在设计完成之前检测到其错误，减 少设计重复的次数，使第一次投片便能成功实现芯片 成为可能。 ۞使检测各种设计方案变得容易和方便，对方案的修改 只需要修改HDL程序，比修改原理图容易得多。
Verilog-HDL期末考试复习题
【第一章】1、FPGA 芯片的发展主要体现在哪几个方面?未来的发展趋势是什么？答：新型芯片的规模越来越大，成本越来越低,低端的FPGA已逐步取代了传统的数字元件.先进的ASIC生产工艺已经被用于FPGA的生产，越来越丰富的处理器内核被嵌入到高端的FPGA芯片中，基于FPGA的开发成为一项系统级设计工程。
随着半导体制造工艺的不同提高，FPGA的集成度将不断提高,制造成本将不断降低，其作为替代ASIC来实现电子系统的前景将日趋光明。
2、EDA 技术的优势是什么？答:1.用HDL对数字系统进行抽象的行为与功能描述以及具体的内部线路结构描述，从而可以在电子设计的各个阶段、各个层次进行计算机模拟验证，保证设计过程的正确性，可以大大降低设计成本，缩短设计周期。
2.EDA工具之所以能够完成各种自动设计过程，关键是有各类库的支持。
3.某些HDL也是文档型的语言，极大地简化了设计文档的管理。
4。
EDA具有日益强大的逻辑设计仿真测试技术，极大地提高了大规模系统电子设计的自动化程度。
5。
基于EDA技术的设计，由于用HDL表达的成功的专用功能设计在实现目标方面有很大的可选性,它既可以用不同来源的通用FPGA/CPLD实现，也可以直接以ASIC来实现，设计者拥有完全的自主权。
6。
EDA技术的设计语言是标准化的，不会由于设计对象的不同而改变;它的开发工具是规范化的，EDA软件平台支持任何标准化的设计语言；它的设计成果是通用性的,IP核具有规范的接口协议。
良好的可移植与可测试性，为系统开发提供了可靠的保证。
7.EDA技术能将所有设计环节纳入统一的自顶向下的设计方案中。
8。
EDA不但在整个设计流程上充分利用计算机的自动设计能力，在各个设计层次上利用计算机完成不同内容的仿真模拟,而且在系统板设计结束后仍可利用计算机对硬件系统进行完整全面的测试。
3、EDA 的设计流程包括哪几个环节？ANS: ①设计输入（原理图/HDL 文本编辑) ②综合③FPGA/CPLD 适配④时序仿真与功能门级仿真⑤FPGA/CPLD 编程下载⑥FPGA/CPLD 器件电路硬件检测。
verilog知识点总结
verilog知识点总结Verilog是一种硬件描述语言（HDL），用于描述数字电路和系统，它广泛应用于数字系统设计和仿真领域。
本文将总结一些Verilog 的重要知识点，以帮助读者更好地理解和应用Verilog。
一、Verilog的基本语法Verilog的基本语法包括模块声明、端口声明、信号声明、数据类型、运算符等。
Verilog中的模块是设计的基本单元，模块声明包括模块名和端口声明。
端口可以是输入、输出或双向的。
信号声明用于定义内部信号，可以是寄存器或线网类型。
Verilog支持多种数据类型，包括整数、浮点数、向量、数组等。
Verilog还提供了丰富的运算符，包括算术运算符、逻辑运算符、位运算符等。
二、组合逻辑电路描述Verilog可以用来描述各种组合逻辑电路，如与门、或门、非门等。
通过使用逻辑运算符和条件语句，可以很方便地描述组合逻辑电路的功能。
Verilog还提供了多种语法结构，如if语句、case语句等，用于描述复杂的逻辑功能。
三、时序逻辑电路描述时序逻辑电路是一种带有状态的电路，Verilog可以用来描述各种时序逻辑电路，如触发器、计数器、状态机等。
通过使用时钟信号和触发器，可以实现电路的时序行为。
Verilog提供了多种触发器类型，如D触发器、JK触发器、T触发器等，可以根据实际需求选择合适的触发器类型。
四、模块实例化和层次化设计Verilog支持模块的实例化和层次化设计，可以将一个模块实例化为另一个模块的一部分。
通过模块实例化，可以方便地实现模块的复用和层次化设计。
层次化设计可以使整个系统更加清晰和模块化，方便调试和维护。
五、仿真和验证Verilog可以用于对设计进行仿真和验证，以确保设计的正确性。
Verilog提供了仿真器，可以对设计进行时序仿真和波形查看。
通过仿真，可以验证设计的功能和时序行为是否符合要求。
Verilog 还支持测试向量的生成和自动验证，可以自动生成测试向量并进行自动验证。
Verilog HDL复习题
聂雄题型介绍：一、选择题（每小题2分，共20分）1.在verilog中，下列语句哪个不是分支语句？（ d ）161(A) if-else (B) case (C) casez (D) repeat循环2．下列哪些的不属于基本门级元件（ d ）136(A) nand (B) nor (C) and (D) RAM3．已知“a =1b’1; b=3b'001;”那么{a,b}＝（ c ）120 131(A) 4b'0011 (B) 3b'001 (C) 4b'1001 (D) 3b'101…………其它略……….二、填空题（每小题2分，共10分）1. 完整的条件语句将产生组合电路，不完整的条件语句将产生时序电路。
2. 阻塞性赋值符号为 = ，非阻塞性赋值符号为《= 。
…………其它略……….三、简答题：（每小题5分，共20分）1. 结构化描述可以通过哪几种方式进行结构建模？（5分）1172. FPGA芯片主流的生产厂家有哪3家？每个厂家列举2个型号芯片，并说明它所具有的逻辑门数量和IO端口数量。
（5分）…………其它略……….六、设计题（每小题10分，共40分）1. 使用Verilog语言，设计一个带有异步复位控制端的100进制计数器。
（10分）1862. 基于Verilog语言设计一个8选一数据选择器，写出Verilog代码。
（10分）180 module option(a,b,c,d,e,f,g,h,s0,s1,s2,out);input [2:0] a,b,c,d,e,f,g,h;input s0,s1,s2;output [2:0] out;reg [2:0] out;always@(a or b or c or d or e or f or g or h or s0 or s1 or s2)begincase({s0,s1,s2})3'd0 : out=a;3'd1 : out=b;3'd2 : out=c;3'd3 : out=d;3'd4 : out=e;3'd5 : out=f;3'd6 : out=g;3'd7 : out=h;endcase endendmodule…………其它略……….网上试题：填空：1.已知x=4’b1001,y=4’0110,则 x 的 4 位补码为4’b1111，而 y 的 4 位的补码为4’b0110?2.在 case 语句中至少要有一条 default 语句。
硬件描述语言Verilog HDL
6.2 Verilog HDL 入门 6.2.1 Verilog HDL 的基本结构 6.2.2 简单 Verilog HDL 实例
9
6.2.1 Verilog HDL的基本结构
Verilog 使用大约100个预定义的关键词定义该语言的结构 1. VerilogHDL 程序由模块构成。每个模块的内容都是嵌在关键词module和 endmodule两个语句之间。每个模块实现特定的功能。 2. 每个模块先要进行端口的定义，并说明输入（input) 、输出（output)和 双向（inout)，然后对模块功能进行描述。 3. 除了endmodule语句外，每个语句后必须有分号。 4. 可以用/* --- */和//…..，对VerilogHDL程序的任何部分做注释。
例 2选1数据选择器的程序实例
a
0 out
b
1
sel
13
module mux2_1(out, a, b, sel) ;
output out;
数
input a, b; input sel;
assign out= sel ? b : a;
据 流 描 述
endmodule
module mux2_1(out, a, b, sel) ;
VHDL 和Verilog 的功能较强，属于行为(功能)描述语言。两种HDL均为IEEE标准。 特别是Verilog HDL的语法来源于C语言，它较 VHDL 好用好学。
7
6.1 概 述 6.2 Verilog HDL入门 6.3 Verilog HDL基本语法规则 6.4 Verilog HDL结构级建模 6.5 Verilog HDL数据流建模 6.6 Verilog HDL行为级建模 6.7 数字钟电路设计
硬件描述语言VerilogHDL基础
入zz x x x
CSLG
4、设计举例
试用Verilog语言的门级 元件描述2线-4线译码器.
E1
& Y0
//Gate-level description of a 2-to-4-
line decoder
module _2to4decoder (A1,A0,E,Y);
input A,B,E;
output [3:0] Y;
常量
格式为：<＋/－><位宽>’<基数符号><数 例值如>：3’b101、5’o37、8’he3，8’b1001_0011
实数型常量 十进制记数法 如： 0.1、2.0、5.67
科学记数法 如: 23_5.1e2、5E－4
23510.0、 0.0005
CSLG
❖Verilog允许用参数定义语句定义一个标识 符来代表一个常量，称为符号常量。
CSLG
CSLG
用Verilog HDL描述组合逻辑电路
用VerilogHDL描述组合逻辑电路
❖用VerilogHDL描述组合逻辑电路有三种不 同抽象级别：
▪ 门级描述 ▪ 数据流描述 ▪ 行为级描述
❖VerilogHDL描述的电路就是该电路的 VerilogHDL模型。
CSLG
•门级描述：
一般使用Primitive（内部元件）、自定义的下层模块对电 路描述。主要用于层次化设计中。
多输入端的或非门
多输入端的异或非门
多输出端的反相器
控制信号高电平有效的 三态反相器
控制信号低电平有效的 三态反相器
CSLG
Verilog 基本门级元件
and n-input AND gate
Verilog HDL整理(一)
Verilog HDL语言整理（一）一、基本概念Verilog HDL是一种行为数字逻辑电路设计的语言，用Vrilog HDL描述的电路设计就是该电路的Verilog HDL模型。
Verilog HDL既是一种行为描述的语言，也是一种结构描述的语言。
也就是说，既可以用电路的功能描述，也可以用元器件和它们之间的连接来建立所设计电路的Verilog HDL模型。
一个复杂电路的完整Verilog HDL模型是由若干个Verilog HDL模块构成的，每一个模块又可以由若干个子模块构成。
利用Verilog HDL语言结构所提供的这种功能就可以构造一个模块间的清晰层次结构来描述极其复杂的大型设计。
RTL描述：硬件描述语言HDL中包含可综合和不可综合的语句，用可综合语句构建的电路描述代码可以通过HDL综合器生成可实现的电路，于是把一切用可综合语句表述的HDL代码形式称为RTL描述。
二、模型类别Verilog模型可以是实际电路的不同级别的抽象。
这些抽象的级别和它们对应的模型类型共有五种：系统级（system）：用高级语言结构实现设计模块外部功能的模型。
算法级（algorithmic）：用高级语言结构实现设计算法的模型。
RTL级（Register Transfer Level）:描述数据在寄存器之间流动和如何处理这些数据的模型。
门级（gate-level）：描述逻辑门以及逻辑门之间的连接的模型。
开关级（switch-level）:描述器件中三极管和储存节点以及它们之间连接的模型。
RTL/功能级门级/结构级版图布局/物理级三、语法1、模块语句一般格式module 模块名（端口名称表）模块端口描述模块功能描述endmoduleVerilog程序块完全嵌在module和endmodule之间，每个Verilog程序块应该包括四个部分：端口定义、I/0说明、内部信号声明、功能定义。
2、端口语句input 端口名1；端口名2output 端口名1；端口名2inout 端口名1；端口名2带位宽的端口input[msb:lsb] 端口名1；端口名23、assign连续赋值语句（1）不带延时的assign赋值语句assign 目标变量名=驱动表达式（2）带延时的assign赋值语句assign #A目标变量名=驱动表达式延时A个单位后再将驱动表达式的值赋给目标变量，延时在综合中被忽略，不参与综合（3）assign赋值语句是并行的，不允许同一目标变量有多个赋值语句表达式，而且目标变量必须是网线型变量。
硬件描述语言verilog_HDL基础
12
1.4 Verilog 目前的应用情况和适用的设计
Verilog 较为适合系统级(System)、算法 级(Alogrithem)、寄存器传输级(RTL)、逻辑 (Logic)、门级(Gate)和电路开关级(Switch)的
设计，而对于特大型（千万门级以上）的系 统级(System)设计，则VHDL更为合适。
2020/2/28
13
1.5 采用 Verilog HDL 设计复杂数字电路的优点
1.5.1 传统设计方法——电路原理图输入法
采用电路原理图输入法进行设计，周期长、需 要专门的设计工具、需手工布线等。这种低水平的 设计方法大大延长了设计周期。
2020/2/28
14
1.5.2 Verilog HDL 设计法与传统的电路 原理图输入法的比较
2020/2/28
3
什么是硬件描述语言
具有特殊结构能够对硬件逻辑电路的功能进行描述的一种高级 编程语言
这种特殊结构能够：
描述电路的连接 描述电路的功能 在不同抽象级上描述电路 描述电路的时序 表达具有并行性
HDL主要有两种：Verilog和VHDL
Verilog起源于C语言，因此非常类似于C语言，容易掌握 VHDL格式严谨 VHDL出现较晚，但标准化早。IEEE 1706-1985标准。
2020/2/28
24
概述
Verilog HDL行为描述语言具有以下功能：
• 可描述顺序执行或并行执行的程序结构。 • 用延迟表达式或事件表达式来明确地控制过程的启动时间。 • 通过命名的事件来触发其它过程里的激活行为或停止行为。 • 提供了条件如if-else、case、循环程序结构。 • 提供了可带参数且非零延续时间的任务(task)程序结构。 • 提供了可定义新的操作符的函数结构(function)。 • 提供了用于建立表达式的算术运算符、逻辑运算符、位运算 符。 • Verilog HDL语言作为一种结构化的语言也非常适合于门级 和开关级的模型设计。
Verilog简答题
1.什么是硬件描述语句？它的主要作用是什么？硬件描述语言（HDL），它类似于高级程序设计语言，它是一种以文本形式描述数字系统硬件结构和行为的语言，用它可以表示逻辑电路图，逻辑表达式，还可以表示更复杂的数字逻辑系统所完成的逻辑功能。
2.Verilog 规定的几种基本逻辑值是什么？0：逻辑0或“假”1：逻辑1或“真”x或X: 未知z或Z：高阻3.reg型和wire型变量有什么本质的区别？如果用wire型变量没有被驱动，其值是多少？1）wire型数据是硬件电路中元件之间实际连线的抽象，其特点是输出的值紧跟输入值的变化而变化。
wire型的变量不能储存值，而且它必须受到驱动器的驱动。
（如果wire型变量没有连接到驱动，其值为高阻态z。
）2）reg型表示一个抽象的数据存储单元，它具有状态保持作用。
reg型变量必须放在过程语句中，通过过程赋值语句赋值；在always，initial等过程块内被赋值的信号必须定义成寄存器型。
（在未被赋值时，reg型的默认值为x。
）4.initial语句与always语句的关键区别是什么？（过程语句）1）initial过程块中的语句只能执行一次，常用于测试文件和虚拟模块的编写，通常不能被逻辑综合工具支持。
2）always过程块中的语句是不断重复执行的，直到仿真过程结束。
always语句后跟着的过程块是否运行，则要看它的触发条件是否满足。
always过程语句是可综合的。
5.块语句顺序块的特点1）顺序块中的语句是按顺序执行的，只有前面的语句执行完成之后才能执行后面的语句。
2）延迟总是相对前面那条语句执行完成的仿真时间的。
并行块的特点1）块内语句并行执行，块内各语句的顺序是任意的。
2）语句执行的顺序是由各自语句内延迟或事件控制决定的。
3）语句中的延迟或事件控制是相对于块语句开始执行的时刻而言的。
两者之间的区别在于：当控制转移到块语句的时刻，并行块中所有的语句同时开始执行，语句之间的先后顺序是无关紧要的。
verilog HDL 名词解释和程序 期末试卷重点
名词解释：1.EDA：是电子设计自动化的缩写，EDA技术就是以计算机为工具，设计者在EDA软件平台上，用硬件描述语言VHDL完成设计文件，然后由计算机自动地完成逻辑编译、化简、分割、综合、优化、布局、布线和仿真，直至对于特定目标芯片的适配编译、逻辑映射和编程下载等工作。
2.HDL：硬件描述语言，是一种以文本形式描述数字电路和数字系统的语言，是指对硬件电路进行行为描述、寄存器传输描述或者结构化描述的一种新兴语言。
3.FPGA（：现场可编程逻辑门阵列，它采用了逻辑单元阵列LCA这样一个概念，内部包括可配置逻辑模块CLB、输入输出模块IOB和内部连线三个部分。
FPGA利用小型查找表（16×1RAM）来实现组合逻辑。
4.CPLD：复杂的可编程逻辑器件, 主要是由可编程逻辑宏单元围绕中心的可编程互连矩阵单元组成。
是一种用户根据各自需要而自行构造逻辑功能的数字集成电路。
其基本设计方法是借助集成开发软件平台，用原理图、硬件描述语言等方法，生成相应的目标文件，通过下载电缆（“在系统”编程）将代码传送到目标芯片中，实现设计的数字系统。
5.IP: IP是知识产权核或知识产权模块，用于ASIC或FPGA/CPLD中的预先设计好的电路功能模块。
6.Testbench: 在设计数字电路系统时，通常将测试模块和功能模块分开设计，其中测试模块也称测试台（Testbench）。
Testbench是通过对设计部分施加激励，然后检查其输出正确与否来完成其验证功能的。
7.reg:是寄存器数据类型的关键字，其表示一个抽象的数据存储单元。
reg只能在initial和always 中赋值。
而reg在过程赋值语句中使用。
reg型数据常用来表示always模块内的指定信号，代表触发器。
通常在设计中要由always模块通过使用行为描述语句来表达逻辑关系。
在always块内被赋值的每一个信号都必须定义为reg型。
8.wire:是最常用的Net型变量。
(完整word版)EDA-VerilogHDL期末复习题总结必过
FPGA全称为复杂可编程逻辑器件；
FPGA是基于乘积项结构的可编程逻辑器件；
基于SRAM的FPGA器件，在每次上电后必须进行一次配置；
在Altera公司生产的器件中，MAX7000系列属FPGA结构。
以下关于状态机的描述中正确的是（ B ）
．Moore型状态机其输出是当前状态和所有输入的函数
．与Moore型状态机相比，Mealy型的输出变化要领先一个时钟周期
．Mealy型状态机其输出是当前状态的函数
．以上都不对
目前应用最广泛的硬件描述语言是（ 说明： “input [7:0] a;”，则关于该端口说法正确的是（ A ）。
IEEE 标准的硬件描述语言是 verilog HDL 和 VHDL 。
Verilog 语言规定的两种主要的数据类型分别是 wire( 或 net) 和 reg 。程
wire( 或 net) 。
Verilog 语言规定了逻辑电路中信号的 4 种状态，分别是 0， 1， X 和 Z。
0 表示低电平状态， 1 表示高电平状态， X 表示 不定态（或未知状
输入端口，位宽为 8
输出端口，位宽为 8
输入端口，位宽为 7
输出端口，位宽为 7
基于 EDA 软件的 FPGA / CPLD 设计流程为：原理图 /HDL 文本输入 → 综合
___ __→ → 适 配 → 编 程 下 载 → 硬 件 测 试 。 正 确 的 是( B )。
②时序仿真 ③逻辑综合 ④配置 ⑤分配管脚
不完整的IF语句，其综合结果可实现（ A ）
时序逻辑电路 B.组合逻辑电 C. 双向电路 D. 三态控制电路
综合是EDA设计流程的关键步骤，在下面对综合的描述中，（ D ）是错误的。
Verilog硬件描述语言
Verilog HDL硬件描述语言2.1 Verilog HDL概述2.1.1 Verilog HDL的特点Verilog HDL和VHDL一样，是目前大规模集成电路设计中最具代表性、使用最广泛的硬件描述语言之一。
作为硬件描述语言，Verilog HDL具有如下特点：1. 能够在不同的抽象层次上，如系统级、行为级、RTL（Register Transfer Level）级、门级和开关级，对设计系统进行精确而简练的描述；2. 能够在每个抽象层次的描述上对设计进行仿真验证，及时发现可能存在的设计错误，缩短设计周期，并保证整个设计过程的正确性；3. 由于代码描述与具体工艺实现无关，便于设计标准化，提高设计的可重用性。
如果有C语言的编程经验，只需很短的时间内就能学会和掌握Verilog HDL，因此，Verilog HDL可以作为学习HDL设计方法的入门和基础。
2.1.2 Verilog HDL的基本结构Verilog HDL描述是由模块（module）构成的，每个模块对应的是硬件电路中的逻辑实体。
因此，每个模块都有自己独立的功能或结构，以及用于与其它模块之间相互通信的端口。
例如，一个模块可以代表一个简单的门，一个计数器，一个存储器，甚至是计算机系统等。
例2-1-1 加法器的verilog描述module adder (in1, in2, sum);input in1,in2;output [1:0] sum;wire in1,in2;reg [1:0] sum;always @ (in1 or in2)beginsum=in1+in2;endendmodule从这个例子中可以看出，一段完整的代码主要由以下几部分组成：可以了解到一些基本信息，如代码中加法器的主要功能、设计工程师、完成的日期及版本。
例2-1-1的模块名是adder，有两个输入端口in1，in2和一个输出端口sum。
其中，输入信号是一位的，其数据类型声明为连线型(wire)；输出是两位的寄存器类型。
Verilog硬件描述语言(二)三目运算符
要点 ：
不使用初始化语句，不使用任务和函数 不使用带有延时的描述 不使用for循环 在always里面慎用乘法和除法
~ | ^~,~^
按位取反 按位或 按位同或
& ^
按位与 按位异或
& 0 1 x
0 0 0 0
1 0 1 x
x 0 x x
| 0 1 x
0 0 1 x
1 1 1 1
x x 1 x
^ 0 1 x
0 0 1 x
1 1 0 x
x x x x
按位与真值表
按位或真值表
按位异或真值表
关系运算符 (Relational operator)
移位运算符
>> << 用法：
(Shift operator)
右移 左移
移位操作符只有两个：左移和右移 A>>n或A<<n; 表示把操作数右移或左移n位；移出的位用0添补
条件运算符
(Conditional operator)
?
这是一个三目运算符，对3个操作数进行运算。 用法： signal=condition?true_expression:flase_expression;
举例 ：七段数码管显示译码器
module decode4_7(decodeout,indec); output[6:0] decodeout; input[3:0] indec; reg[6:0] decodeout; always @(indec) begin
end endmodule
case(indec) 4'd0: decodeout=7'b1111110; 4'd1: decodeout=7'b0110000; 4'd2: decodeout=7'b1101101; 4'd3: decodeout=7'b1111001; 4'd4: decodeout=7'b0110011; 4'd5: decodeout=7'b1011011; 4'd6: decodeout=7'b1011111; 4'd7: decodeout=7'b1110000; 4'd8: decodeout=7'b1111111; 4'd9: decodeout=7'b1111011; default: decodeout=7'b1111111; endcase
verilog hdl 习题答案
verilog hdl 习题答案Verilog HDL 习题答案Verilog HDL（硬件描述语言）是一种用于描述数字电路的硬件描述语言，它被广泛应用于数字系统的设计和验证。
在学习Verilog HDL的过程中，练习题是非常重要的，通过解答习题可以加深对Verilog HDL语言的理解，并提高设计和编程的能力。
下面我们将为您提供一些Verilog HDL习题的答案，希望能够帮助您更好地掌握这门语言。
1. 请编写一个Verilog HDL模块，实现一个4位全加器。
module full_adder(input wire a, b, cin,output wire sum, cout);assign sum = a ^ b ^ cin;assign cout = (a & b) | (b & cin) | (a & cin);endmodule2. 请编写一个Verilog HDL模块，实现一个4位加法器。
module adder_4bit(input wire [3:0] a, b,output wire [3:0] sum);wire c0, c1, c2;full_adder fa0(a[0], b[0], 1'b0, sum[0], c0);full_adder fa1(a[1], b[1], c0, sum[1], c1);full_adder fa2(a[2], b[2], c1, sum[2], c2);full_adder fa3(a[3], b[3], c2, sum[3], );endmodule3. 请编写一个Verilog HDL模块，实现一个4位移位寄存器。
module shift_register(input wire clk, rst, shift,input wire [3:0] in,output wire [3:0] out);reg [3:0] reg_data;always @(posedge clk or posedge rst) beginif(rst)reg_data <= 4'b0;else if(shift)reg_data <= {reg_data[2:0], in[0]};elsereg_data <= in;endassign out = reg_data;endmodule以上是一些常见的Verilog HDL习题的答案，通过这些习题的练习，相信您对Verilog HDL语言的掌握会更加深入。
蔡觉平老师西电Verilog-HDL上机大作业(硬件描述语言)-微电子学院
《Verilog HDL数字集成电路设计原理和使用》上机作业班级：*******学号：*******姓名：******* 题目1：数字集成电路的verilog HDL描述和仿真。
要求：（1）学习使用Modelsim设计和仿真软件；（2）练习教材7.2.1中的例子；（3）掌握设计代码和测试代码的编写；（4）掌握测试仿真流程；（5）掌握Modelsim软件的波形验证方式。
解答：题目2：简述begin-end语句块和fork-join语句块的区别，并写出下面信号对应的程序代码AB解答：（1）begin-end语句块和fork-join语句块的区别：1、执行顺序：begin-end语句块按照语句顺序执行，fork-join语句块所有语句均在同一时刻执行；2、语句前面延迟时间的意义：begin-end语句块为相对于前一条语句执行结束的时间，fork-join语句块为相对于并行语句块启动的时间；3、起始时间：begin-end语句块为首句开始执行的时间，fork-join语句块为转入并行语句块的时间；4、结束时间：begin-end语句块为最后一条语句执行结束的时间，fork-join语句块为执行时间最长的那条语句执行结束的时间；5、行为描述的意义：begin-end语句块为电路中的数据在时钟及控制信号的作用下，沿数据通道中各级寄存器之间的传送过程。
fork-join语句块为电路上电后，各电路模块同时开始工作的过程。
（2）程序代码：Begin-end语句：module initial_tb1；reg A,B;initialbeginA=0;B=1;#10 A=1;B=0;#10 B=1;#10 A=0;#10 B=0;#10 A=1;B=1;endendmoduleFrk-join语句：module wave_tb2;reg A,B;parameter T=10;initialforkA=0;B=1;#T A=1;B=0;#(2*T) B=1;#(3*T) A=0;#(4*T) B=0;#(5*T) A=1;B=1;joinendmodule题目3. 分别用阻塞和非阻塞赋值语句描述如下图所示移位寄存器的电路图。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
VerilogHDL硬件描述语言复习
一、
1. Verilog HDL 是在哪一年首次被I E E E标准化的？
2. Verilog HDL支持哪三种基本描述方式？
3. Verilog HDL 是由哪个公司最先开发的？
4. Verilog HDL中的两类主要数据类型什么？
5. U D P代表什么？
6. 写出两个开关级基本门的名称。
7. 写出两个基本逻辑门的名称。
8. 在数据流描述方式中使用什么语句描述一个设计？
9. 采用结构描述方式描述1位全加器。
10. i n i t i a l语句与always 语句的关键区别是什么？
11. 采用数据流方式描述2 - 4译码器。
1 2. 找出下面连续赋值语句的错误。
assign Reset=#2 Sel^WriteBus;
二、
1. 下列标识符哪些合法，哪些非法？
C O u n T, 1_2 M a n y, \**1, R e a l?, \wait, Initial
2. 在Verilog HDL中是否有布尔类型？
3. 如果线网类型变量说明后未赋值，其缺省值为多少？
4. Verilog HDL 允许没有显式说明的线网类型。
如果是这样，怎样决定线网类型？
5. 下面的说明错在哪里？
i n t e g e r [0:3] R i p p l e;
6. Verilog HDL有哪几大类数据类型？
7.Verilog HDL有哪几种寄存器类型？
三、
1. 假定长度为6 4个字的存储器, 每个字8位，编写Verilog 代码，按逆序交换存储器的内容。
即
将第0个字与第6 3个字交换，第1个字与第6 2个字交换，依此类推。
2. 假定3 2位总线A d d re s s _ B u s, 编写一个表达式，计算从第11位到第2 0位的归约与非。
3. 假定一条总线C o n t ro l _ B u s [ 1 5 : 0 ]，编写赋值语句将总线分为两条总线：A b u s [ 0 : 9 ]和B b u s [ 6 : 1 ]。
4. 编写一个表达式，执行算术移位，将Qparity 中包含的8位有符号数算术移位。
5. 使用条件操作符, 编写赋值语句选择N e x t S t a t e 的值。
如果C u rre n t S t a t e的值为R E S E T, 那么N e x t S t a t e的值为G O；如果C u rre n t S t a t e的值为G O，则N e x t S t a t e 的值为B U S Y；如果
C u rre n t S t a t e的值为B U S Y；则N e x t S t a t e的值为R E S E T。
6. 如何从标量变量A，B，C和D中产生总线B u s
Q[0:3]? 如何从两条总线B u s A [ 0 : 3 ]和B u s Y [ 2 0 : 1 5 ]形成新的总线B u s R [ 1 0 : 1 ] ?
四、
1、Verilig HDL提供的内置基本门分为哪几类？
2、多输入门与多输出门的区别在哪里？
3、Verilog HDL内置的mos开关门有哪些？
4、门时延值的组成有哪几个值？
5. Verilig HDL提供的内置基本门分为哪几类？
6.假定一条总线Control_Bus[7:0]，编写赋值语句将总线分为两条总线：Abus [0:2]和Bbus[ 4 : 1 ]。
7. 编写一个表达式，执行算术移位，将Qparity 中包含的8位有符号数算术左移3位。
8.要求采用数据流方式设计一个半加器，写出完整的Verilig HDL设计模块。
五、
1、操作符有种类型，其中三目操作符有个操作符和个操作数。
2、关键字全是写，标识符的首字符必须是或。
3、数字A=5’b011?的？表示。
设
B=5’b101x1,C=5’b01x11,则操作运算F=B+C的结果F= 。
4、VerilogHDL中保存字符串“Hello”需要位。
5、声明reg [7:0]data[4:0]表示个位
的存储单元。
6、module test(q,clk,crt);
q;
q;
clk,crt;
always @(posedge clk)
begin
if(crt==1)
q=~q;
endmodule
7、数据流建模的主要语法结构是语句，采用关键字开始。
8、线网赋值延迟可以通过延迟，延迟和延迟三种方法来实现。
9、模型引用时，要指定实例名，但和原语例外。
10、语句assign #(2:3:4,5:6:7)port(out,clk,in)中的典型关断延迟是，最大关断延时是。
11、VerilogHDL语言可以从四个不同的抽象层次描述电路，这四层是、、
、
12、结构化建模的主要语句是和。
六、
1．门级建模的类型有：
（A）or和AND （B）OR和and
（C）and和or （D）A、B、C都正确（）2．VerilogHDL使用的是逻辑是：
（A）二值逻辑（B）四值逻辑（C）三值逻辑（D）八种强度（）
3．不属于寄存器类型的是：
（A）integer (B)reg
(C) wand (D)time （）
4．VerilogHDL语言中，标识符的作用范围是：（A）本模块（B）外部模块
（C）所有模块（D）全局模块（）
5．具有多个输出端口的门是：
（A）and （B）or
（C）nor （D）not （）
七、
1、语句内部时延与语句前时延效果是否一样？
2、当时延表达式为负数时，时延值是如何处理得到？
3、VeriligHDL有几种循环语句？分别采用关键字是什么？
八、
1．VerilogHDL语言和C语言的结构化语句有何不同？
2、VerilogHDL语言的操作符类型有哪些？其数据流建模采用什么来描述设计吗？
3、VerilogHDL语言的优点是什么？
4、下列例子中，b,c,d的最终值分别是什么？
initial
begin
b=1’b1;c=1’b0;
#10 b=1’b0;
end
initial
begin
d=#25{b|c};
end
5．一位全减器模块wsub具有三个一位输入：x,y和z(前面的借位),两个一位的输出D（差）和B（借位）。
计算D和B的逻辑等式如下所示：
y
..
D..
x
+
=
+
..+
..
z
y
z
z
z
x
y
x
y
x
.
.+
=
B.
+
y
z
z
x
x
y
写出VerilogHDL数据流描述的该全减器wsub。