门电路2
第三章 门电路 - 第二部分
负载 高电平输出等效电路
47
电子工程学院
TTL反相器的静态输出特性
1. 高电平输出特性
T4、D2导通，T2、T5截止。电流流出门(拉电流) •空载时：vO= vOH ≈ 5-2×0.7=3.6V •加上负载RL时： 当RL较大，iL< 5mA时，由于是射极跟随器输出， 内阻低，输出电平随输出电流iL的变化不大，基 本保持为VOH 。 随着RL的减小，iL增大，R4上的压降也随之增大， 最终使T4的集电结变为正偏，T4进入饱和状态， 失去射极跟随功能，输出vO随iL绝对值的增加而 几乎线性地降低。 受功耗限制，实际器件高电平输出时iL的最大值 比5mA小得多，74系列手册上规定iL不能超过 0.4mA。
I A + I B = 2 I IH ≤
2. 或非门
或非门的输入端和输出 端电路与反相器相同， 所以输入特性和输出特 性也和反相器一样。
A
A+B
—
A+B
A+B
—
B
输入特性：当输入为高或低电平时，总电流均等于各输入端电流之和。 与输入端个数有关。
动态电流
当输出从低电平转换为高电平的过程中，T4从截止变为导通，T5从深 度饱和变为截止， T5转换所需的时间比T4长，因此在过渡过程中会出 现短时间内T4和T5同时导通的状态，此时有很大的瞬时电流流过T4和 T5 ，使电源电流出现尖峰脉冲。
尖峰电流的影响：使电源电流平均值加大了。 在计算电源容量时应考虑尖峰电流的影响。应 采取措施抑制尖峰电流导致的系统内部噪声。
输入特性：输入电流与输入电压之间的关系，即iI = f(vI)
电流为正
iI
43
电子工程学院
TTL反相器的静态输入特性
第6章CMOS静态门电路(2)-延迟(半导体集成电路共14章)讲解
n+ S
n+ D
P_SUB
非饱和区 (VGS>VTH, VDS< VGS-VTH)
非饱和区： 沟道形成，相当于D、S连通， CGD=CGS ≈(1/2) CoxWL CGB=0
2018/9/25
MOSFET栅极电容(cont.)
Gate
CGSO CGC CGDO
n+ S
n+ D
CMOS逻辑门传输延迟举例
FO=1
反向器
2输入与非门
2输入或非门
2018/9/25
各种CMOS门电路的传输延迟
N输入逻辑门
自身延迟时间：
LE倍
反向器
反向器为0, n输入逻辑门为n0
0.75CinvR0
后级负载延迟时间： 0.75CinvR0: FO=1时，反向器的延迟时间 f: Fan out LE: Logical Effort
半导体 集成电路
学校：西安理工大学 院系：自动化学院电子工程系 专业：电子、微电 时间：秋季学期
2018/9/25
CMOS静态组合门电 路的延迟（速度）
2018/9/25
延迟时间实测方法
2018/9/25
本节内容
延迟时间的估算方法 负载电容的估算 传输延迟时间估算举例 缓冲器最优化设计
CSB
B
CDB
Vin
Vout
2018/9/25
2018/9/25
MOSFET交叠电容
Gate
CGSO CGC CGDO
CGDO
n+ S
n+ D
P_SUB
CGSO和CGDO—交叠电容，由源漏横向扩散形成，值一定
第二章门电路
7
§2.2 半导体三极管的开关特性 一. 双极型三极管的结构 IC
IB
VBC – + + + VCE VBE – – IE
NPN Si管
8
二. 特性
1.电流：IE =IB +IC 2.工作状态： 工作状态分类 导通 截止
IC1
T2 • IE2 • Y ° T5
R3
•
IR3
IB5
N—表示N个发射极。
41
●T1的状态：
∵VB1=VBC1+VBE2+VBE5=2.1V ∴T1处于倒置状态。 I C1 I B1 N反 I B1
I B1 VCC VB1 R1
0.73mA
● T2、 T5的状态：
T2、 T5饱和VO=0.3V
45
二.TTL与非门 • R1 4K • Vcc =5V
°
R2 1.6K
•
R4 130
T4
A
B
T1
T2
• R3 1K • 倒相级
D3
• T5 Y °
输入级
输出级
46
三.负载能力分析 负载——指门电路输出端所接的其它 电路。 NO——扇出系数，表示能够驱动同类门的数目。 灌电流负载——负载电流从后级门注入前级门 负载
14
5）饱和条件及特点 条件：IB >IBS IB — 进入饱和以后的基流。 IBS—临界饱和基流。 求IB 、 IBS的步骤： Vi VBE a）I B Rb
b）I CS c）I BS VCC VCES VCC RC RC I CS
(数字电子技术基础)第2章. 门电路
• 小规模集成电路(SSI-Small Scale 小规模集成电路(SSI(SSI Integration)， 每片组件内包含10~100 10~100个元件 Integration)， 每片组件内包含10~100个元件 10~20个等效门 个等效门) (或10~20个等效门)。 • 中规模集成电路(MSI-Medium Scale 中规模集成电路(MSI (MSIIntegration)，每片组件内含100~1000 100~1000个元件 Integration)，每片组件内含100~1000个元件 20~100个等效门 个等效门) (或20~100个等效门)。 • 大规模集成电路(LSI-Large Scale 大规模集成电路(LSI (LSIIntegration)， 每片组件内含1000~100 000个 Integration)， 每片组件内含1000~100 000个 元件( 100~1000个等效门 个等效门) 元件(或100~1000个等效门)。 • 超大规模集成电路(VLSI-Very Large Scale 超大规模集成电路(VLSI (VLSIIntegration)， 每片组件内含100 000个元件 Integration)， 每片组件内含100 000个元件 1000个以上等效门 个以上等效门) (或1000个以上等效门)。
•
+5V
R1
T1
T5 R3
•
（2-30）
前级
后级
灌电流的计算
饱和
I OL
5 − T5压降 − T1的be结压降 = R1
5 − 0.3 − 0.7 ≈ 1.4mA = 3
（2-31）
关于电流的技术参数
名称及符号 输入低电平电流 IiL 输入高电平电流 IiH IOL 及其极限 IOL（max） IOH 及其极限 IOH (max) 含义 输入为低电平时流入输 入端的电流-1 入端的电流 .4mA。 。 输入为高电平时流入输 入端的电流几十 几十μ 。 入端的电流几十μA。 当 IOL> IOL(max)时，输出 不再是低电平。 不再是低电平。 当 IOH >IOH(max)时， 输出 不再是高电平。 不再是高电平。
数字电路第2章 门电路
2）输入负载特性 (ui R )
R1 3k b1 A B C T1 R2 750 R4 100
+5V
c1
T3
T2
3k
T4
R5 T5
F
ui
V
R
R3
360
R较小时 设：T2、T5 截止
A B C
R1 3k b1
+5V
R4
R2
c1
T1
T2
R5
T3
T4 F T5
R
ui
R3
R (5 U ) 4.3R ui be1 R1 R 3 R
I BS vcc vCES 5 0.3 mA 0.094mA βRc 50 1
V CC = +5V Rc iC 1kΩ vo c R b 10kΩ b β = 40 iB e
②vi=0.3V时，iB=0，三极管 工作在截止状态，ic=0。因 为ic=0，所以输出电压： vo=VCC=5V
IB 0
IC 0
VCE VCC
7
三极管的开关特性
+UCC 3V 0V RB RC uO T
+UCC
RC 3V
饱和时， VCE ≈ 0，C、 E极间电阻 很小 0V 截止时， IC ≈ 0，C、 E极间电阻 很大
C E
uO 0
相当于 开关闭合
ui
饱和 截止
+UCC RC
C E
uO UCC
避免！
0V 0
VL(max)
低电平
分立元件门电路和集成门电路:
分立元件门电路：用分立的元件和导线连 接起来构成的门电路。简单、经济、功耗低， 负载差。 集成门电路：把构成门电路的元器件和连 线都制作在一块半导体芯片上，再封装起来， 便构成了集成门电路。现在使用最多的是CMOS 和TTL集成门电路。
2第二章 门电路
3．抗干扰能力
TTL门电路的输出高低电平不是一个值，而是一个范围。 同样，它的输入高低电平也有一个范围，即它的输入信号 允许一定的容差，称为噪声容限。
低电平噪声容限 VNL＝VOFF-VOL（max）＝0.8V-0.4V＝0.4V ＝ （ ） 高电平噪声容限 VNH＝VOH（min）-VON＝2.4V-2.0V＝0.4V ＝ （ ）
R1
R2
+VCC +5V +V ′CC T2 RC Y T4
A T1 B
D1 D2
外 接
+V ′CC RC
A B
&
Y
AB
R3
OC 门必须外接负载电阻 和电源才能正常工作。 和电源才能正常工作。
（2-42）
1. OC门可以实现“线与”功能 门可以实现“ 门可以实现 线与”
+V ′CC +V ′CC G1 & Y1 RC Y +VCC A T1 B T2 Y1 T4 C D +VCC C D T′1 ′ T′2 ′ Y2 T′4 ′ RC 线与 A Y B
（2-10）
（2-11）
7400是一种典型的 与非门器件， 7400是一种典型的TTL与非门器件， 内部含有4个 2输入端 是一种典型的 与非门器件 内部含有4 与非门，共有14个引脚。引脚排列图如图所示。 14个引脚 与非门，共有14个引脚。引脚排列图如图所示。
（2-12）
2. 4. 1 TTL与非门的工作原理 与非门的工作原理
• •
+5V
R4
R2
•
c1
T1
全导通
T2
≈1V T3 R5
•
二或门电路的设计
二或门电路的设计一．实验目的1.熟悉Schematic，Virtuoso设计环境，掌握或门电路原理图输入方法。
2.熟悉仿真参数设置，掌握仿真步骤3.掌握画版图步骤，了解版图设计规则4.掌握版图的验证。
二．实验内容2.1原理图设计①建立库文件在CIW窗口中建立or库文件与or视图，打开电路原理图设计窗口。
②添加元件在gpdk180中选择3个pmos和3个nmos，在analoglib库中选择vcc和gnd各一个，按图1添加所需文件。
③连线：按图1完成连线。
图1 二或门电路原理图④添加输入pin为A,B;输出pin为Y。
⑤检查检查电路结构与连线如图1所示，使用Check and Save图标进行差错修改并保存。
2.2二输入或门仿真仿真电路如图1所示。
对输入信号进行设值。
A输入信号设值如图2所示：图2 Setup Analog Stimuli窗口B输入信号设值如图3所示：图3 Setup Analog Stimuli窗口电源电压设置如图4所示:图4 Setup Analog Stimuli窗口对二输入或门进行瞬态分析，仿真设值窗口如图5所示：图5 Choosing Analyses窗口输出显示信号在原理图中选择A、B、Y三端。
如图6所示：图6 Analog Design Environment 窗口运行仿真，仿真曲线如图7所示：图7 或门tran仿真曲线2.3或门版图设计启动版图设计环境Virtuoso layout Editor,完成or版图设计。
①创建视图在CIW窗口中建立Design库的or视图，打开Virtuoso layout Editor设计窗口。
②添加元件选择并添加3个pmos和3个nmos的单元版图。
③布局布线参考电路结构的特点，直接调用设计好的单元版图，按照MOS管版图设计规则，考虑所有布线所需要的几何尺寸以及所在的版层，可以选择先画出或非门版图，再画反相器版图，然后再将两者相连从而完成布线。
第2章 门电路学习指导
第二章门电路一、内容提要本章系统地讲述了数字电路的基本逻辑单元——门电路。
由于门电路中的二极管和三极管经常工作在开关状态，所以首先介绍了它们在开关状态下的工作特性。
然后，重点讨论了目前广泛使用的TTL门电路和CMOS门电路。
对于每一种门电路，除了讲解它们的工作原理和逻辑功能以外，还着重介绍了它们作为电子器件的电气特性，特别是输入特性和输出特性，以便为实际使用这些器件打下必要的基础。
二、重点难点虽然这一章讨论的只是门电路的外特性，但无论集成电路内部电路多么复杂，只要它们和这一章所讲的门电路具有相同的输入、输出电路结构，则这里对输入、输出特性的分析对它们也同样适用。
因此，这一章是全书对电路进行分析的基础。
本章的重点内容包括以下三个方面:1、半导体二极管和三极管(包括双极型和MOS型)开关状态下的等效电路和外特性;2、TTL电路的外特性及其应用;3、CMOS电路的外特性及应用。
为了正确理解和运用这些外特性，需要了解TTL电路和CMOS电路的输入电路和输出电路结构及它们的工作原理。
内部的电路结构不是重点内容。
鉴于CMOS电路在数字集成电路中所占的比重已远远超过了TTL电路，建议在讲授时适当加大CMOS电路的比重，并相应压缩TTL电路的内容。
TTL电路的外特性是本章的一个难点，同时也是一个重点。
尤其是输入端采用多发射极三极管结构时，对输入特性的全面分析比较复杂。
从实用的角度出发，只要弄清输入为高/低电平时输入电流的实际方向和数值的近似计算就可以了。
三、习题精解知识点:三极管饱和、截止的分析判断。
例2．1 电路如图2.1所示。
求使三极管截止的v imax ；保证三极管饱和的v imin ，已知三极管β＝30，V BE ＝0．7V ，V CES ＝0．3V 。
解 三极管的开关条件分别为：V BE ≤0，三极管截止，I B ≥I BS 三极管饱和导通。
当三极管截止时，其等效电路如图2.2（a ）所示。
I B＝0，则01010221≤-++=R R R v V i BE图2.1图2.2 即010*******≤-ΩΩ+Ω+V k k k Vv i解得 v i ≤2V 即 v imax ≤2V当三极管饱和导通时，其等效电路如图2.2(b)所示。
第2章集成逻辑门电路
2.3.2
TTL集电极开路门
TTL集电极开路门（Open Collector Gate）也称为OC门。 在用门电路组成逻辑电路时，如果能将输出端直接并联（称为 “线与”逻辑），可以使电路简化许多。前面所介绍的TTL与非 门却不能这样使用，原因有两个：一是TTL与非门无论输出为高 电平还是低电平，输出电阻都很小；二是两个TTL与非门连在一 起以后，如果一个门输出为高电平，另一个输出为低电平，那么 会有很大的电流从截止门的三极管VT4流到导通门的三极管VT5， 此电流大大超过正常工作电流，严重时会损坏门电路。解决的办 法是把TTL与非门电路的输出级改为集电极开路的三极管结构，
图2.25
二极管的开关电路特性
2．双极型三极管的开关特性 双极型三极管的输出特性曲线如图2.26所示。由输出特性曲线 可知，三极管可分为三个区域：截止区、放大区和饱和区。特别 当三极管工作在截止区和饱和区时，电参数也表现为对立的两个 状态，可以作为开关使用。
图2.26
三极管的输出特性曲线
2.2
晶体二极管和三极管的开关特性
第一个字母C代表中国，T代表TTL；它们对应型号的门电路逻辑 功能和引脚图与国际标准基本是一样的。本书电路举例将以最常 用的74XX系列和74LSXX系列门电路为主。本章讨论的集成逻辑门 属于小规模集成电路（SSI）。
2.3.1
TTL与非门电路
1．电路结构 每个系列的TTL与非门基本都是由输入级、中间级（倒相级） 和输出级组成。图2.30为TTL与非门的基本电路。 输入级通常由多发射极晶体三极管组成，如图中VT1。我们可 以把VT1看成是发射极独立而基极和集电极分别并联在一起的三 极管。输入级完成“与”逻辑功能。 中间级由VT2组成，其集电极和发射极输出的信号相位相反。 由这两个相位相反的信号去控制输出级的VT3和VT5，所以中间级 也称倒相级。 输出级由VT3、VT4和VT5组成，采用推拉式结构。其中VT3、
第二章_门电路
第二章 门电路三、高低电平获取方法开 关5V V H1+5V0V V L 02.1 概述第二章门电路2.3 分立元件门电路一、二极管与门V A V B V Y0V0V0V3V3V0V3V3VA B Y0000101001110.7V0.7V0.7V3.7V2.3 分立元件门电路第二章门电路二、二极管或门V A V B V Y0V0V0V3V3V0V3V3VA B Y0000111011110V2.3V2.3V2.3V2.3 分立元件门电路第二章门电路三、三极管非门V i Vo0V V CCV CC0.2VA Y01102.3 分立元件门电路第二章门电路1）结构TTL反相器由三部分构成：输入级、中间级和输出级。
1、TTL反相器的结构和原理一、TTL逻辑门2.4 TTL集成门电路第二章 门电路A 为高电平时(3.4V)，V B1≈2.1V ，T 1倒置，VB2≈1.4V ，T 2和T 5饱和，T 4和D 2截止，Y 为低电平。
2）原理A 为低电平时(0.2V) ，T 1饱和，V B1≈0.9V ，V B2≈0.2V ，T 2和T 5截止，T4和D2导通，Y 为高电平；2.4 TTL 集成门电路第二章 门电路分为四个区段：AB 段：Vi ＜0.6伏，截止区；BC 段：0.6伏＜Vi ＜1.3伏，线性区；CD 段：Vi ≈1.4伏，转折区；DE 段：Vi ＞1.4伏，饱和区。
输出高电平：V OH =3.4V 输出低电平：V OL =0.2V 阈值电压：V TH =1.4VV THVi (V)2.4 TTL 集成门电路2.4 TTL 集成门电路（略）一、TTL 与非门的基本结构及工作原理1．TTL 与非门的基本结构B A C+V RP CC （+5V ）P PP N N NN+V 13（+5V ）CC A B CT b1R 12.4 TTL 集成门电路第二章 门电路 2.4 TTL 集成门电路第二章 门电路CB A L ⋅⋅=该发射结导通，V B 1=0.9V 。
第2章 逻辑门电路
+VCC Rb b c Rc
uo=0.3V 0.3V
b c
Rc
uo=+VCC ui=UIH
iB≥IBS 0.7V
e
e
+V C C =+5V 例： 1kR c i C Ω uo c Rb b ui β =40 i 10k Ω B e
①ui=1V时，基极电流： 时 基极电流：
第2章 逻辑门电路 章
②ui=0.3V时，因为 BE<0.5V，iB=0， 时 因为u ， ， 三极管工作在截止状态， 三极管工作在截止状态，ic=0。因 。 为ic=0，所以输出电压： ，所以输出电压：
回首页
第2章 逻辑门电路 章 +VCC=+5V Rc
1kΩ uo c Rb b ui β=40 i 10kΩ B NPN 型三极管截止、放大、饱和 3 种工作状态的特点 e
iC
2、三极管的开关特性
工作状态 条 件
截
止
放
大
饱
和
iB＝0 发射结反偏
0＜iB＜IBS 发射结正偏 集电结反偏 uBE>0，uBC<0 iC＝βiB uCE＝VCC－ iCRc 可变
A
电路图 逻辑符号
Y 1 0
0 1
数字电路 第二章门电路
DA
DB B
DC
Y
C
R
–5v
第2章 2.2
由以上分析可知： 只有当A、B、C全为 低电平时，输出端才 为低电平。正好符合
或门的逻辑关系。
A
B C
>1
Y
Y= A+B+C
三、 非门电路
第2章 2.2
RA A
RB
+5V
Rc uY=0.3V 设 uA= 3.6V，T饱和导通
• Y
uY= 0.3V
T
Y= 0
3. CMOS与非门
TP1 与TP2并联，TN1 与TN2串联；
当AB都是高电平时TN1 与TN2
TP2
同时导通TP1 与TP2同时截止；
输出Y为低电平。
当AB中有一个是低电平时， B
TN1 与TN2中有一个截止，
TP1 与TP2中有一个导通， 输出Y为高电平。
A
第2章 2. 3
+VDD
TP1 Y
正逻辑：L=0,H=1 ； 负逻辑：H=0,L=1 。
2. 1 半导体二极管、三极管和 MOS管的开关特性
一、理想开关的开关特性： 1 .静态特性 2. 动态特性
二、半导体二极管的开关特性 1.静态特性：
半导体二极管的结构示意图、符号和伏安 特性
一、二极管等效模型
(b)为理想二极管+恒压源模型 (c)为理想二极管模型
当D、S间加上正 向电压后可产生 漏极电流ID 。
第2章 2. 1
UDS
。
S UGS G
D ID
N++
NN++
N型导电沟道
耗尽层
第3章 门电路(2)
带缓冲级的与非门
或非门 缓冲器 与非门
3 –1– 35
带缓冲级的与非门 F (( A B)) ( AB) 输出为
带缓冲级的CMOS门电路其输出电阻、输 出高低电平均不受输入端状态的影响，电压传 输特性更陡。
3 –1– 36
【例】说明图中CMOS电路的输出状态。
VCC 悬空 10k 1 0 ≥1
其中：
VOH（min）－输出 高电平最小值 VOL（max）－输出 低电平最大值 VIH（min）－输入高 电平最小值 VIL（max）－输入低 电平最大值
CMOS反相器输入噪声容限示意图
3 –1– 25
则输入噪声容限为
V NH VOH (min) VIH (min) V NL VIL (max) VOL (max)
当vI＝VIL＝0为低电 平“0”时，T2截止， T1 管导通，输出电压为高电 平，即“1”。
CMOS反相器电路
3 –1– 16
二、工作原理
它们的开启电压分别为 VGS（th）P、VGS（th）N，且 VGS（th）P＝VGS（th）N ， 并设VDD>|VGS（th)P|+VGS(th)N。 当vI＝VIH＝VDD为高 电平“1”时，T2导通， T1 管截止，输出电压为低电 平，即“0”。
3 –1– 18
VDD 五、CMOS反相器传输特性曲线 UGS2＜UGS(th)N, |UGS1|＞|UGS(th)P| 1.电压传输特性曲线---输入、输出电压之间的关系曲线 S T1导通，T2截止 vO VDD
VTH UGS2＞ UGS(th)N ， |UGS1 | ＞| UGS(th)P |
VDD
CMOS RL
＋5V TTL
第二章 门电路习题
第二章门电路一、填空题1．在逻辑门电路中，最基本的逻辑门是、和。
2．与门电路和或门电路具有个输入端和个输出端。
3．非门电路是端输入、端输出的电路。
4．OC门是一种特殊的TTL与非门，它的特点是输出端可以并联输出，即。
5．三态门电路的输出有、和3种状态。
6．TTL与非门多余的输入端应接。
7．典型的TTL与非门电路使用的电路为电源电压为V，其输出高电平为V，输出低电平为V。
8．CMOS电路大特点：静态功耗，输入电阻，噪声容限。
9．集电极开路门（OC门）使用时，输出端与电源之间应外接。
10．在数字逻辑电路中，三极管工作在状态和状态。
二、判断题（）1、与门、或门和非门都具有多个输入端和一个输出端。
（）2、在与门电路后面加上非门，就构成了与非门电路。
（）3、CMOS门电路的输入端在使用中不允许悬空。
（）4、三态门输出为高阻时，其输出线上电压为高电平。
（）5、同或门一个输入端接高电平时，可作反相器使用。
（）6、2输入或非门一个输入端接低电平时，可构成非门。
（）7、多个集电极开路门（OC门）输出端并联且通过电阻接电源时，可实现线与。
（）8、或非门多余输入端接高电平时才能正常工作。
三、选择题1、下图为TTL逻辑门，其输出Y为（）。
A、0B、1C、A B+D、A B⋅2、做开关电路中，功耗最低的是（）。
A、二极管B、双极型三极管C、MOS管3、要使异或门成为反相器时，另一个输入端应接（）。
A、0B、1C、两个输入端相连4、集电极开路门（OC门）在使用时，输出端需通过电阻接（）。
A、地B、电源VCCC、输入端5、2输入或非门的一个输入端接低电平，另一个输入端接数字信号时，则输出数字信号与输入数字信号的关系为（）。
A、高电平B、低电平C、同相D、反相6、要使输出大数字信号和输入大反相，应选用（）。
A、与门B、或门C、非门D、传输门7、已知输入A、B和输出Y大电压波形如图所示，能实现此波形的门电路是（）。
A、与非门B、或非门C、异或门D、同或门8、已知输入A、B和输出Y大电压波形如图所示，能实现此波形的门电路是（）。
数电第二章 门电路
ROFF ＝0，电压UAK ＝0.
2.1.2 二极管的开关特性
二极管符号：
阳极
＋ uD －
阴极
伏安特性曲线：
Ui<0.5V时， 二极管截止， iD=0
UBR
0
iD(mA)
IF
0.5 0.7
uD(V)
伏安特性 Ui>0.7V时， 二极管导通
关门电阻Roff=0.7kΩ
以上分析说明： 悬空的输入端相当于接高电平。为了 防止干扰，一般将悬空的输入端接高电平。
TTL与非门在使用时多余输入端处理：
1. 若悬空，UI=“1”。 2. 接+5V。 3. 输入端并联使用。
讨论：TTL与门、或门、或非门 多余输入端如何处理
四、输入伏安特性——
反映输入电流iI和输入电压uI关系的曲线 1. 输入低电平，即uI＝0V时
逻辑符号：
B
Y
二、二极管或门
A D1
Y
B D2
-12V
uA
uB
uY
0V 0V -0.3V
0V 3V 2.7V
3V 0V 2.7V
3V 3V 2.7V
uA
uB
uY
AB
Y
0V 0V -0.3V 0 0
0
0V 3V 2.7V
01
1
3V 0V 2.7V 1 0
1
3V 3V 2.7V 1 1
1
逻辑式：Y=A+B
R2
b1 c1 T1
T2
逻辑关系：全1则0。
R3
+5V
uO =0.3V Y
第2章 逻辑门电路
等式两边的真值表如表1.3所示： 等式两边的真值表如表1.3所示： 1.3所示
A
0 0 1 1
B
0 1 0 1
A⋅ B
1 1 1 0
A+ B
1 1 1 0
2. 常用公式
利用上面的公理、定律、规则可以得到一些常用的公式。 利用上面的公理、定律、规则可以得到一些常用的公式。
（1）吸收律
A+A·B = A
工作原理 请自行分析
◆ 多变量的函数表达式
● ● ● ● ●
与 或 与非 或非
F=A·B·C… F=A+B+C…
F = A⋅ B ⋅C
F = A+ B +C
等等 ◆ 运算的优先级别
与或非 F = AB + CD
括号→非运算→与运算→ 括号→非运算→与运算→或运算
2.3 逻辑变量与逻辑函数
F=A+B
当输入端A 当输入端A、B 的电平 状态互为相反时，输出端L 状态互为相反时，输出端L 一定为高电平；当输入端A 一定为高电平；当输入端A、 B的电平状态相同时输出L 的电平状态相同时输出L 一定为低电平。 一定为低电平。
4. 同或门
◆ 能够实现 同或” L = A ⋅ B + A ⋅ B = A⊙B “同或”逻辑关系的 电路均称为“同或门” 由非门、 电路均称为“同或门”。由非门、与门和或门组合而成的同或门 及逻辑符号如下图所示。 及逻辑符号如下图所示。
F = A ⋅ B ⋅C ⋅ D ⋅ E
1. 要保持原式中逻辑运算的优先顺序； 保持原式中逻辑运算的优先顺序； 原式中逻辑运算的优先顺序 2. 不是一个变量上的反号应保持不变，否则就要出错。 不是一个变量上的反号应保持不变，否则就要出错。 上的反号应保持不变
第二章门电路习题全解
题2-19 计算图2-74所示电路中接口电路输出端的高、低电平，并说明 接口电路参数的选择是否合理.三极管的电流放大系数 40 ,饱和导 通压降 VCE ( sat ) 0.1V .CMOS或非门的电源电压VDD =5V，空载输出的 VOL 0.05V ，门电路的输出电阻小于 高、低电平分别为VOH 4.95V 、 200 ，高电平输出电流的最大值和低电平输出电流的最大值均为4mA。 I IL 16mA TTL或非门的高电平输入电流，低电平输入电流
门能驱动多少同样的与非门。要求 G M 输出的高、低电平满足 VOH ≥ IH 3.2V, VOL ≤0.4V。与非门的输入电流为 I IL ≤－1.6mA， I ≤ 40uA。 VOL ≤0.4V时输出电流最大值为 IOL(max) = 16mA ， VOH ≥3.2V 时输出电 流最大值为 IOH (max) －0.4mA。 G M 的输出电阻可忽略不计。
toff 关断时间是指三极管由正向导通转为反向截止所需的时间，即关闭时间
（主要是清除三极管内存储电荷的时间） 三级管的开启时间和关闭时间总称为三极管的开关时间，提高开关速 度就是减小开关时间。因为有
因此 t S 的大小是决定三极管开关时间的主要参数。所以为提 高开关速度通常要减轻三极管饱和深度。
toff ton t s t f
图 2-73 解： RL (max)
VCC VOL 5 0.4 RL (min) 0.7 K I OL (max) 3 I Il 8 3 0.4
VCC VOH 5 3.2 4.3 K 3 3 I CEO 6 I IH (3 100 6 20) 10
题2-2 试写出三极管的饱和条件，并说明对于题图2-62的电 路，下列方法中，哪些能使未达到饱和的三极管饱和.
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
一、实验目的
1．熟悉数字电路实验箱的结构、基本功能 熟悉数字电路实验箱的结构、 和使用方法。 和使用方法。 2．掌握TTL集成电路的使用规则。 掌握TTL集成电路的使用规则。 TTL集成电路的使用规则 掌握TTL TTL集成与非门的逻辑功能和主要 3．掌握TTL集成与非门的逻辑功能和主要 参数的测试方法。 参数的测试方法。
1.TTL与非门闲置输入端的有那些处置方 1.TTL与非门闲置输入端的有那些处置方 法？ 2.画出实测的电压传输特性曲线，并从中 2.画出实测的电压传输特性曲线 画出实测的电压传输特性曲线， 读出个有关参数值。 读出个有关参数值。
低电平输出电源电流和高电平输出电 源电流； 源电流；低电平输入电流和高电平输入电 流 测试电路如图2 测试电路如图2。 74LS20为双与非门 为双与非门， 注：74LS20为双与非门，两个门的输入端 作相同处理。 作相同处理。
图2
3、74LS20电压传输特性。 74LS20电压传输特性。 电压传输特性
1、验证TTL集成与非门的逻辑功能。 验证TTL集成与非门的逻辑功能。 TTL集成与非门的逻辑功能
按图1接线，按表1 按图1接线，按表1的真值表逐个测试 集成块中两个与非门的逻辑功能。 集成块中两个与非门的逻辑功能。
图1 表1
2、74LS20主要参数的测试。 74LS20主要参数的测试。 主要参数的测试
如图3所示，调节电位器RW 如图3所示，调节电位器RW，使Vi从0V RW， Vi从 5V变化 逐点测试Vi VO值 变化， Vi和 向5V变化，逐点测试Vi和VO值，并将结果 记录。以便画出实验数据曲线。 记录。以便画出实验记录：
将实验结果记录到表中
四、实验结果分析
二、实验仪器及设备
1.数字逻辑实验箱 1.数字逻辑实验箱 1台 2.元器件 直流毫安表、直流微安表、 元器件： 2.元器件：直流毫安表、直流微安表、直流 电压表、74LS20× 1K、 电压表、74LS20×2 、1K、10K 电位器、200Ω电阻 电位器、200Ω电阻
三、实验内容
1.验证TTL集成与非门的逻辑功能。 1.验证TTL集成与非门的逻辑功能。 验证TTL集成与非门的逻辑功能 2.74LS20主要参数的测试 主要参数的测试。 2.74LS20主要参数的测试。 3.74LS20电压传输特性。 .74LS20电压传输特性 电压传输特性。