集成电路版图第6章：寄生参数
集成电路原理第六章S知识分享
VGG为固定偏置，则 vg2=0
vgs2 vg2 vs2 vs2
vbsvs2
i0gd2s(v0vs2)gm 2( vs2)gm2b (s vs2)
vs2ri0
（6-3）
图6-3
接电阻增加输出电阻 的结构与等效电路
2020/10/19
而饱和区衬底跨导
gm
b2sviDBSS
假设：VDD=10V，VBV=6.5V，rz=100，R=35k，则此基准电压源的灵敏 度为0.0044。
2020/10/19
3、CMOS带隙基准源
CMOS带隙基准源电路见 图6-13，此结构实现了一种较 为精确的基准电压源。主要利 用了MOSFET的亚阈区工作时电 流的正温度系数特性与BJT的 BE结导通电压VBE的负温度特 性相互补偿，达到恒定的基准 电压输出。
模拟集成运算放大器电路分层说明
2020/10/19
10Bits 105MSPS 3V ADC 原理图
2020/10/19
无缓冲二级CMOS运放电路
电流镜 源耦合对 偏置电路
共源放大器
2020/10/19
多路电流放大器
6.2.1 电流源与电流沉（Current Source and Sink） 所谓电流源或电流沉，是指一种在任何时间内，其电流值
2020/10/19
6.2.3 基准源
理想的基准电压源或电流源应不受电源和温度变化的影响。 “基准”即是强调基准源的输出数值比一般电源的数值有更高 的精度和稳定性。通常基准与其连接的负载有关，可用缓冲放 大器使其和负载隔开，同时保持良好的性能。
1、简单的电压分压器
VREFVDD
R2 R1 R2
寄生参数素材课件
目录 Contents
• 寄生参数概述 • 寄生电阻 • 寄生电容 • 寄生电感 • 寄生参数提取技术 • 寄生参数在电路设计中应用案例
01
寄生参数概述
定义与分类
定义
在电子电路中，除元件本身的电 阻、电容和电感等基本参数外， 还存在一些附加参数，称为寄生 参数。
分类
主要包括寄生电阻、寄生电容和 寄生电感等。
降低电路效率
寄生电感可能增加电路中的无功功率，降低电路 的工作效率。
减小寄生电感方法
1 2
优化布线
合理布局导线，减小导线长度和回路面积，降低 寄生电感。
使用低电感元件
选择引脚电感较小的电子元件，降低寄生电感的 影响。
3
采用多层板结构
利用多层板结构，将电源线和地线分别布置在不 同层，减小互感。
05
提高接触质量
优化导体之间的接触质量 ，如采用镀金、镀银等工 艺，降低接触电阻。
优化焊接工艺
改进元器件引脚的焊接工 艺，确保焊接质量良好， 降低引脚电阻。
03
寄生电容
寄生电容产生原因
导线之间电容
由于导线之间存在电场，导线之间会形成电容，即导线间寄生电 容。
元件引脚与地之间电容
元件引脚与地之间存在电场，形成引脚与地之间的寄生电容。
寄生参数影响
01
02
03
04
信号完整性
寄生参数可能导致信号失真、 衰减和噪声增加，影响信号完
整性。
电源完整性
寄生参数可能引起电源波动、 纹波和噪声，影响电源完整性
。
电磁兼容性
寄生参数可能产生电磁干扰（ EMI）和电磁兼容性（EMC）
问题。
电路性能
集成电路 (2) 113页
IC 2
R1 R2
Ir
(6–7) (6–8)
第6章 集成电路运算放大器
可见，IC2与Ir成比例关系，其比值由R1和R2确定。 参考电流Ir现在应按下式计算：
IC 0
IC
IC
R1
IB
Ro
UCE
R2
R3
－ UEE
(a)
(b)
(c)
图6–2 (a)晶体管的恒流特性；(b)恒流源电路； (c)等效电流源表示法
第6章 集成电路运算放大器
Rorce(1rb
R3
eR3RB)
(6–1)
式中，RB=R1‖R2。 需要指出，晶体管实现恒流特性是有条件的，即
要保证恒流管始终工作在放大状态，否则将失去恒流 作用。这一点对所有晶体管电流源都适用。
U B1E U B2EU Tln IIE E 1 2 U Tl1 n 0 6m 0 V
即室温下，两管的UBE相差不到60mV，仅为此时 两 管 UBE 电 压 (>600mV) 的 10% 。 因 此 ， 可 近 似 认 为 UBE1≈UBE2。这样，式(6–5)简化为
IE1R1 IE 2R 2
第6章 集成电路运算放大器
二、镜像电流源
在单管电流源中，要用三个电阻，所以不便集成。
为此，用一个完全相同的晶体管V1,将集电极和基极短 接在一起来代替电阻R2和R3，便得到图6–3所示的镜像 电流源电路。由图可知，参考电流Ir为
Ir
UCCUBEUCC
Rr
Rr
(6–2)
由于两管的e结连在一起，所以IB相同，IC也相同。
(6–4)
因β1(1+β5)4容易满足，所以各路电流更接近Ir，并 且受β的温度影响也小。
calibre提取寄生参数
calibre提取寄生参数
Calibre是Mentor Graphics公司开发的一款用于集成电路设计的验证和签核工具，它可以帮助工程师进行电路仿真、布局与版图验证、物理验证、时序分析等任务。
在Calibre中提取寄生参数的方法如下：
1. 打开Calibre软件，并导入待提取寄生参数的版图文件。
2. 在Calibre界面中，选择“Physical”菜单，然后选择“Extract”选项。
3. 在弹出的对话框中，选择需要提取的寄生参数类型，如电阻、电容、电感等。
4. 点击“OK”按钮，Calibre会自动提取出版图中的寄生参数。
5. 提取完成后，可以在Calibre的报告中查看提取的寄生参数值。
需要注意的是，提取寄生参数需要使用正确的版图文件，并且版图中的元件和互连线应该已经正确地连接在一起。
此外，提取寄生参数需要进行多次迭代和优化，以确保提取结果的准确性和可靠性。
第6章---寄生参数
parameter
cutoff
linear
saturation
Cgb C0= Cox*WL Cgs 0 Cgd 0 Cg= Cgb+ Cgs+ Cgd C0
0 C0/2 C0/2 C0
寄生电容
由于尺寸很小，因此这些寄生参数的值也很小。 对于对电容不敏感的电路，不必担心； 不管是CMOS还是双极型，只要涉及高频，寄生会成为问题。Leabharlann 忽略寄生参数会毁掉你的芯片。
导线尽可能短 减少寄生电容的方法： 采用电容最低的金属层 绕过电路走线
寄生电容
减少寄生电容的方法 - 选择金属层
起主要作用的电容通常是导线与衬底间的电容。 如下图，寄生参数可以把电路1的噪声通过衬底耦合到电路2，所 以要设法使所有的噪声都远离衬底。
寄生电阻
为了降低寄生电阻,就需要确保使用最厚的金属层。正如我们了解 的, 一般情况下, 最厚的金属线具有最低的方块电阻。 如果遇到 相同的金属层厚度,也可以将这几条金属重叠形成并联结构,大大 降低了电阻。 因此, 并联布线是降低大电流路径电阻的有效方法, 而且还能节省一定的面积。
寄生电感
当电路是在一个真正的高频的情况下工作时, 导线也开始存在了 电感效应。 解决寄生电感的方法就是试着去模拟它, 把它当成电 路中的一部分。 首先需要尽早的完成布局,好让电路设计者较早的看到导线究竟能 有多长,然后估计出可能引起的电感。版图设计过程中尤其注意不 要因为电感耦合而影响其它部分。
寄生电容
减少寄生电容的方法 - 选择金属层
第6章 数字集成电路基本单元与版图8----DIVA中寄生元器件提取语句介绍：
DIVA中寄生元器件提取语句介绍DIVA中关于寄生元件提取的语句很多，分别是measureParasitic、multiLevelParasitic、measureFringe、calculatParasitic、saveParasitic、attachParasitic。
下面将就它们的用法作一些简单的介绍：在介绍之前，我们有必要澄清几个概念:首先，我们为什么要对版图进行寄生元件提取？很简单，我们都知道，在电路的版图当中，由于工艺上的或是其他的一些不可避免的因素的影响，会产生一些寄生的元件。
比如说：寄生电容、寄生电阻等等。
而这些寄生元件又往往会对我们的电路特性带来负面的影响，所以我们得尽量的减少其生成。
但就如上面所说的一样，一些寄生元件的产生有其必然性，这就要求我们设计的芯片能够在这些负面的影响下也能体现较好的特性。
所以在一块芯片的版图完成之后，我们所要进行的很重要的一步工作就是提取版图中的寄生参数并将其代入电路中进行模拟。
这就是我们所说的后模拟。
只有经过后模拟的版图才是最接近实际情况的器件版图。
另外，我们知道，在版图验证中LVS 是非常重要的。
在我们做完寄生参数的提取工作之后，下一步要进行的将是带寄生参数的SPICE模拟。
也就是说我们所提取得那些寄生参数将被加入到SPICE的网表（netlist）中去。
但是，在LVS 中我们却不能将这些寄生元件加入到其网表中，因为这些元件在原始版图中事实上是不存在的。
所以，我们将会得到两个不同的视图（view）：SPICE view和LVS view。
接下来，我们将进入正题。
在具体到每一个语句之前，我先介绍一下后面会经常用到的一些测量语句。
Area：面积 perimeter：周长 length：长度 bends：凹角（concave corner）corners：凸角（convex corner） angle：任意角（bends ＋corners）calculatParastic语句介绍：这个函数可以在前面measureParasitic语句所导出的值或是calculatParasitic语句所计算出的值的基础上进行进一步的计算。
版图设计中的寄生参数分析
版图设计中的寄生参数分析1．引言正如我们了解的，工艺层是芯片设计的重要组成部分。
一层金属搭在另一层金属上面，一个晶体管靠近另一个晶体管放置，而且这些晶体管全部都是在衬底上制作的。
只要在工艺制造中引入了两种不同的工艺层，就会产生相应的寄生器件，这些寄生器件广泛地分布在芯片各处，更糟糕的是我们无法摆脱它们。
寄生器件是我们非常不希望出现的，它会降低电路的速度，改变频率响应或者一些意想不到的事情发生。
既然寄生是无法避免的，那么电路设计者就要充分将这些因素考虑进去，尽量留一些余量以便把寄生参数带来的影响降至最低。
2．寄生参数的种类寄生参数主要包括了电容寄生、电阻寄生，和电感寄生。
2．1 寄生电容图1所呈现的是在不同金属层之间以及它们与衬底之间产生的电容情况：图(1) 无处不在的寄生电容由上图我们可以看到寄生电容无处不在。
不过需要了解的是即使寄生电容很多，但是如果你的电路设计对电容不十分敏感的时候，我们完全可以忽略它们。
但当电路的设计要求芯片速度很快的时候，或者频率很高时，这些寄生的电容就显得格外重要了。
一般来说，在一个模拟电路中，只要频率超过20MHz 以上，就必须对它们给予注意，否则，它有可能会毁掉你的整个芯片。
减少寄生电容可以从以下几个方面入手：(1)导线长度如果你被告知某个区域的寄生参数要小，最直接有效的方法就是尽量减小导线长度，因为导线长度小的话，与它相互作用而产生的电容例如金属或者衬底层的电容就会相应地减小，这个道理显而易见。
(2)金属层的选择另一种解决的办法则是你的金属层选择。
起主要作用的电容通常是导线与衬底之间的电容，图2则说明了衬底电容对芯片的影响。
Noisy Quiet图(2) 衬底电容产生的噪声影响如上所示，电路1和电路2都对地产生了一个衬底电容，衬底本身又有一个寄生电阻，这样一来电路1的噪声就通过衬底耦合到电路2上面，这是我们不希望看到的。
(设法使所有的噪声都远离衬底）因此我们改变一下金属层，通常情况下，最高金属层所形成的电容总是最小的。
集成电路版图第6章：寄生参数
19
器件的寄生参数
CMOS晶体管 - 扩散电容：
Because the depletion region thickness depends on the reverse bias, these parasitics are nonlinear, The area junction capacitance term is: Cjbs = Cj(1+Vsb/Φ0) -Mj Mj:junction grading coefficient, 0.33~0.5 （梯度因子） Cj:the junction capacitance at 0 bias Φ0:built-in potential, equals to (kT/q)ln(NAND/ni2) （PN结内建势垒） ni:intrinsic carrier concentration （发射系数）
Cgs(fringing) Cgd(fringing)
overlap capacitance
intrinsic capacitance (a parallel plate capacitor)
16
器件的寄生参数
CMOS晶体管 -
栅电容：
Cgb is necessary to attract charge to invert the channel, so high gate capacitance is required to obtain high Ids. Cgb = Cox * WL = Cpermicron * W Cpermicron = Cox*L = （εs/tox） *Ｌ
10
寄生电容
减少寄生电容的方法 – 绕过电路走线
ads 晶体管寄生参数
ads 晶体管寄生参数
一、概述
ads晶体管寄生参数是影响晶体管性能的重要因素，它们包括寄生电容、寄生电阻和寄生电感等。
这些参数会对晶体管的交流性能产生影响，从而影响电路的性能。
二、寄生电容
晶体管的寄生电容主要来自于半导体材料中的杂质和缺陷，它们构成了晶体管中的电容结构。
这些电容结构会对晶体管的交流信号产生影响，影响晶体管的开关速度和增益。
三、寄生电阻
晶体管的寄生电阻主要来自于半导体材料的表面和界面，它们构成了晶体管中的电阻结构。
这些电阻结构会对晶体管的直流性能产生影响，影响晶体管的电压和电流特性。
四、寄生电感
晶体管的寄生电感主要来自于半导体材料的形状和尺寸，它们构成了晶体管中的电感结构。
这些电感结构会对晶体管的交流信号产生影响，影响晶体管的频率响应和稳定性。
五、总结
了解并控制晶体管的寄生参数对于优化电路性能至关重要。
在实际应用中，应通过优化设计、选择合适的材料和工艺等方法，减小晶体管的寄生参数，提高电路的性能和稳定性。
此外，对于特定的应用场景，还需针对性地分析和计算寄生参数，以获得最佳的设计方案。
六、参考文献
（请在此插入参考文献）。
寄生参数计算
PCB Lp = 12.5nH
Two parallel cylindrical conductors of radius rw
j i
L
s
2 2 µ0L L rw r L w Lpii = Lpjj = ln + + 1 + − + 1 2π rw rw L L
1 0.8
[Ω / m]
S = PCB trace cross section
rAC rAC max
Wide flat conductors have less AC resistance than round or square cross section conductors 6
0.6 0.4 0.2 0 0 2 4 6 8
I Infinite length rW s
µ0 −1 s l e = cosh π 2rW
s I
[H / m]
8
Equivalent Circuit
le L le L (le/2)L (le/2)L
L is wire length
The external inductance can be associated to any of the two conductors Is there a right way to do that?
Average depth of current penetration
T W
δ
AC resistance:
πµ 0 1 rAC ≅ f [Ω / m] 2( W + T ) σ
5
AC Resistance of a Rectangular Conductor
集成电路版图第6章：寄生参数
13
寄生电阻
为了降低寄生电阻，就需要确保使用最厚的金属层。 正如我们了解的，一般情况下，最厚的金属线具有最 低的方块电阻。如果遇到相同的金属层厚度，也可以 将这几条金属重叠形成并联结构，大大降低了电阻。 因此, 并联布线是降低大电流路径电阻的有效方法, 而且还能节省一定的面积。
14
寄生电感
当电路是在一个真正的高频的情况下工作时，导线也开始存在了 电感效应。 解决寄生电感的方法就是试着去模拟它，把它当成电 路中的一部分。 首先需要尽早的完成布局，好让电路设计者较早的看到导线究竟 能有多长，然后估计出可能引起的电感。版图设计过程中尤其注 意不要因为电感耦合而影响其它部分。
Cgs(fringing) Cgd(fringing)
overlap capacitance
intrinsic capacitance (a parallel plate capacitor)
16
器件的寄生参数
CMOS晶体管 -
栅电容：
Cgb is necessary to attract charge to invert the channel, so high gate capacitance is required to obtain high Ids. Cgb = Cox * WL = Cpermicron * W Cpermicron = Cox*L = （εs/tox） *Ｌ
Metal Min. Width Cap/Unit Area (fF/um2) Cap 10um wire M1 0.8 M2 0.8 M3 2.4 M4 6.5
5
40
3
24
2.5
66
mos寄生参数
MOS寄生参数1. 寄生参数的定义在通信系统中，MOS（Mean Opinion Score）是一种用于评估语音质量的指标。
而寄生参数则是指在MOS评估中使用的一组相关参数，用来描述语音质量与其它因素之间的关系。
寄生参数主要包括以下几个方面：•时延（Delay）：指信号传输过程中引入的时延，包括传输时延、处理时延等。
•抖动（Jitter）：指信号传输过程中引入的抖动现象，即信号到达时间上的不确定性。
•丢包率（Packet Loss Rate）：指信号传输过程中发生的数据丢失率。
•噪声（Noise）：指信号传输过程中受到的干扰噪声。
•声音失真（Distortion）：指信号经过编解码等处理后引入的失真现象。
2. 寄生参数与语音质量之间的关系寄生参数与语音质量之间存在着密切的关系。
下面将分别介绍各个寄生参数对语音质量影响的具体情况。
2.1 时延时延是影响语音通信质量最直接、最敏感的一个因素。
较大的时延会导致通话中出现明显的对话延迟，给用户带来不适感，从而降低语音质量。
一般来说，时延在150ms以内被认为是可接受的。
2.2 抖动抖动是指信号到达时间上的不确定性，会导致声音出现断续、卡顿等现象。
较大的抖动会使声音听起来不连贯，影响语音通信的可理解性和自然性。
为了保证语音质量，抖动应尽量控制在20ms以内。
2.3 丢包率丢包率是指信号传输过程中发生的数据丢失率。
较高的丢包率会导致语音信号缺失、声音断续等问题，降低语音通信的可理解性和连贯性。
一般来说，丢包率应控制在1%以下。
2.4 噪声噪声是指信号传输过程中受到的干扰噪声。
噪声会使语音听起来杂乱无章、清晰度下降，影响语音通信的可理解性和舒适度。
为了提高语音质量，应尽量减小噪声干扰。
2.5 声音失真声音失真是指信号经过编解码等处理后引入的失真现象。
较大的失真会使语音听起来不自然、含糊不清，降低语音通信的可理解性和自然性。
为了保证语音质量，应尽量减小声音失真。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
Layer Metal 1 Metal 2/3 Metal 4/5 Metal 6
Purpose Interconnect within cells Interconnect between cells within units
Interconnect between units, critical signals
在数字版图中，90%的导线一起布置，不必关心它们的功能； 而在模拟版图中，对于某些功能可以不在乎寄生电容，而另一些
必须注意。
10
寄生电容
减少寄生电容的方法 – 绕过电路走线
11
寄生电阻 通过电流密度可以选择导线宽度，电流大小影响单元
间的布线方案。
翻开工艺手册，我们经常能看到每层金属线能够承载 的电流。通过这个参数我们可以计算所需要的金属层 宽度。例如，有一根信号线需要承载 1毫安的电流， 而工艺手册注明每微米可以走 0.5毫安的电流，那么 这根金属层的宽度至少要2微米。
routing pitch. Middle layers are often slightly thicker for lower resistance and better current-handling capability. Upper layers may be even thicker to provide a lowresistance power grid and fast global interconnect.
所以我们不能只凭直觉来判断，一定要通过具体的计算来
确认。
Metal
M1
M2
M3
M4
Min. Width
0.8
0.8
2.4
6.5
Cap/Unit Area 5
(fF/uБайду номын сангаас2)
3
2.5
1.5
Cap 10um wire 40
24
66
97.5
7
寄生电容
减少寄生电容的方法 - 选择金属层
Modern processes have six or more metal layers. The lower layers are thin and optimized for a tight
I/O pads, clock, power, ground
8
寄生电容
减少寄生电容的方法 - 选择金属层
widening a wire leads to less than a proportional increase in capacitance, but a proportional reduce in resistance, so the RC delay product improves.
忽略寄生参数会毁掉你的芯片。
导线尽可能短 减少寄生电容的方法： 采用电容最低的金属层
绕过电路走线
5
寄生电容 减少寄生电容的方法 - 选择金属层 起主要作用的电容通常是导线与衬底间的电容。 如下图，寄生参数可以把电路1的噪声通过衬底耦合到
电路2，所以要设法使所有的噪声都远离衬底。
集成电路版图设计 IC layout design
第六章 寄生参数 寄生电容 寄生电阻 寄生电感 器件的寄生参数
2
寄生电容
三种主要的寄生参数： 寄生电容 寄生电阻 寄生电感
parameter scaling： – conductances and capacitances scale linearly with
9
寄生电容
减少寄生电容的方法 – 绕过电路走线
在某些电路的上面布金属线,这是在数字自动布局布线中经常会遇 到的情况。 各层金属相互交叠,所以在反相器、触发器等都存在 寄生电容。如果不加以干预的话, 只是由布线器来操作, 那么就有 可能毁了你的芯片。
在模拟电路版图设计中,我们经常会人为的将敏感信号隔离开来, 尽量避免在敏感电路上面走线,而只是将金属线走在电路之间,这 样寄生的参数就小一些且相对容易控制。
width （”widening a wire leads to less than a proportional increase in capacitance, but a proportional reduce in resistance, so the RC delay product improves.”
Widening wires also increase the fraction of capacitance of the top and bottom plates, which somewhat reduces coupling noise from adjacent wires.
Increasing spacing between wires reduces capacitance to the adjacent wires and leaves resistance unchanged. This improve the RC delay to some extent and significantly reduces coupling noise.
“P219,CMOS VLSI”） – resistances scale inversely with width – interconnects introduce extra resistance, capacitance, and delay, degrade of large device performance!
3
寄生电容 导线之间（同层/不同层）、导线与衬底之间都存在平
面电容；上层导线到下层导线、下层导线到衬底之间 存在边缘电容。
Capacitance is everywhere.
4
寄生电容 由于尺寸很小，因此这些寄生参数的值也很小。
对于对电容不敏感的电路，不必担心； 不管是CMOS还是双极型，只要涉及高频，寄生会成 为问题。
6
寄生电容
减少寄生电容的方法 - 选择金属层
可以通过改变金属层来获得较小的至衬底的电容，通常最 高金属层所形成的电容总是最小的。
另外值得注意的是并不是所有工艺的最高层金属与衬底产 生的寄生电容都最小,它还与金属层的宽度等其它因素有关。 有些工艺中或许是 M2对地的电容要比 M4的对地电容大，