数字电路习题-第三章

（3）由真值表，求函数表达式。
方法一：作函数卡诺图，化简函数，得到简化后的函数表达式：
4
FA = A1 B1 + A0 B1 B 0 + A1 A0 B 0 FB = A1 B1 + A1 A0 B0 + A0 B1 B0 FA=B = F A F B
例题 3.2 表 真值表
输入
输出
输入
输出
A1 A0 B1 B0 0000
110 111
1 0
情况，分别为 A＞B、A＝B 和 A＜B、，设三个输出
变量 FA、FA=B 和 FB 分别表示这三种情况，输出 FA 取值为 1 表示 A＞B，取值为 0 表示 A≯B，FA=B 和 FB 的 0、1 取值的定义相似。
（2）根据题目对输入、输出变量提出的要求以及信号的定义，列写真值表如例题 3.2 表所示。
2
选择器的数量与输出函数的个数相同。 （五）VHDL 语言的基本应用 1.VHDL 的基本组成 VHDL 可以把任何复杂的电路视为一个模块，一个模块分为三个组成部分：程序包、设计实体
和结构体。程序包是设计中的子程序和公用数据类型的集合，每个模块中的程序包有 IEEE 标准程 序包或设计者自身设计的程序包，调用的数量不限。模块中仅有一个设计实体，设计实体提供该设 计模块的端口信息，是 VHDL 设计电路的最基本部分。结构体描述的是实体的内部电路，描述实体 内部的硬件互连关系、数据的传输和变换等。一个实体可以对应多个结构体，每个结构体可以代表 该硬件的某一方面特性，例如行为特性，结构特性。
3
3.硬件描述语言 VHDL 的应用 VHDL 的应用非常灵活，同一个电路问题可以有不同的描述方法，初学者可以先仔细阅读已有 的程序实例，再自行设计。
三、考核题型与考核重点
1.概念与简答 题型 1 为填空、判断和选择； 题型 2 为叙述基本概念与特点。 建议分配的分数为 3～6 分。 2.综合分析与设计 题型 1 为根据已知电路分析逻辑功能； 题型 2 为根据给定的逻辑问题，设计出满足要求的逻辑电路。 建议分配的分数为 6～12 分。
2.VHDL 的行为描述 在 VHDL 中，描述电路逻辑的程序称为行为描述，行为描述有并行行为描述、进程行为描述和 顺序行为描述。三种行为描述对应三种描述语句：并行语句、进程语句和顺序语句，这些语句可以 独立成为行为描述体，又可以相互联系成为混合描述体。 3.VHDL 的结构描述 VHDL 的结构描述，就是要描述电路由哪些子元件组成以及各个子元件之间的互连关系。结构 描述比行为描述更加具体化，行为描述的基本语句是进程语句，而结构描述的基本语句则是调用元 件语句。
1
数字系统中常采用多位二进制数码的组合对具有某种特定含义的信号进行编码，完成编码功能 的逻辑电路称为编码器。编码器是一个多输入多输出电路，如果需要对 m 个输入信号进行编码，则 需要 n 位二进制编码，2 n ≥m。常用的编码器有二进制编码器、优先编码器和二—十进制编码器等。
2.译码器 译码器将二进制代码翻译成具有特定含义的输出信号。常用的译码器有二进制译码器、二—十 进制译码器和数字显示译码器等。常用的有 3 线-8 线译码器 74138、4 线-10 线 8421BCD 译码器 7442 等。 3.数据选择器 数据选择器根据地址选择信号从多路输入数据中选择一路送到输出端。数据选择器可等效成一 个单刀多掷开关。常用的有 4 选 1 数据选择器 74153、8 选 1 数据选择器 74151。 4.数值比较器 数值比较器可以对两个位数相同的二进制整数进行数值比较，判定其大小。常用的有 4 位二进 制数值比较器 7485。 5.加法器 实现二进制数加法运算的电路有半加器和全加器。将来自低位的进位以及两个 1 位二进制数相 加产生和、进位称为全加；不考虑来自低位的进位的加法运算为半加器。实现半加运算的电路称为 半加器，实现全加运算的电路称为全加器，常用的有快速进位 4 位加法器 74283。 （四）常用组合电路模块的应用 常用组合电路模块属于中规模集成器件（MSI），其应用主要有几个方面：模块本身功能的使用、 模块的扩展、用 MSI 设计其它功能的组合电路。这里主要总结最后一个方面。 1.用 MSI 设计组合电路的步骤 用 MSI 器件进行组合电路的设计没有固定的模式和统一的设计方法，通常不用考虑逻辑函数的 最简形式。设计步骤的一般原则是：分析设计要求、求逻辑函数、选择适当形式的函数式、画逻辑 图。选择的 MSI 器件不同，其函数的表达形式有所不同，因此需要根据器件的选择，灵活改变逻辑 函数的表达方式。 2.用加法器设计组合电路 加法器除用作二进制加法运算外，还可以外加一些门电路实现其他算术运算，如减法运算、乘 法运算、数码比较、代码转换、BCD 码的加减法等。 3.用译码器设计组合电路 由于二进制译码器的 n 变量输入可以提供 2n 个输出，且为 n 变量的全部最小项或全部最小项的 非。例如 2-4 线译码器有输入信号 A、B，有 4 个输出信号 Y0、Y1、Y2、和 Y3，这 4 个输出分别是输 入信号 A、B 的全部最小项。 任何组合逻辑函数都可以展开成最小项表达式，因此，用译码器可以实现任意组合逻辑电路。 n 变量逻辑函数可以用 n 变量二进制译码器和门电路实现。用译码器实现组合逻辑电路的优点是： 不用化简函数，可以直接利用函数的最小项形式；用一个译码器可同时实现多输出函数。 4.用数据选择器设计组合电路 用数据选择器可以实现组合逻辑函数的步骤如下： （1）选择数据选择器。根据给定组合函数的变量数确定选用何种数据选择器。通常数据选择 器地址位数与给定函数的变量个数相等。 （2）确定数据选择器地址端与设计函数输入变量的连接。 （3）求数据选择器数据输入端的表达式。 （4）画出逻辑电路图。 用数据选择器实现组合逻辑函数时应注意： （1）如果设计函数选择不同变量作为数据选择器的地址输入端，将得到不同的设计结果。 （2）用数据选择器实现多输出函数时，每个输出函数都要单独使用一个数据选择器。即数据
一、基本知识
（一）组合电路的分析与设计 1.组合电路基本概念 任一时刻的输出状态只取决于该时刻各输入状态的组合，与电路的原状态无关。电路只有从输 入到输出的通路，没有从输出到输入的反馈回路。电路由逻辑门构成，不含记忆元件。 2.组合电路分析 用逻辑函数描述已知的电路，找出输入、输出间的逻辑关系，从而判断电路功能。 组合电路的分析步骤： （1）由已知逻辑电路图逐级写出逻辑表达式； （2）化简逻辑表达式，可以采用代数法或卡诺图法化简表达式； （3）由表达式列出真值表； （4）根据表达式或真值表分析并说明电路实现的逻辑功能。 3.组合电路设计 组合电路的设计是根据实际逻辑问题提出的要求，设计出满足要求的最简单或者最合理的组合 电路。实现逻辑电路的方法有多种，采用小规模、中规模以及可编程逻辑器件，采用的器件不同， 其设计方法有所不同，但是设计过程中对基本逻辑问题的描述、设计思路有其共性。 （二）组合电路的竞争冒险 1.组合电路中的竞争冒险现象 在组合电路中，信号由不同的途径达到门电路输入端的时间有先有后，这种现象称为竞争。由 于竞争可能引起电路输出发生的瞬间尖峰脉冲现象称为冒险。竞争冒险现象将影响电路的工作速度、 限制电路的最高工作频率，有时会导致电路无法正常工作。 2.竞争的类型 有两种类型的竞争可能产生冒险现象，一个门电路的多个输入信号同时变化引起的竞争；一个 信号经不同路径传到同一个门的输入端，由于信号到达时间不同引起的竞争。 3.冒险现象的判断 在电路输入端只有一个信号改变的情况下，可根据逻辑表达式，采用代数法和卡诺图法判断组 合电路是否存在冒险。 4.竞争冒险现象的消除 （1）加冗余项；（2）接滤波电容；（3）加选通信号。 （三）常用组合电路模块的功能 常用组合电路模块有编码器、译码器、数据选择器、数值比较器和加法器等。 1.编码器
二、重点与难点 重点： 1.组合电路的基本概念 组合电路的信号特点、电路结构特点以及逻辑功能特点。 2.组合电路的分析与设计 组合电路分析是根据已知逻辑图说明电路实现的逻辑功能。 组合电路设计是根据给定设计要求及选用的器件进行设计，画出逻辑图。如果选用小规模集成 电路 SSI，设计方法比较规范且容易理解，用 SSI 设计是读者应掌握的最基本设计方法。由于设计 电路由门电路组成，所以使用门的数量较多，集成度低。 若用中规模集成电路 MSI 进行设计，没有固定的规则，方法较灵活。 无论是用 SSI 或 MSI 设计电路，关键是将实际的设计要求转换为一个逻辑问题，即将文字描述 的要求变成一个逻辑函数表达式。 3.常用中规模集成电路的应用 常用中规模集成电路有加法器、比较器、编码器、译码器、数据选择器和数据分配器等，重要 的是理解外部引脚功能，能在电路设计时灵活应用。 4.竞争冒险现象 竞争冒险现象的产生原因、判断是否存在竞争冒险现象以及如何消除。 难点： 1.组合电路设计 无论是用 SSI 还是用 MSI 设计电路，首先碰到的是如何将设计要求转换为逻辑问题，得到明确 的真值表，这一步既是重点又是难点。总结解决这一难点的方法如下： （1）分析设计问题的因果关系，分别确定输入变量、输出变量的个数及其名称。 （2）定义逻辑变量 0、1 信号的含义。无论输入变量、输出变量均有两个状态 0、1，这两个状 态代表的含义由设计者自己定义。 （3）再根据设计问题的因果关系以及变量定义，列出真值表。 2.常用组合电路模块的灵活应用 同样的设计要求，用 MSI 设计完成后，所得的逻辑电路不仅与所选芯片有关，而且还与设计者 对芯片的理解及灵活应用能力有关。读者可在下面的例题和习题中体会。
第二节 典型题解
例题 3.1 分析例题 3.1 图所示电路的逻辑功能。 解：（1）根据已知逻辑电路，从输入端到输出 端逐级求函数表达式：
X
A = XYZ B = AX C = AY D = AZ
Y
Z
&A
&B
&C
&
F
Y = BCD = AX AY AZ = XYZ X XYZY XYZZ = XYZ X + XYZY + XYZZ
第三章 组合逻辑电路
本章以逻辑代数为数学工具，从逻辑门构成的组合逻辑电路入手，介绍分析和设计组合逻辑电 路的基本方法，并讨论组合逻辑电路中的竞争冒险现象，为进一步学习带记忆功能的电路奠定基础。 同时重点讨论若干常用中规模集成电路模块及其应用，利用 VHDL 语言实现数字电路的描述及设 计。
第一节 基本知识、重点与难点
&D
= XYZ( X + Y + Z ) = ( X + Y + Z )(X + Y + Z )
例题 3.1 图
（2）根据输出函数表达式列出真值表如例题 3.1 表所示。
（3）根据真值表分析电路的逻辑功能。 分析例题 3.1 表，电路只有当输入取值不同时， 输出为 1；输入取值相同时，输出为 0。因此，例 题 3.1 图所示的电路是三变量非一致电路。
FA FA=B FB 01 0
A1 A0 B1 B0 1000
FA FA=B FB 10 0
0001
00 1
Βιβλιοθήκη Baidu
1001
10 0
0010
00 1
1010
01 0
0011
00 1
1011
00 1
0100
10 0
1100
10 0
0101
01 0
1101
10 0
0110
00 1
1110
10 0
0111
00 1
1111
01 0
方法二：不求最简函数式，寻找变量、函数之间的关系，得到函数的另一种表达形式：
FA ( A1, A0 , B1, B0 ) = ∑ m(4,8,9,12,13,14) FA=B ( A1, A0 , B1, B0 ) = ∑ m(0,5,10,15) FB ( A1, A0 , B1, B0 ) = ∑ m(1,2,3,6,7,11)
例题 3.1 表 真值表
输入
输出
XYZ
F
000
0
例题 3.2 试设计一个能判断两个二进制数字大、
001
1
小和相等的电路，用门电路和译码器实现。
010
1
011
1
解：（1）根据题意设两个两位二进制数 A 和 B
100
1
为输入，用四个输入变量 A1A0B1B0 表示，A1A0 表示
101
1
数 A，B1B0 表示数 B。两个数的比较结果共有三种