电子电路课程设计报告模板(硬件制作)

电子电路课程设计报告

(硬件制作部分)

课题名称电子电路课程设计

课题编号数字钟设计

学院（系）机械与能源工程学院

专业机械设计制造及自动化学生姓名张华学号

指导老师

2014 年9 月12 日

一、设计要求

基本要求：准确计时，以数字形式显示时、分、秒的时间；小时的计时要求为24 进位,分和秒的计时要求为60 进位；能快速校正时、分的时间。

根据指定的元器件设计数字钟电路（只要求实现24 分60 秒的计数），按照自己的设计方案在面包板上搭建实际电路，达到设计要求并通过验收。

撰写并提交设计报告（打印版），设计报告具体格式及内容要求见模板文件。

二、电路图

数字电子钟由信号发生器、“时、分、秒”计数器、译码器及显示器、校时电路、整点报时电路等组成。秒信号产生器是整个系统的时基信号，它直决定计时系统的精度，一般用555构成的振荡器加分频器来实现。将标准秒脉冲信号送入“秒计数器”，该计数器采用60进制计数器，每累计60秒发出一个“分脉冲”信号，该信号将作为“分计数器”的时钟脉冲。“分计数器”也采用60进制计数器，每累计60分，发出一个“时脉冲”信号，该信号将被送到“时计数器”。“时计数器”采用24进制计数器，可以实现一天24h的累计。译码显示电路将“时、分、秒”计数器的输出状态经七段显示译码器译码，通过六位LED显示器显示出来。整点报时电路是根据计时系统的输出状态产生一个脉冲信号，然后去触发音频发生器实现报时。校时电路是来对“时、分、秒”显示数字进行校对调整。其数字电子钟系统框图如下：

三、工作原理

１

２

1. 555计时器：

1) 振荡器设计

秒脉冲信号发生器是数字电子钟的核心部分，它的精度和稳定度决定了数字钟的质量。由振荡器与分频器组合产生秒脉冲信号。一般说来，振荡器的频率越高，计时精度越高。本设计中采用由集成定时器555与RC

组成的多谐振荡器，经过调整输出1000Hz 脉冲。电路图如下图所示：

555定时器的脉冲时间是由于RC 充放电确定的。根据三要素公式：

[]1

)(1)0(1)(1)(1RC t e

Vc Vc Vc t Vc -

∞-++∞= （1）

充电过程的方程式：

11

)3

1

(32RC t e Vcc Vcc Vcc Vcc --+= (2) 充电时间为：

1)21(7.02ln )21(11C R R C R R t +=+= (3)

放电过程的方程式：

12

)03

2

(031RC t e Vcc Vcc --+= （4）

３

放电时间为：

127.02ln 221C R C R t == (5)

总时间为：

f

t t t 1

21=

+= （6） 频率为：

1

21121)2(43.1)2(7.011C R R C R R t f +=+==

（7） 首先确定C1=0.1uf ，R2=5.1KΩ，需要输出频率f=1KHZ ，将充放电时间算出，确定电阻R1。通过确定R1=4.1KΩ。 2. 分频器设计

分频器功能主要有两个，一是产生标准秒脉冲信号，一是提供功能扩展电路所需要的信号，选用三片74LS90进行级联，74LS90是二—五—十进制计数器。因为555定时器产生1KHZ 的信号，第一片的Q3输出100HZ ，第二片的Q3输出10HZ ，第三片输出1HZ 。经过3次1/10分频后正好是1HZ ，为标准的秒输入脉冲。电路图如下图所示：

3. 秒、分、时计时器电路设计

秒、分计数器为60进制计数器，小时计数器为24进制计数器。实现这两种模数的计数器采用中规模集成计数器74LS160D 构成。

本设计选74LS160D 作为计数器，将一片74LS160D 设计成10进制加法计数器，另一片设置6进制加法计数器。两片74LS160D 按反馈清零法串接而成。秒计数器的十位和个位，输出脉冲除用作自身清零外，同时还作为分计数器的输入脉冲CP1。当分（秒）计数部分的个位接受秒计数部分的信号

（秒计数接受的信号为振荡器经分频后输出的1HZ的标准脉冲），计数满60后向时计数部分的十位给出一个进位信号。分（秒）十位计数部分接受个位的进位信号并进行计数，计满6就想前一级给出进位信号。当十位和个位计满60个数后计数器清零。计数规律是从00——59——00。设计电路图如图：

时间计数设计为24进制计数，本设计选74LS160D作为计数器，将一片74LS160D设计成十进制加法计数器，另一片设置2进制加法计数器。既个位计数状态为Qd Qc Qb Qa = 0100十位计数状态为Qd Qc Qb Qa = 0010时，要求计数器归零。通过把个位Qc、十位Qb相与后的信号送到个位、十位计数器的清零端，使计数器清零，从而构成24进制计数器，计数规律是从00——23——00。设计电路图如图：

４

4.译码显示电路设计

译码电路的功能是将秒、分、时计数器的输出代码进行翻译，变成相应的数字，由数码管和译码器74LS47D组成。74LS47D是BCD-7段译码器/驱动器，输出高电平有效，专用于驱动LED七段共阳极显示数码管。若将秒、分、时计数器的每位输出分别送到相应七段译码管的输入端，便可以进行不同数字的显示。在译码管输出与数码管之间串联电阻R=510Ω作为限流电阻。如图：

５

5.校时电路设计

校时电路是数字钟不可缺少的部分，每当数字钟与实际时间不符时，需要根据标准时间进行校时。当数字钟接通电源或者计时出现错误是，需要校正时间，校时是数字钟应具备的基本功能。为了电路简单，只对时和分进行校时。校时电路要求在小时校正时不影响分和秒的正常计数，在分校时时不影响秒和小时的计数。时校时电路和分校时电路都是一致的，校时脉冲信号为10HZ脉冲，这样速度正好适中，适合校时。

方法是控制六十进制的时钟输入端CP，使用两个三态门或者把秒进位信号（V2信号源仿真）加入，或者把校分的按键信号J1加入，J2用来控制校分和计分切换，由于两个三态门U10A和U11A的使能端有效电平刚好相反，J2接地时为校分功能，J2不接地时为计分功能。如图：

６