摩尔定律讲义

6.解决方案
▪ 两个对策：More-Than-Moore & Beyond CMOS
二、 More-Than-Moore
▪ 1.产生：
▪
最近几年，在无线通信等应用的拉动下，微电子技术不
仅继续沿着摩尔定律指引的按比例缩小方向(MM)发展，逐
渐形成了被称作“超越摩尔定律”(MtM)的发展趋势
▪ 2.特点：
2)摩尔定律同时预测了集成电路产品的特征 尺寸每 2年缩小 0.7倍，以常数速度缩小尺度的同 时单位成本也跟随同步下降
3)摩尔定律使得在硅芯片单位面积里装进更 多的晶体管成为可能，使集成电路的运行速度、紧 凑性提高、功耗降低等性能随着增加
3.半导体发展趋势：
2001(年) 2003 2005 2007 2009 2011
Moore vs. More-Than-Moore
一、Moore’s Law
▪ 1.概念：
1965年摩尔提出了一个描述集成电路集成度和性价比 的基本假说，即处理器（ CPU ）的功能和复杂性每年（其 后期减慢为18 个月）增加 1倍，而成本却成比例地递减。
2.作用：
1)摩尔定律为半导体工业的发展节奏设定了 基本步调
人体和环境实现直接接口
▪ 4.技Hale Waihona Puke Baidu组成：
▪ 模拟和模拟／混合信号技术、RF技术、高压／功率技术、 光电子技术、生物技术MEMS／NEMs和传感／致动等多学 科和多学科融合技术
通信 军事
汽车 MTM 娱乐
医疗 安全
三、Beyond CMOS
2009年美国NSF启 动超越摩尔定律的科 学与工程
SEBML(Science and
Engineering Beyond Moore‘s Law)项目要 求全新的科学、工程 和概念框架。例如： 碳纳米管、器件小型 化和系统中容错技术 等等。
碳纳米管
三者突出特性
▪ More Moore——按比例缩小(Scaling)
–几何Scaling：继续缩小片上逻辑记忆存储功能的物理特征尺寸， 以求持续改善密度、性能和可靠性
▪
一是：采用非CMOS的等比例缩小方法，将集成电感、
电容等占据大量PCB空间的无源元件集成在封装内，甚至芯
片上，使电子系统进一步小型化，以达到提高其性能的目的。
▪ 二是：按需要向电子系统集成“多样化”的非数字功能，
形成具有感知、通信、处理、致动等功能的微系统。
▪ 3.目的：
▪
对环境智能所需要的意识和响应能力实现全面补充，使
130（nm） 90 65 45 32 22
4.装置 应用
▪ 5.困难：
▪
5.1 制造成本的技术制约
▪
硅片价格与掩模成本趋势
制造成本
光刻机
掩模版
$1,600 $1,400 $1,200 $1,000
$800 $600 $400 $200
$0 Q3 Q4 Q1 Q2 Q3 2008 2008 2009 2009 2009
0.35nm 0.25nm 0.18nm 0.15nm 0.13nm
▪ 5.2 纳米尺度的技术限制
▪ 因为根据量子理论的测不准原理，原子不能精确地定位于空间某一点， 所以不可能对单个原子进行处理。同时如果芯片制造技术将达到硅的物 理极限—硅层的厚度可能只有 1 nm，可能失去导电性
太太薄薄失导电性
–等价Scaling：影响芯片电学性能的三维器件结构改善、其它非几 何工艺技术、新材料
▪ More than Moore——功能多样化(Functional Diversification)
–不必Scaling而提高附加值方法：如对非数字功能的RF通信、功率 控制、片上无源元件、传感器/执行器(MEMS)等
Source/Drain • Parasitic resistance
• Doping level, abruptness
Gate Source Substrate
Drain
Power
• S/D leakage current • Gate leakage current
Channel/Drain
• Surface scattering - mobility • High E-field - mobility • DIBL drain to source leakage IOFF • Subthreshold slope >> ln(10)kT/q IOFF • VG - VT decrease ION
–异质集成：由PCB系统板级集成移植为SOC或SIP
▪ Beyond CMOS——超越硅基CMOS
–摩尔定律达到物理和概念上极限后，要求全新的科学、工程和概 念框架。
▪ 5.3 物理理论和思想上的限制
▪
物理上的障碍，即集成电路和相关半导体装置的最小特
征尺寸无法无限缩小。若尺寸小于一定的限度，集成电路会 因量子物理法则而停止工作。
▪ 1）在尺寸缩小的同时，芯片中杂质原子的密度会增大， 当这些杂质原子增加时，它们会聚集在一起并形成一个不导 电束，从而使芯片无法使用。
▪ 2）门电路氧化绝缘材料变得非常薄时会出现外漏电流的 情况，即沟道中的电流通过氧化层经栅极流出。当氧化层继 续变薄时，它可能会导致电路失效。
▪ 3）芯片越小，产生的热量就越多，耗电量也会大大增加， 这对电路本身会造成巨大的危害。
Gate stack
• Tunneling current IOFF • Gate depletion EOT