常用组合逻辑电路种类很多_主要有全加器、译码器、编码器、多路选择...

什么是编码？用文字、数字或符号代表特定对象的过程叫编码。

X/Y
二－十进制编码器，同一时刻只允许一个输入端有信号。

不允许许多信号同时出现在输入端。

输入互相排斥。

处
理
电
路
11
111111111
1
11
1111
111111
为选通输出端：Y 00000001
Y
=
EX
只要有编码输出
否则
进行编码。

而且是反码输出。

0Y 1
Y 2
Y EX Y 0I 1I 2
I 3I 4
I 5I 6I 7
I ST
S Y 74LS148
将8线－3线优先编码器扩展为16线－4线优先编码器。

☆用两片8-3编码器组成16线-4线输出优先编码器。

/I 15优先权最高。

158当：I I 均无输入信号时，按照优先顺序的要求：70才允许对I I 的输入信号进行编码。

因此，只要将第（1）片的“无编码信号输入”信号
Y S 作为第（2）片的选通输
入信号/ST 即可。

当片（1)有编码信号输入时，片1的/Y EX =0,无编码信号输入时Y EX =1，正好用它输出编码的第四位，以区分8个高位输入信号和8个低位输入信号的编码。

编码输入的低三位应为两片输出/Y 2、/Y 1、/Y 0的逻辑或。

依照上面分析得出扩展逻辑电路图
I 7I 6I 5I 4I 3I 2I 1I 0S
Y S
Y 0
Y 1
Y 2
Y EX 74LS148(1)
I 7I 6I 5I 4I 3I 2I 1I 0S
Y S
Y 0
Y 1
Y 2
Y EX 74LS148(2)
&&&&G 2G 3G 1G 0
Z 0
Z 1
Z 2
Z 3
A 0
9A A 18
A A 27A A 36A A 45A A 10A 11A 12A 13A 14A 151
1
1
1
1
1
1
1
1
1
1
100111111110X 010*********X X 010********X X X 010*******X X X X 010010110X X X X X 01010010X X X X X X 0100000X X X X X X X 00111111111111011111X X X X X X X X 1/Y S /Y EX /Y 0/Y 1/Y 276543210 /S
BC
D A D B C B C A ++⋅+⋅+=)()()(BC D A BD C AB ++++=BC
D A BD C AB +++⋅=BC
D A BD C AB +⋅⋅⋅=00011110
BC D A D B C B A ++⋅+⋅⋅+=)()()(C B D A BD C AB F +++++=BC D A D B C B C A ++⋅++⋅+=)())(()([
]
BC D A D B C B C A ++⋅+++++=)()()()(()
BC
D A BD C B C A ++⋅++=)(BC
BD D C B D C A ABD C B A +++++=1111
1
1111
可用：真值表法、
配项法、卡诺图法
求最小项表达式。

可用：真值表法、配项法、卡诺图法求最小项表达式。

(
)∑=m F 15
,14,13,9,8,7,6,5,1()∑=m
F 12,11,10,4,3,2,0()∑=m
F 3,4,5,11,12,13,15'
AB
CD 0001
11
10
0001
11
10
习题习题17:
17:()()
∑=m F 15,14,13,11,10,7,6,4,3,1,011111111111
1ABD
D C A D B A BC AC F ++++=ABD D C A D B A BC AC ++++=ABD
D C A D B A BC AC ⋅⋅⋅⋅=BC
AC
D B A ABD
D C A 将下列函数化简成与非－与非表达式，并用与非门实现。

AB CD 00011110
0001
11
10
习题习题20:
20:()0
,4=⊕++=B A D C B A ABC C B A F 约束条件1X 1X X X
X X X X
1
11
000D A C A AC F ++=CD A C B F +=CD
A C
B F F +==)()(D
C A C B ++⋅+=AC
C
A D
A C
B CD A CD A
C A F +=)
()(D C A C A ++⋅+=D
C C A F +=CD
A C A F F +==用卡诺图将下列函数化简为最简“与或”式和最简“或与”式。

AB CD 0001111000011110
22.输入只有原变量的条件下，用或非门实现下列函数。

()()∑=m F 15,13,9,8,7,6,4,3,1,02如果用填“1”格，圈“0”个的方
式化简，并用或非门实现，输入端会出现反变量。

此题简便方法是：F →F'→填卡诺图并化简将F'F'的最的最的最小小项表达式按禁止逻辑法化法化简简为与非与非－与非－与非－与非表表达式，最后对F′再次求对偶，即得到F 的或非－或非表达式。

()∑=m F 14,13,12,10,5()∑=m F 1,2,3,5,10'111
11
00000000000BC
AD BC
AD F +='BC AD F +='++⋅=BC AD D F 'BC
AD C +⋅BC AD C BC AD D ⋅⋅+⋅⋅=BC
AD C BC AD D ⋅⋅⋅⋅⋅=C B D A C C B D A D F +++++++++=''禁止逻辑法：如果用不属于原函数的最小项之和的非相乘之，其逻辑功能不变。

L
++⋅=j i m m F F
译码器是编码器的逆过程。

是将输入的每个二进制代码翻译成对应的输出高、低电平。

变量译码器是表示输入状态的组合逻辑网络。

⑴ 2 2线－线－线－4
4线变量译码器。

译码器
1
1
1
1
1
110
101101110011100A 0A 1
3Y 2Y 1Y 0Y 根据输出表达式可以画出用小规模集成门电路组成的变量译码器。

1
11
11
&&&
&
ST
A 1
A 03
Y 2Y 0Y 1Y 1
1
1
1
1
1101010101110001110001111X X 1A 0A 1
ST 3
Y 2
Y 1
Y 0
Y 由74139逻辑电路图及真值表可以直接输出表达式。

ST A A Y 013=ST A A 01=ST A A Y 012=ST A A Y 011=ST
A A Y 010= 合理选用选通信号，
可以扩展译码器功能。

2-42-4译码器功能表：译码器功能表：2-42-4译码器功能表：
译码器功能表：0
100
1000
111
1
1
1
1Y Y 012312EN BIN/OCT(1)
Y 4Y 012312EN BIN/OCT(2)ST Y 012312EN BIN/OCT(3)ST Y 0123
12EN
BIN/OCT(4)012312
EN BIN/OCT(5)
★ 用译码器构成数据分配器
D
A 1A 0Y 0Y 1
Y 2
Y 3D A A Y 010=D A A Y 011=D A A Y 012=D A A Y 013=数据分配器原理框图用2-4译码器构成四输出数据分配器。

只要将2-4译码器的选通端接为数据输入即可。

D 111D 1111D 101
1D 1110
D 11100
A 0A 13
Y 2Y 1Y 0Y ST A A Y 010=ST A A Y 011=ST A A Y 012=ST A A Y 013=0BCD/DEC 123010A 1A ST 0Y 1Y 2Y 3
Y EN
&
&&&&&&&1111111&
&
&&&&&&&1
111111
&F
1
11
&&&&&&&&&&
11111111
111111111111111111111111011
11111111111101
11111111111001
11111111111110
11111111111010
10111111111100
11011111111000
11101111111111
01110111111011
011110111111010111110111100101111110111110011111110110100111111110110001111111110000098765432100123伪码
★ 用4-104-10译码器构成译码器构成译码器构成3-83-83-8译码器。

译码器。

0Y 7
Y 70Y Y →作3-8译码器输出。

9
8,Y Y 空脚不用。

A 3 =
0 正常译码。

1 输出全“1”
★ 4-10 4-10译码器功能扩展。

译码器功能扩展。

用4-10译码器和2-4译码器构成5-32变量译码器。

0123456789
1248
BCD/DEC
0A 1A 2
A
01234567891248
BCD/DEC (1)
01234567891248
BCD/DEC (2)
0123456789
1248
BCD/DEC (3)
0123456789
1248
BCD/DEC (4)
1
1
AB
&&&
方法，写出最小项只和的形式。

1
3
6
7
4
&
1&
3&2
AC
C B B A F ++=1ABC C B B A F ++=2C A BC C A F ++=3 本例要求用2－4译码器和与非门实现3变量函数。

通过前面分析，3－8
译码器可以实现3变量函数。

即：N 变量＝量＝N N 地址地址,,直接用直接用N
N 地址译码器实现。

如果要求用N 地址实现M 变量函数（M>N),即变量数变量数>
>地址数，采用扩展法。

即将2-4译码器扩展为3－8译码器，变为N 地址实现M 变量函数。

AC C B B A F ++=1ABC C B B A F ++=2C
A BC C A F ++=37541m m m m ⋅⋅⋅=7
541Y Y Y Y ⋅⋅⋅=76210m m m m m ⋅⋅⋅⋅=7
6210Y Y Y Y Y ⋅⋅⋅⋅=7
6431Y Y Y Y Y ⋅⋅⋅⋅=13467m m m m m =⋅⋅⋅⋅ 利用直接观察法填卡诺图，写出最小项之和表达式。

并变换为译码器反码输出形式
最后画出逻辑电路图
0123
BIN/OCT(1)
12EN 313467
F Y Y Y Y Y =⋅⋅⋅⋅201267F Y Y Y Y Y =⋅⋅⋅⋅11457F Y Y Y Y =⋅⋅⋅0123
BIN/OCT(2)
12EN
&
F 3
&F 2&
F 11
A
B C
AB
CD
00
01
11
10
00011110
10X 101
X X
0010
X X 0X
AB
CD
00
01
11
10
00011110
码制变换译码器的功能是将一种码制转换为另一种码制。

⑴ 码制变换设计举例
码制变换设计举例例1: 设计一个将余三码转换为8421BCD 码的转换电路。

解：首先列出转换真值表。

1
1
110101011001000111100110101000101100D C B A 1
1
000111100110101000101100010010000000Z Y X W x x
x
x x x
0000
00
11AB ACD
W
X
C
B BCD D
B ACD AB W +=BCD
D B C B X ++=
AB
CD
00
01
11
10
00011110
11X 001
X X
1001X X 0X
AB
CD
00
01
11
10
00011110
00X 1
1X X 0101
X X 0X
Y
Z
D
C D C D
D C D C Y +=D
Z =ACD
AB W +=BCD D B C B X ++=ACD
AB W ⋅=BCD D B C A X ⋅⋅=D C D C Y ⋅=D Z =1
11
&
&&&&&
&
&
&
&
A B
C
D
W
X
Y
Z
=1 =1 =1
3
G G
3
G2G
1
G0
11
1
2
3 0
在数字系统中，需要将被测量及运算结果用十进制数码
a
b c
d e f
g
LCD器件采用交流驱动电路
P
=1
七段显示译码电路。

8421BCD七段显示译码电路。

（用小规模集成电路设计）
DC BA 0001111000011110X 00X X 10010X 000X X a 由8421BCD 七段显示译码真值表直接填卡诺图并进行化简。

A B C A B C D A B C A B C D a +=900100001001800000000001
711110001110
600000100110
500100101010
400110010010
301100001100
201001000100
111110011000
010*********
显示g f e d c b a A B C D。