QuartesII全减器实验报告

实验一一名二进制全减器设计
一、实验目的
1．学习一般的数字电路设计；
2．学习数码管的输出方式；
3．进一步熟悉Quartes II集成开发软件的利用和PH-1V型实验装置的利用二、实验内容与要求
采用原理图输入法和文本输入法别离实现，分层设计，底层由半减器和逻辑组成。

三、设计思路
半减器真值表如下
X Y DIFF SUB_OUT
0 0 0 0
0 1 1 1
1 0 1 0
1 1 0 0
XIN YIN SUB_IN DIFF SUB_OUT
0 0 0 0 0
1 0 0 1 0
0 1 0 1 1
1 1 0 0 0
0 0 1 1 1
0 1 1 0 1
1 0 1 0 0
1 1 1 1 1
原理图如下
四、实验程序
半减器：
LIBRARY IEEE;
USE h_suber Is
PORT(X,Y:IN STD_LOGIC;
Diff1,s_out1:OUT STD_LOGIC);
END ENTITY h_suber;
ARCHITECTURE fh1 OF h_suber Is
BEGIN
Diff1<=X XOR Y;
s_out1<=(NOT X)AND Y;
END ARCHITECTURE fh1;
或门：
LIBRARY IEEE;
USE or2a IS
PORT(a,b:IN STD_LOGIC;
c:OUT STD_LOGIC);
END ENTITY or2a;
ARCHITECTURE one OF or2a IS
BEGIN
c<=a OR b;
END ARCHITECTURE one;
五、实验步骤
成立工作库文件夹和编辑设计文件；
1)打开quartusII，成立新的工程文件，命名为f_suber保留在E:\object\。

2）新成立一个VHDL文件，输入半减器文本和或门文本，别离保留为h_suber和or2a。

3)编译无误后，在File菜单下选择Create下拉菜单里的Creat Symbol选项将两个
文件制作成元件。

成立顶层原理图文件；
1)新建一个Block Diagram文件，
2)添加元件，输入输出引脚，并依照原理图连线
3)保留文件，命名为f_suber。

全程编译，成立波形文件，进行仿真
1)在Processing菜单当选择Start Compilation选项进行编译，
2)确认无误后，成立一个波形文件，在View菜单下的Utility Window选单下打开
Node Finder 窗口，点击list，把对应引脚拉入波形文件中
3)在Eide菜单中设定EndTime后，在波形文件中设置输入信号的值，进行仿真
仿真图形与真值表对照，以后锁定引脚，并下载到硬件
1)将仿真所取得的输出波形与真值表对照，观察是不是正确
2)在Assignment菜单下打开Pin窗口，进行引脚锁定，其中XIN→PIN_53,YIN→
PIN_54, SUB_IN→PIN_55, DIFF→PIN_206, SUB_OUT→PIN_207。

以后再进行编译
3)在tool菜单下打开programmer窗口，选择芯片，开始下载。

依据真值表，在硬件上测试程序，观察结果。

在实验箱上按下对应电平按键，观察LED灯亮灭情形。

六、仿真波形分析
下图为仿真波形：
与真值表对照，无错误
七、硬件测试结果
按下对应的电平按键，按照LED灯的亮灭情形，取得的结果与真值表相符，实验成功。

八、实验心得体会
第一次实验，对于仪器仍是很不熟悉，通过老师同窗悉心的指导，慢慢掌握了实验的详细操作进程，并成功完成实验任务。

开始在仿真波形时，取得的波形有毛刺，原因是两个输入量同时改变，存在冒险现象，通过修改后，毛刺消除。

- 3 -。