第10章 使用Design EntryHDL输入电路图

合集下载
  1. 1、下载文档前请自行甄别文档内容的完整性,平台不提供额外的编辑、内容补充、找答案等附加服务。
  2. 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
  3. 3、如文档侵犯您的权益,请联系客服反馈,我们会尽快为您处理(人工客服工作时间:9:00-18:30)。

图10.1 参数设置对话框之1
第10章 使用Design EntryHDL输入电路图
cds.lib文件给出本设计项目的库列表和库所在位置。在 此文件中使用的命令部分为大写,库名称用小写。命令 语法及举例见表10-1。
表10-1 cds.lib文件中的命令语法及举例
命令 DEFINE <库名><路径目录
第10章 使用Design EntryHDL输入电路图
10.4 原理图库元件设计软件Part Developer
Allegro的原理图库元件设计软件Part Developer用于完成原理图绘图元件的建 立、编辑和校验等工作,包括符号、管脚信息以及列表数据等。它可以 从元器件厂商的PDF说明书中直接取用数据来形成图库元件,还可以利 用Excel电子表来输入元件数据,非常方便。
第10章 使用Design EntryHDL输入电路图
教学提示:DE HDL(Design Entry HDL),以前的名称为 Concept HDL,它是Cadence公司自己开发设计的电子线路 图输入工具,因为早期版本的Studio和Expert现在分别称为 200系列和600系列,所以,对应地有Design HDL 220, 230和620,630等。开发人员可以利用它输入电路图,完 成平面或分层电路板的电子线路图设计工作。从DE HDL 环境中可以启动约束管理器,定义或编辑设计规则。DE HDL生成的信号网表(netlist)文件用于PCB Editor制版或使 用VHDL等工具进行板级仿真。OrCAD与Cadence合并之 后,其Capture软件改名PCB Design CIS,两者格式有所差 异,但在PCB Editor中同样使用。
图 10.2 使用 DE HDL 的 Options 菜单设置参数
第10章 使用Design EntryHDL输入电路图
10.2 DE HDL电路原理图元件库的结构安排
DE HDL提供称为standard标准库,此库中含有一些通用 的元件符号,一般用户都可能要使用它们。例如,原 理图页面边界框架(系统将其看作一种元件符号)等。由 于这些库可能还不能满足所有开发人员的需要,为方 便自己的设计,开发者一般都要开发新的原理图元件 库来存放自己所要用到的元器件。
(2) Package:用户自己可添加的封装特性设置。 (3) Package Pins:引脚电气特性默认值设置,如负载值、引脚时延值
等;若希望为引脚添加新的电气特性,或改名,或删除,可单击其 界面下的按钮Edit Properties,该操作对所有引脚同时有效。
• Part Developer界 面由标题栏、菜 单条、工具栏、 项目工作区窗口、 输出窗口、信息 栏以及状态栏等 组成。所有开发 工作均可通过界 面完成。
图10.12 Part Developer初始界面
第10章 使用Design EntryHDL输入电路图
10.4.1 Part Developer 设置
本章介绍内容基于第9章如图9.2所示示例。 启动项目管理器,建立名为microchip的设计项目,其中选择standard库作为
项目库;建立名为microlib的库项目。然后直接单击Part Developer,或者 启动库管理器,可以进入原理图元件库设计软件进行该绘图元件的设计。 芯片的封装类型很多。如图10.6至图10.11所示给出了本章实例所用的三片IC 芯片的管脚和封装尺寸。
第10章 使用Design EntryHDL输入电路图
第10章 使用Design EntryHDL 输入电路图
10.1 DE HDL参数设置 10.2 DE HDL电路原理图元件库的结构安排 10.3 原理图库管理器Library Explorer 10.4 原理图库元件设计软件Part Developer 10.5 DE HDL原理图设计系统的使用 10.6 电路板设计流程 10.7 小 结 10.8 习 题
(2) entity:实体视图,含有元件的HDL描述。元件设计完 毕,保存时生成该文件。当用户在保存所设计的电路 图时,要读取此文件中的信息,在最后生成所设计 PCB的信号网表文件时也要使用它。
第10章 使用Design EntryHDL输入电路图
(3) chips:封装视图,完成逻辑元件到物理封装(引脚)的 映射,并且记载其他的一些物理特性,如管脚名称、D锁存器的封装 尺寸
第10章 使用Design EntryHDL输入电路图
图10.10 upd43256静态RAM的引脚
图10.11 upd43256静态RAM的PSOP封装尺寸
第10章 使用Design EntryHDL输入电路图
• 进入Part Developer之后, 单击其中的 File—New菜单命 令,界面将显示 如图10.12所示。
第10章 使用Design EntryHDL输入电路图
Allegro的元件库有三个层次,库Library—元件Cell—视图 Views。视图是元件的数据描述,在各种工具或设计工 作中要使用。
第10章 使用Design EntryHDL输入电路图
实例元件库microlib的结 构安排如图10.3所示, 该库必须在cds.lib中有 所定义,并且要加入 库搜索列表(即加入 到.cpm文件中)才能使 用。
第10章 使用Design EntryHDL输入电路图
图10.6 40P6-PDIP40的封装尺寸(89C51单片机芯片)
图10.6 40P6-PDIP40的封装尺寸(89C51 单片机芯片)
第10章 使用Design EntryHDL输入电路图
图10.8 74HC373三态8D锁存器的逻辑和引脚
图10.3 元件库microlib的结构安排
第10章 使用Design EntryHDL输入电路图 视图分为如下几种: (1) sym_1:此视图为电路图所用符号。当用户往电路图中添加元件
时,实际上只是向其中添加该元件的指针。可分别有sym_2, sym_3等,用以表示同一元件不同的符号版本, 例如,为便于设计工作,电阻应有横放和竖放,因而要标为两个版 本,如图10.4所示。另外有些元件由功能相同的多个部分组成, 例如元件三输入三与非门74LS10,可将其中一个符号sym_1设计 为单个三输入与非门的管脚,另外一个符号sym_2设计成包含有 全部三输入三与非门的管脚。
提示:当利用Project Manager新建一个项目时,就会自动产生项目的 cds.lib文件。
第10章 使用Design EntryHDL输入电路图
10.1.2 其他设置
除了需要设置原理图库路 径之外,一般还需要对DE HDL设置一些选项,比如 图框、文字以及网格格点 等。在DE HDL界面选择 Tools-Options菜单命令即 可进行这些选项的设置, 如图10.2所示。
教学要求:掌握DE HDL的一般使用流程,学会电路图元件 库的开发和利用DE HDL输入电路原理图。
第10章 使用Design EntryHDL输入电路图
绪论
DE HDL是Allegro的电路原理图输入系统,具有全面、高效、 灵活及功能强大等特点,它帮助设计者完成电路原理图的 整个设计流程,包括:进行层次原理图及平面原理图的输 入、原理图检查以及生成料单和信号网表文件等工作
选择Tools—Setup菜单项,可进入参数设置。作为例子,选定如图 10.13所示左面Setup Options树图中的Symbol Pins(符号引脚),界面 如图10.13所示右面。
Part Developer 参数设置包含:(针对如图10.14所示左面树图中的对应 项)
(1) Setup:常用参数的设定,含:split parts(多符号代表一个元件)元 件的属性设定;元件验证时机设定;低电位有效管脚的名称是否要 用后缀字符(*或-N)或前缀字符“-”标识出来,以及具体前后缀字符 的设定。
图10.4 两个不同版本的电阻符号
第10章 使用Design EntryHDL输入电路图
提示:如果一些元件由于管脚非常多,只有一个符号不 方便设计者观察使用,也可设计成多个符号版本。这 种元件叫做分列元件(split parts),常被称为是不对称元 件中的一种类型。
第10章 使用Design EntryHDL输入电路图
> INCLUDE <文件名> SOFTINCLUDE<文件名> ASSIGN<库名 属性 路径> UNASSIGN <库名 属性>
解释 指定原理图元件库的路径和库顺序
将指定文件作为 cds.lib 文件读入,如产生错误则报告 功能与 INCLUDE 功能相同,若没有读到文件则不会报错 指定库的 TMP 属性,可将库连接到一个临时库路径上 移去库的 TMP 属性
库中还可有其他文件,如:分类文件(.cat),这是一个可 选文件,它用于将库中的元件根据其属性或者功能进 行分类,该文件位于每个库路径下面。
第10章 使用Design EntryHDL输入电路图
10.3 原理图库管理器Library Explorer
使用原理图库管理器Library Explorer(在Project Manager界 面下单击Tools—Library Tools—Library Explorer菜单项 或项目管理器相应图标可启动)可完成对各个原理图库 的管理工作,可以检查库内结构及数据,并且可以进 行一些导出导入、元件校验和编辑等操作。进入后的 界面如图10.5所示,其中左面给出库管理区,在左面选 定某个库资源后,右面将显示其内容。
第10章 使用Design EntryHDL输入电路图
(4) part_table:扩展名为.ptf的文件,是元件列表视图,含 有一些附加特性描述,以适应公司特殊需求。例如, 公司内部的元件编号等信息。每个物理元件在.ptf文件 中都必须有一个记录,即元件库中每个元件的逻辑部 分都应该有相关的.ptf文件。可以将所有这些文件放在 一个路径中,以后打包时需要读取这些文件。
按照实例要求,在设计好所需的电路以及选定所需的元器件, 并且已经在Project Manager中建立了设计项目(这里示例为 microchip,在目录\..\p1下)和库项目(这里示例为 microchip_lib,所含内容在目录\..\p1\worklib下)之后,一般 按以下顺序工作:
(1) 参数设置。
10.1.1 原理图元件库设置
对于给定的实例设计项目 microchip.cpm,单击项目管理器 界面内的Setup按钮,会弹出 Project Setup对话框,如图10.1所 示 .在Global选项卡中单击cds.lib 框右部的Edit按钮,将会弹出写 字板,用于对cds.lib文件进行设置, 用户可在其中填入所需编辑和使 用的元器件库路径。如图10.1所 示中Library框的左列Available为 可用的系统提供的电路图元件库 名称列表,需要安装第四片盘后 才会出现这些内容,用户可按需 要选择希望用的库名,单击Add 按钮便可加入到右列Project中, 成为本项目可用的系统电路图元 件库。
第10章 使用Design EntryHDL输入电路图
图10.5 原理图库管理器界面 如图10.5所示左面库管理区下面有两个标签,分别指明Build构建区和Ref使用参照区,其 中项目内容按照树形层次结构列出。开发者在构建区开展设计工作。工作完成后,导入到 使用参照区,就可被他人在输入电路图时正式使用。使用参照区中的内容在使用时不能被 修改,如果有问题必须修改,必须回传至构建区才能进行。在构建区对库进行的导入创建 或重命名将会自动更新cds.lib文件和项目文件。
(2) 使用Part Developer设计开发自己所需的电路原理图元件图 库。
(3) 使用DE HDL进行电路图输入。
第10章 使用Design EntryHDL输入电路图
10.1 DE HDL参数设置
设置内容包括:系统附带的原理图元件库及自用原理图元件 库路径设定,画面参数设置等。
第10章 使用Design EntryHDL输入电路图
相关文档
最新文档