quartus仿真

(6) 仿真。

Quartus II内置波形编辑程序（Waveform Editor）可以生成和编辑波形设计文件，从而设计者可观察和分析模拟结果。

Quartus II中的仿真包括功能仿真和时序仿真，功能仿真检查逻辑功能是否正确，不含器件内的实际延时分析；时序仿真检查实际电路能否达到设计指标，含器件内的实际延时分析。

两种仿真操作类似，只需在Tools菜单中选择Simulater Tool，在其Simulater mode中进行选择即可，如图1.5所示。

图1.5、QuartusII项目仿真设定窗口
现以时序仿真为例，介绍仿真的具体操作过程：
Step1、新建一个波形文件：该过程与新建Verilog HDL文件类似，只是在弹出页式对话框后选择Other F iles页面的Vector Waveform File。

Step2、在波形文件中加入所需观察波形的管脚：在Name中单击右键，选择Insert Node or bus...选项，出现Insert Node or bus对话框，此时可在该对话框的Name栏直接键入所需仿真的管脚名，也可点击No de Finder...按钮，将所有需仿真的管脚一起导入。

Node Finder对话框如图1.6所示。

图1.6、QuartusII建立待仿真文件时的管脚及内部信号选择窗口
在Pins下拉列表框中选择合适的选项，点击List按钮，将所需仿真的管脚移至Select Noder框中。

点击OK进入波形仿真界面。

Step3、给输入管脚指定仿真波形：分别选中输入管脚，使用波形编辑器：
对其输入波形进行编辑。

最后保存波形文件，如图1.7所示。

图1.7、QuartusII中编辑完成的待仿真波形文件
如何将quartus 2的仿真时间设置为大于1us
Edit -> end time
修改默认
Tools->Options->Waveform Editor
这里面可以更改选项
错误：
Error: Run Generate Functional Simulation Netlist (quartus_map clkdiv --generate_functional_sim_netlist) to generate functional simulation netlist for top level entity "clkdiv" before running the Simulator (quartus_sim)
在prosessing -> generate functional simulation netlist。