计算机系统结构第三章
第三章 计算机网络体系结构ppt课件
![第三章 计算机网络体系结构ppt课件](https://img.taocdn.com/s3/m/18ede053ad51f01dc381f113.png)
图1 OSI参考模型
最顶层
最底层
.
应用层 表示层 会话层 传输层 网络层 数据链路层 物理层
(A)
(P) (S) (T) (N)
(DL) (PH)
通信子网
.
OSI中数据流动过程
用户看到的据流向
向实 际 数 据 流
向实 际 数 据 流
实际数据流向
.
2.3 OSI-RM 各层主要功能概述
1、物理层
2.1 网络体系结构及协议概念
2.1.1 网络体系结构的概念
计算机网络体系结构与网络协议是计算机网络技术 中的关键。
计算机网络的实现需要解决很多复杂的技术问题。 例如:①支持多种通信介质;②支持多厂商和异种机互 联,其中包括软件的通信规定及硬件接口的规范;③支 持多种业务,如远程登录、数据库、分布式计算等;④ 支持高级人机接口。
服务数据单元是指(N)实体为完成(N) 服务用户请求的功能所设置的数据单元
.
2.4.3 、服务原语: 在OSI-RM中,上层使用下层的服务,必须通过下
层交换一些命令,这些命令称为服务原语。
请求:用户要求服务做某项工作
服务原语
指示:用户被告知某事件发生了 响应:用户表示对某事件的响应
确认:用户实体收到关于它的请求答复
● 数据链路层协议分为两类:
● 面向字符型的主要特点是利用已定义好的一组 控制字符完成数据链路控制功能。
● 面向比特型的数据链路层,其规程传送信息的单 位称为帧。帧分为控制帧和信息帧。
.
1、数据链路层的功能
传输链路 传输链路是用于传输数据的通信信道,由双绞线、
光纤、 同轴电缆、微波、卫星通信等构成。 信道分为链路与通路两种:
第三章 计算机系统分层结构
![第三章 计算机系统分层结构](https://img.taocdn.com/s3/m/d9ed5f18e87101f69e3195cd.png)
PF
CF
奇偶(偶/奇)
进位(是/否)
PE
CY
PO
NC
3.总线
所谓总线是一组能为多个部件分时共享的公共信息传送线路, 它分时接收各部件送来的信息,并发送信息到有关部件。
由于多个部件连接在一组公共总线上,可能会出现多个部件争 用总线,因此需设置总线控制逻辑以解决总线控制权的有关问题。
总线分类:
CPU内部总线用来连接CPU内的各寄存器与ALU ; 系统总线用来连接CPU、主存储器与I/O接口,它通常包括 三组:数据总线、地址总线和控制总线。 按总线传送的方向可将总线分为单向总线和双向总线。
CPU是计算机的核心组成部分
3.1.1
CPU的组成
• 由算术逻辑部件ALU 、控制器、各种寄存器(寄 存器群)和CPU内部总线(连接部件) • 另:Cache
•
1.ALU部件
ALU的功能是实现数据的算术与逻辑运算 两个输入端口,参加运算的两个操作数,通常 来自CPU中的通用寄存器或ALU总线。 控制信号:ADD,SUB,OR,AND等 输出:运算结果
时序控制方式就是指微操作与时序信号之间采取何种关系,
它不仅直接决定时序信号的产生,也影响到控制器及其他部件的组 成,以及指令的执行速度。
1.同步控制方式
同步控制方式是指各项操作由统一的时序信号进行同步控制。 同步控制的基本特征是将操作时间分为若干长度相同的时钟 周期(也称为节拍),要求在一个或几个时钟周期内完成各个微 操作。在CPU内部通常是采用同步控制方式 。 同步控制方式的优点是时序关系简单,结构上易于集中,相应 的设计和实现比较方便。
计算机系统结构
系统的层次结构
★★
5层
翻译(编译器)
吉林大学计算机系统结构题库第三章
![吉林大学计算机系统结构题库第三章](https://img.taocdn.com/s3/m/c51a38ce71fe910ef12df8ba.png)
第三章流水线技术知识点汇总先行控制、流水线、单功能流水线、多功能流水线、静态流水线、动态流水线、部件级流水线、处理机级流水线、处理机间流水线、线性流水线、非线性流水线、顺序流水线、乱序流水线、时空图、流水线性能评价(吞吐率、加速比、效率)、解决流水线瓶颈问题方法、相关(数据相关、名相关、控制相关)、换名技术、流水线冲突(结构冲突、数据冲突、控制冲突)、流水线互锁机制、定向技术、指令调度、预测分支失败、预测分支成功、延迟分支(从前调度、从失败处调度、从成功处调度)、流水寄存器、3种向量处理方式(横向、纵向、纵横)、链接技术。
简答题1.流水技术有哪些特点?(答出4个即可)(知识点:流水线)答:1.将处理过程分解为若干子过程,由专门的功能部件来实现,2各段的时间尽可能相等,3各部件间都有一个缓冲寄存器,4适用于大量重复的时序过程,5需要通过时间和排空时间。
2.什么是静态流水线?什么是动态流水线?(知识点:静态流水线、动态流水线)答:同一时间段内,多功能流水线中的各段只能按同一种功能的连接方式工作;同一时间段内,多功能流水线中的各段可以按照不同的方式连接同时执行多种功能。
3.什么是单功能流水线?什么是多功能流水线?(知识点:单功能流水线、多功能流水线)答:只能完成一种固定功能的流水线。
流水线的各段可以进行不同的连接,以实现不同的功能。
4.什么是线性流水线?什么是非线性流水线?(知识点:线性流水线、非线性流水线)答:流水线的各段串行连接,没有反馈回路。
流水线中除了有串行的连接外,还有反馈回路。
5.列举3种相关。
(知识点:相关)答:数据相关,名相关,控制相关。
6.流水线中有哪三种冲突?各是什么原因造成的?(知识点:流水线冲突)答:结构冲突,硬件资源满足不了指令重叠执行的要求;数据冲突,指令在流水线中重叠执行时需要用到前面指令的执行结果;控制冲突,流水线遇到分支指令和其他会改变PC值的指令。
7.选择至少2种解决流水线结构冲突的方法简述。
计算机系统结构(第2版(课后习题答案
![计算机系统结构(第2版(课后习题答案](https://img.taocdn.com/s3/m/244b099f2e3f5727a4e96255.png)
word 文档下载后可自由复制编辑你计算机系统结构清华第 2 版习题解答word 文档下载后可自由复制编辑1 目录1.1 第一章(P33)1.7-1.9 (透明性概念),1.12-1.18 (Amdahl定律),1.19、1.21 、1.24 (CPI/MIPS)1.2 第二章(P124)2.3 、2.5 、2.6 (浮点数性能),2.13 、2.15 (指令编码)1.3 第三章(P202)3.3 (存储层次性能), 3.5 (并行主存系统),3.15-3.15 加 1 题(堆栈模拟),3.19 中(3)(4)(6)(8)问(地址映象/ 替换算法-- 实存状况图)word 文档下载后可自由复制编辑1.4 第四章(P250)4.5 (中断屏蔽字表/中断过程示意图),4.8 (通道流量计算/通道时间图)1.5 第五章(P343)5.9 (流水线性能/ 时空图),5.15 (2种调度算法)1.6 第六章(P391)6.6 (向量流水时间计算),6.10 (Amdahl定律/MFLOPS)1.7 第七章(P446)7.3 、7.29(互连函数计算),7.6-7.14 (互连网性质),7.4 、7.5 、7.26(多级网寻径算法),word 文档下载后可自由复制编辑7.27 (寻径/ 选播算法)1.8 第八章(P498)8.12 ( SISD/SIMD 算法)1.9 第九章(P562)9.18 ( SISD/多功能部件/SIMD/MIMD 算法)(注:每章可选1-2 个主要知识点,每个知识点可只选 1 题。
有下划线者为推荐的主要知识点。
)word 文档 下载后可自由复制编辑2 例 , 习题2.1 第一章 (P33)例 1.1,p10假设将某系统的某一部件的处理速度加快到 10倍 ,但该部件的原处理时间仅为整个运行时间的40%,则采用加快措施后能使整个系统的性能提高多少?解:由题意可知: Fe=0.4, Se=10,根据 Amdahl 定律S n To T n1 (1Fe )S n 1 10.6 0.4100.64 Fe Se 1.56word 文档 下载后可自由复制编辑例 1.2,p10采用哪种实现技术来求浮点数平方根 FPSQR 的操作对系统的性能影响较大。
第3章--计算机体系结构
![第3章--计算机体系结构](https://img.taocdn.com/s3/m/aeea0a99daef5ef7ba0d3c26.png)
1.则中断级屏蔽位如何设置? 2.假设在用户程序执行过程中同时出现1,2,3, 4四个中断请求,请画出程序运行过程示意图?
第3章作业2
假设系统有4个中断级,则中断响应次序是 1 2 3 4,如果中断处理次序是4 2 3 1
1.则中断级屏蔽位如何设置? 2.假设在用户程序执行过程中同时出现1,2,3, 4四个中断请求,请画出程序运行过程示意图?
0
习题3-5
(1)当中断响应次序为1 2 3 4时,其中断处 理次序是?
(2)如果所有的中断处理都各需3个单位时间,中断 响应和中断返回时间相对中断处理时间少得多。 当机器正在运行用户程序时,同时发生第2、3级 中断请求,过两个单位时间后,又同时发生第1、 4级中断请求,请画出程序运行过程示意图?
中断级屏蔽位的设置
中断 处理 程序 级别 第1级 第2级 第3级 第4级 第5级 中断级屏蔽位
1级 1
0 0 0 0
2级 1
1 0 1 1
3级 1
1 1 1 1
4级 1
0 0 1 0
5级 1
0 0 1 1
具体执行 过程如图:
第3章作业1
假设系统有4个中断级,则中断响应次序是 1 2 3 4,如果中断处理次序是1 4 2 3
中断的响应次序和处理次序
中断的响应次序
中断的响应次序是同时发生多个不同中断类的中断 请求时,中断响应硬件中排队器所决定的响应次序 中断响应的次序是用硬件---排队器---来实现的。
排队器重的次序是由高到低固定死的。
中断处理次序:
中断的处理要由中断处理程序来完成,而中断处理 程序在执行前或执行中是可以被中断的,这样,中 断处理完的次序(简称中断处理次序)就可以不同 于中断响应次序。
第三章 计算机网络体系结构-基本概念
![第三章 计算机网络体系结构-基本概念](https://img.taocdn.com/s3/m/5bbdd2f9aef8941ea76e05be.png)
6.网络体系结构 6.网络体系结构 1 2 3 4 网络体系结构的概念 网络体系结构的功能 网络体系结构的特点 网络体系结构的种类
网络体系结构的概念
计算机网络各层,对等进程通信的协议的集合称 计算机网络的体系结构(architecture) 为计算机网络的体系结构 (architecture) 计算机网络的体系结构 (architecture),它是 计算机网络及其部件所应完成功能的比较精确的 定义.从功能的角度描述计算机网络的结构. 体系结构只定义网络及其部件通过协议应当完成 的功能,不定义协议的实现细节和各层协议之间 的接口关系.
语法(Syntax):规定通信双方"如何讲",
3. 1
基本概念
2. 协议的分层结构
(1)协议分层结构 协议分层结构的思想是用一个模块的集合来完成 协议分层结构的思想是用一个模块的集合来完成 不同的通信功能,以简化设计的复杂性. 不同的通信功能,以简化设计的复杂性.大多数的 网络都按照层或级的方式来组织, 网络都按照层或级的方式来组织,每一层完成特定 的功能,每一层都建立在它的下层之上. 的功能,每一层都建立在它的下层之上.
网络协议的重要性: 网络协议的重要性:
没有协议就没有网络,每一种计算机网络都有 一套协议支持着.由于计算机网络的种类多,所以 协议的种类也很多. 所有协议的目的和功能是一样的,都是保证网 络上的信息能畅通无阻,准确无误地传输到目的地.
3. 1
基本概念
什么是网络协议? 什么是网络协议?
网络协议就是使计算机网络能协同工作实现信息 就是使计算机网络能协同工作实现信息
计算机网络应用技术
第3章 计算机网络体系结构
本章要点
了解网络体系结构分类,功能特点. 了解网络体系结构分类,功能特点. 掌握OSI参考模型的结构和各层功能. 掌握OSI参考模型的结构和各层功能. OSI参考模型的结构和各层功能 掌握TCP/IP体系结构的层次和功能. 掌握TCP/IP体系结构的层次和功能. TCP/IP体系结构的层次和功能 掌握IP地址管理和子网划分的方法. 掌握IP地址管理和子网划分的方法. IP地址管理和子网划分的方法
计算机体系结构精选ppt
![计算机体系结构精选ppt](https://img.taocdn.com/s3/m/e1eb2958fc4ffe473368abcd.png)
• 于是,计算机又被看成是由主机和外设两 大部分组成。但无论怎样划分,计算机的5大 部件始终是相对独立的子系统,缺一不可。
3.1.2 计算机硬件的典型结构
• 计算机系统的硬件结构包括各种形式的总线结构和通 道结构,它们是各种大、中、小、微型计算机的典型 结构体系。
第三章 计算机体系结构
• 硬件和软件是学习计算机知识经常遇到的术语。 硬件是指计算机系统中实际设备的总称。它可
以是电子的、电的、磁的、机械的、光的元件
或设备,或由它们组成的计算机部件或整个计 算机硬件系统。
• 计算机系统包括大型机、中小型机以及微机等 多种结构形式,其硬件主要包括: 运算器、控 制器、存储器、输入设备和输出设备等部件。
息的通路叫输入/输出总线(I/O总线),各种I/O设备通过
I/O接口连接在I/O总线上。
这种结构的优点是控
制线路简单,对I/O
总线的传输速率相对
地可降低一些要求。
缺点是I/O设备与主
存储器之间交换信息
一律要经过CPU,将
耗费CPU大量时间,
降低了CPU的工作效
率。
3.小型机的总线型结构
(3)以存储器为中心的双总线结构
备之间均可以通过系统总线交换信息。
备与主存储器交换信息时,
CPU还可以继续处理默认的不
需要访问主存储器或I/O设备
的工作。缺点是同一时刻只允
许连接到单总线上的某一对设
备之间相互传递信息,限制了
信息传送的吞吐量(或称速率)。
此外,单总线控制逻辑比专用
的存储总线控制逻辑更为复杂,
第三章_计算机网络体系结构要点
![第三章_计算机网络体系结构要点](https://img.taocdn.com/s3/m/dc87f511f12d2af90242e69c.png)
源进程传送消息到目 标进程的过程: 消息送到源系统的 最高层; 从最高层开始,自 上而下逐层封装; 经物理线路传输到 目标系统; 目标系统将收到的 信息自下而上逐层 处理并拆封; 由最高层将消息提 交给目标进程。
源进程 消息
逻辑通信
目标进程 消息
N+1 N N-1
Pn+1
Pn Pn-1
第三章 计算机网络体系结构
本章学习要点:
网络体系结构与协议的概念
OSI参考模型
TCP/IP参考模型 OSI与TCP/IP两种模型的比较
3.1 网络体系结构与协议的概念
3.1.1 什么是网络体系结构
计算机网络体系结构是指整个网络系统的 逻辑组成和功能分配,它定义和描述了一 组用于计算机及其通信设施之间互连的标 准和规范的集合。 也就是说:为了完成计算机间的通信合作, 把计算机互连的功能划分成有明确定义的 层次,规定了同层次实体通信的协议及相 邻层之间的接口服务。网络体系结构就是 这些同层次实体通信的协议及相邻层接口 的统称,即层和协议的集合。
3.1.2 什么是网络协议 从最根本的角度上讲,协议就是规则。 网络协议,就是为进行网络中的数据交 换而建立的规则、标准或约定。连网的 计算机以及网络设备之间要进行数据与 控制信息的成功传递就必须共同遵守网 络协议。
网络协议主要由以下三要素组成: 语法 语法是以二进制形式表示的命令和相应的结 构,确定协议元素的格式(规定数据与控制 信息的结构和格式)如何讲 语义 语义是由发出请求、完成的动作和返回的响 应组成的集合,确定协议元素的类型,即规 定通信双方要发出何种控制信息、完成何种 动作以及做出何种应答 。讲什么 交换规则 交换规则规定事件实现顺序的详细说明,即 确定通信状态的变化和过程, 。应答关系
计算机系统结构-第三章(习题解答)
![计算机系统结构-第三章(习题解答)](https://img.taocdn.com/s3/m/e4484f5dc281e53a5802ff5f.png)
计算机系统结构-第三章(习题解答)1. 什么是存储系统?对于一个由两个存储器M 1和M 2构成的存储系统,假设M1的命中率为h ,两个存储器的存储容量分别为s 1和s 2,存取时间分别为t 1和t 2,每千字节的成本分别为c 1和c 2。
⑴ 在什么条件下,整个存储系统的每千字节平均成本会接近于c 2? ⑵ 该存储系统的等效存取时间t a 是多少?⑶ 假设两层存储器的速度比r=t 2/t 1,并令e=t 1/t a 为存储系统的访问效率。
试以r 和命中率h 来表示访问效率e 。
⑷ 如果r=100,为使访问效率e>0.95,要求命中率h 是多少?⑸ 对于⑷中的命中率实际上很难达到,假设实际的命中率只能达到0.96。
现在采用一种缓冲技术来解决这个问题。
当访问M 1不命中时,把包括被访问数据在内的一个数据块都从M 2取到M 1中,并假设被取到M 1中的每个数据平均可以被重复访问5次。
请设计缓冲深度(即每次从M 2取到M 1中的数据块的大小)。
答:⑴ 整个存储系统的每千字节平均成本为:12s 1s 2c 2s 1s 1c 2s 1s 2s 2c 1s 1c c ++⨯=+⨯+⨯=不难看出:当s1/s2非常小的时候,上式的值约等于c2。
即:s2>>s1时,整个存储器系统的每千字节平均成本会接近于c2。
⑵ 存储系统的等效存取时间t a 为:2t )h 1(1t h t a ⨯-+⨯=⑶r)h 1(h 1t )h 1(t h t t t e 211a 1⨯-+=⨯-+⨯==⑷ 将数值代入上式可以算得:h>99.95% ⑸通过缓冲的方法,我们需要将命中率从0.96提高到0.9995。
假设对存储器的访问次数为5,缓冲块的大小为m 。
那么,不命中率减小到原来的1/5m ,列出等式有:m596.0119995.0--= 解这个方程得:m=16,即要达到⑷中的访问效率,缓冲的深度应该至少是16(个数据单位)。
计算机组成原理——第三章系统总线
![计算机组成原理——第三章系统总线](https://img.taocdn.com/s3/m/3968a5c43086bceb19e8b8f67c1cfad6195fe9ee.png)
计算机组成原理——第三章系统总线3.1 总线的基本概念1. 为什么要⽤总线计算机系统五⼤部件之间的互连⽅式有两种:分散连接——各部件之间使⽤单独的连线总线连接——各部件连到⼀组公共信息传输线上早期的计算机⼤多采⽤分散连接⽅式,内部连线⼗分复杂,尤其当I/O与存储器交换信息时都需要经过运算器,使运算器停⽌运算,严重影响CPU的⼯作效率。
2. 什么是总线总线是连接各个部件的信息传输线,是各个部件共享的传输介质3. 总线上的信息传送串⾏并⾏3.2 总线的分类1. ⽚内总线芯⽚内部的总线CPU芯⽚内部寄存器之间寄存器与算逻单元ALU之间2. 系统总线计算机各部件(CPU、主存、I/O设备)之间的信息传输线按系统总线传输信息不同分为:数据总线——传输各功能部件之间的数据信息双向与机器字长、存储字长有关数据总线宽度——数据总线的位数地址总线——⽤来指出数据总线上的源数据或⽬的数据在主存单元的地址或I/O设备的地址单向(由CPU输出)与存储地址、I/O地址有关地址线位数(2n)与存储单元的个数(n)有关控制总线——⽤来发出各种控制信号的传输线出——中断请求、总线请求⼊——存储器读/写、总线允许、中断确认常见控制信号:时钟:⽤来同步各种操作复位:初始化所有部件总线请求:表⽰某部件需获得总线使⽤权总线允许:表⽰需要获得总线使⽤权的部件已获得了控制权中断请求:表⽰某部件提出中断申请中断响应:表⽰中断请求已被接收存储器写:将数据总线上的数据写⾄存储器的指定地址单元内存储器读:将指定存储单元中的数据读到数据总线上I/O读:从指定的I/O端⼝将数据读到数据总线上I/O写:将数据总线上的数据输出到指定的I/O端⼝内传输响应:表⽰数据已被接收,或已将数据送⾄数据总线上3. 通信总线⽤于计算机系统之间或计算机系统与其它系统(控制仪器、移动通信等)之间的通信通信⽅式:串⾏通信数据在单条1位宽的传输线上,⼀位⼀位地按顺序分时传送。
计算机系统结构(必过版)
![计算机系统结构(必过版)](https://img.taocdn.com/s3/m/933b826aa45177232f60a211.png)
4、 虚拟存储器的工作原理、地址空间、种类 原理:把主存储器、磁盘存储器和虚拟存储器都划分成固定大小的页,主存储器的页称 为实页,虚拟存储器中的页称为虚页,把虚拟地址空间映射到主存地址空间 三种地址空间:虚拟地址空间、主存储器地址空间、辅存地址空间 三种虚拟存储器:页式虚拟存储器、段式虚拟存储器、段页式虚拟存储器 5、 段式虚拟存储器与页式虚拟存储器的优缺点 地址映象方法:每个程序段都从 0 地址开始编址,长度可长可短,可以在程序执行过程
对于写回法: 大多数操作只需要写 Cache,不需要写主存; 当发生块失效时,可能要写一个块到主存; 即使是读操作,也可能要写一个块到主存。 对于写直达法: 每次写操作,必须写、且只写一个字到主存。 实际上: 写直达法的写次数很多、每次只写一个字; 写回法是的写次数很少、每次要写一个块。 (3) 控制的复杂性, 写直达法比写回法简单。 对于写回法: 要为每块设置一个修改位,而且要对修改位进行管理; 为了保证 Cache 的正确性,通常要采用比较复杂的校验方式或校正方式。 对于写直达法: 不需要设置修改位; 只需要采用简单的奇偶校验即可。由于 Cache 始终是主存的副本,Cache 一 旦有错误可以从主存得到纠正。 (4) 硬件实现的代价, 写回法要比写直达法好。 对于写直达法: 为了缩短写 Cache 流水段的时间,通常要设置一个小容量的高速寄存器堆 (后行写数缓冲站) , 每个存储单元要有数据、 地址和控制状态等 3 部分组成。 每次写主存时,首先把写主存的数据和地址写到高速寄存器堆中。 每次读主存时,要首先判断所读数据是否在这个高速寄存器堆中。 写回法不需要设置高速缓冲寄存器堆。 13、预取算法有如下几种: (1) 按需取。当出现 Cache 不命中时,才把需要的一个块取到 Cache 中。 (2) 恒预取。无论 Cache 是否命中,都把下一块取到 Cache 中。 (3) 不命中预取。当出现 Cache 不命中,把本块和下一块都取到 Cache 中。 14、解决 Cache 与主存不一致的主要方法: (1) 共享 Cache 法。能根本解决 Cache 不一致,共享 Cache 可能成为访问的瓶颈,硬件 复杂 (2) 作废法。当某一处理机写局部 Cache 时,同时作废其他处理机的局部 Cache。 (3) 播写法。把写 Cache 的内容和地址放到公共总线上,各局部 Cache 随时监听公共总 线 (4) 目录表法。在目录表中存放 Cache 一致性的全部信息。 (5) 禁止共享信息放在局部 Cache 中。Cache 对系统程序员不透明。
高等计算机系统结构课程大纲(精)
![高等计算机系统结构课程大纲(精)](https://img.taocdn.com/s3/m/fa97fdc93186bceb19e8bb77.png)
高等计算机系统结构课程大纲通过本课程学习,能够比较全面地掌握计算机系统的基本概念、基本原理、基本结构和基本分析方法,并建立起计算机系统的完整概念。
第一章计算机系统结构的基本概念1.计算机系统结构,计算机组成和计算机实现是三个不同的概念。
2.计算机系统结构的分类3.计算机系统设计的定量原理4.访问的局部性原理。
5.系统结构的评价标准第二章.指令系统1. 指令系统是计算机系统中软件与硬件的接口。
2. 数据表示3.寻址方式4.指令格式的优化设计5.指令系统的功能设计6.复杂指令系统计算机7.精简指令系统计算机第三章.存储系统1.提高存储器性能的主要方法有层次存储器、并行存储器、缓冲技术、先行控制技术等。
2.存储系统的主要性能参数:3.块/页的定位问题;替换问题;一致性问题。
第四章.输入输出系统1.磁盘存储器的技术指标。
2.输入输出系统,输入输出系统的异步性、实时性和设备无关性。
3. 程序控制输入输出方式、直接存储器访问方式(DMA)和中断输入输出方式。
4.字节多路通道、选择通道和数组多路通道。
5.输入输出处理机第五章.标量处理机与流水线1.先行控制技术(look-ahead)。
2.流水线的原理、特点及其分类。
3.流水线的性能分析。
第六章.向量处理机1.向量处理的方式:横向处理方式:向量计算是按行的方式从左至右横向进行;纵向处理方式:向量计算是按列的方式自上而下纵向进行;纵横处理方式:横向处理和纵向处理相结合的方式.2. 两种向量处理机结构:存储器—存储器结构;寄存器—寄存器结构。
3.提高向量处理机性能的常用技术:链接技术;向量循环或分段开采技术;向量递归技术;4.向量指令的处理时间第七章.互连网络1.互连网络基本概念2.互连函数:为了反映不同互连网络的连接特性,每种互连网络可用一组互连函数来描述.3.互连网络的特性:网络规模;结点度;距离;网络直径;等分宽度;结点间线长对称性;网络的传输性能特性4.互连网络分类:静态互连网络;动态互连网络5.消息传递机制:线路交换;存储转发寻径;虚拟直通;虫蚀寻径.第八章.并行处理机和多处理机1.并行处理机模型2.并行处理机基本结构:分布式存储器结构;共享存储器结构3.多处理机结构的主要特点.4.种多处理机基本结构:共享存储器结构和本地存储器结构。
计算机组成原理第3章
![计算机组成原理第3章](https://img.taocdn.com/s3/m/c8754b4f3069a45177232f60ddccda38376be1de.png)
*控制存储器(CM):CPU内部存放微程序的MEM 构成—MOS型半导体、ROM
*
二、存储器的主要性能指标
容量(S):能存储的二进制信息总量,常以字节(B)为单位
01
速度(B):常用带宽、存取时间或存取周期表示 存取时间(TA)—指MEM从收到命令到结果输出所需时间; 存取周期(TM)—指连续访存的最小间隔时间,TM=TA+T恢复
&
&
11
*
练习1—某SRAM芯片容量为4K位,数据引脚(双向)为8根,地址引脚为多少根?若数据引脚改为32根,地址引脚为多少根?
*芯片相关参数: 存储阵列容量—
(2)SAM芯片参数与结构
数据引脚数量— 地址引脚数量—
*
*SRAM芯片结构组织: --以Intel 2114 SRAM芯片为例 参数—容量=1K×4位,数据引脚=4根(双向),地址引脚=10根
…
…
…
存储元
存储元
…
…
…
存储元
存储元
64行×64列
……
存储元
存储元
存储元
存储元
……
13
*
3、SRAM芯片的读写时序
*读周期时序: (存储器对外部信号的时序要求)
tA
tRC
地址
CS
I/O1~4
WE
tOTD
tCO
tCX
数据出
SRAM—CS有效时开始读操作、CS无效时结束读操作
13
*
*写周期时序:
*片选与控制电路: 片选—MEM常由多个芯片组成,读/写操作常针对某个芯片
计算机系统第三章答案
![计算机系统第三章答案](https://img.taocdn.com/s3/m/a298c60bf705cc1754270938.png)
习题3.参考答案:(1)后缀:w,源:基址+比例变址+偏移,目:寄存器(2)后缀:b,源:寄存器,目:基址+偏移(3)后缀:l,源:比例变址,目:寄存器(4)后缀:b,源:基址,目:寄存器(5)后缀:l,源:立即数,目:栈(6)后缀:l,源:立即数,目:寄存器(7)后缀:w,源:寄存器,目:寄存器(8)后缀:l,源:基址+变址+偏移,目:寄存器4.参考答案:(1)源操作数是立即数0xFF,需在前面加‘$’(2)源操作数是16位,而长度后缀是字节‘b’,不一致(3)目的操作数不能是立即数寻址(4)操作数位数超过16位,而长度后缀为16位的‘w’(5)不能用8位寄存器作为目的操作数地址所在寄存器(6)源操作数寄存器与目操作数寄存器长度不一致(7)不存在ESX寄存器(8)源操作数地址中缺少变址寄存器5.参考答案:6.参考答案:(1)xptr、yptr和zptr对应实参所存放的存储单元地址分别为:R[ebp]+8、R[ebp]+12、R[ebp]+16。
(2)函数func的C语言代码如下:void func(int *xptr, int *yptr, int *zptr){int tempx=*xptr;int tempy=*yptr;int tempz=*zptr;*yptr=tempx;*zptr = tempy;*xptr = tempz;}7.参考答案:(1)R[edx]=x(2)R[edx]=x+y+4 (3)R[edx]=x+8*y (4)R[edx]=y+2*x+12 (5)R[edx]=4*y (6)R[edx]=x+y 8.参考答案:(1)指令功能为:R[edx]←R[edx]+M[R[eax]]=0x 00000080+M[0x8049300],寄存器EDX 中内容改变。
改变后的内容为以下运算的结果:00000080H+FFFFFFF0H因此,EDX 中的内容改变为0x00000070。
计算机系统结构第3章习题处理
![计算机系统结构第3章习题处理](https://img.taocdn.com/s3/m/cb2b660bf78a6529647d53d5.png)
作业: 1. 专用总线 数据宽度 中断分类 中断分级 中断响应次序 5. 6. 9. 10.
数据宽度 中断处理次序 通道极限流量
fmax.byte≥ fbyte
而在字节多路通道上,设备对通道要求的流量应是 所挂全部设备的速率之和。如果字节多路通道上所 挂设备台数为m,设备的速率fi实际就是设备发出字 节传送请求的间隔时间的倒数,m台相同速率的设备 其速率之和为mfi,这样,为不丢失信息,就应该满 足: 1/(Ts+Td) ≥ mfi 于是可求得在字节多路通道上所挂接的设备台数m应 满足: m≤1/(Ts+Td)·i f
根据题目所给出的各台设备每发一个字节数据传 送请求的间隔时间,可得各台设备的速率如下:
设备
A
B
C
D
E
F
设备速率fi(B/µ 1/0.2 1/0.25 1/0.5 1/0.19 1/0.4 1/0.21 s)
这样,能满足上述fi不等式要求的,只能是挂B、 C、E、F这4台设备,A和D因为超过了fmax.select , 所以不能挂。
(2)
中断请求 2 1 3 4 用户程序 1
中断处理程序 2 3 4
t
2.如果通道在数据传送期中选择设备需要9.8µ s,传 送一个字节需要0.2µ s,某低速设备每隔500µ s发 出一个字节数据传送请求,问至多可以接几台这 种低速设备?对于如下A至F这6种设备,一次通 信传送的字节数不少于1024个字节,问哪些可以 挂在此通道上?哪些不能?其中A至F设备每发一 个字节数据传送请求的时间间隔分别为:
了。这就是说,选择通道在宏观上要不丢失设备的 信息,就要限制在通道上所挂设备的速率不能超过 一个限值。 【解答】在字节多路通道方式工作时,限指所挂设 备的台数应为: m≤1/(Ts+Td)·i =500µ f s/(9.8+0.2)µ s=50台 在选择通道方式工作时,通道的极限流量为: fmax.select =1/(Ts /n+Td)≥1B/(9.8µs/n+0.2µs) 其中,n≥1024个字节。所以,限制通道上所挂的 设备速率fi ≤1/(9.8/n+0.2)B/µs才行。
《计算机组成与系统结构》(清华大学出版社)(袁春风编著)第三章课件
![《计算机组成与系统结构》(清华大学出版社)(袁春风编著)第三章课件](https://img.taocdn.com/s3/m/e6b1cff4ba0d4a7302763a64.png)
2011-9-17
MIPS中的浮点数比较和分支指令 中的浮点数比较和分支指令
涉及到的浮点操作数: 位单精度 位单精度浮点数 涉及到的浮点操作数: 32位单精度浮点数 / 64位双精度浮点数 浮点操作数 位双精度浮点数 涉及到的浮点操作:比较操作( 减法来实现比较) 涉及到的浮点操作:比较操作(用 减法来实现比较) 还涉及到的定点操作: 用于地址运算) 还涉及到的定点操作:加 / 减(用于地址运算) 有一个专门的浮点标志cond,无需在指令中明显给出cond ,无需在指令中明显给出 有一个专门的浮点标志
2011-9-17
MIPS定点数据传送指令 定点数据传送指令
涉及到的操作数: 带符号数( 涉及到的操作数: 32/16位带符号数(偏移量可以是负数) 带符号数 偏移量可以是负数) 涉及到的操作: 涉及到的操作:加 / 减 / 符号扩展 / 0扩展 扩展
2011-9-17
MIPS中的浮点算术运算指令 中的浮点算术运算指令
2011-9-17
C语言程序中涉及的运算 语言程序中涉及的运算
逻辑运算 • 用途 • 操作 表示“ “‖”表示“OR”运算 表示 运算 “&&”表示“AND”运算 表示“ 表示 运算 例如, 例如, if ((x>y) && (i<100)) then …… 表示“ “!”表示“NOT”运算 表示 运算 符号表示不同: 符号表示不同:& ~ && ;| ~ ‖; …… 运算过程不同: 运算过程不同:按位 ~ 整体 结果类型不同: 结果类型不同:位串 ~ 逻辑值 • 与按位运算的差别 用于关系表达式的运算 例如, 中的“ 例如,if (x>y and i<100)then ……中的“and”运算 ) 中的 运算
计算机硬件体系结构
![计算机硬件体系结构](https://img.taocdn.com/s3/m/220b8b3208a1284ac95043d4.png)
3.2 微型计算机主机结构
3.2.4I/O接口 I/O接口是
连接主机和外 部设备之间的 逻辑部件,由 I/O接口电路、 连接器(一般为 连接电缆)和接 口软件(即设备 驱动程序)组成。
3.2 微型计算机主机结构
I/O接口 将I/O接口电路内嵌在主板中,由主板直接提供外设接口 电路插座,如 1键盘鼠标接口、ps/2 2USB接口 3串行接口RS-232 4并行接口LPT
3.2 微型计算机主机结构 PCI Express
3.2 微型计算机主机结构
外部总线标准
常见的I/O总线种类:USB总线、IEEE1394总线等。 ① USB总线 属串行接口总线。该总线是一种最多可连接127个 设备的外部总线。具有支持热拔插,即插即用的优点, 所以USB接口已经成为许多外设的标准接口。USB有 两个规范,即USB1.1,USB2.0和USB3.0 。
(1) 掩膜式 ROM(Mask ROM) (2) 可编程 PROM(Programmable ROM) (3) 可擦除 EPROM (Erasable PROM) (4) 电可擦 EEPROM(Electrically EPROM) (5) 快擦写 ROM(Flash ROM)
3.2 微型计算机主机结构
系统总线标准大致可分为ISA总线、PCI总线、PCI Express三个阶段。
① ISA总线。是最早的8位系统总线。后来扩展到 16位。ISA是现代个人计算机的基础。
② PCI总线。主要特点是传输速度高,广泛应用于 现代微机中。
③PCI Express总线。是新一代的总线接口。
3.2 微型计算机主机结构 ISA PCI AGP
寄 存 器
一 级 缓 存
CPU内部总线
计算机体系结构第三章答案
![计算机体系结构第三章答案](https://img.taocdn.com/s3/m/35aa14ac2b160b4e777fcfd2.png)
第三章答案三、流水线技术(80空)1、对阶尾数相加2、求阶差规格化3、时间流水线的各段4、尽量相等流水线的瓶颈5、通过时间大量重复的时序输入端能连续地提供任务6、静态动态7、部件级处理机级8、标量流水处理机向量流水处理机9、线性流水线非线性流水线10、执行/有效地址计算周期存储器访问/分支完成周期11、译码读寄存器12、ALUoutput←A op B ALUoutput←NPC + Imm13、分支 STORE指令14、ALU指令 LOAD指令15、单周期多周期16、重复设置指令执行功能部件流水17、吞吐率等功能非流水线18、通过时间排空时间19、流水线寄存器的延迟时钟扭曲20、数据相关控制相关21、结构相关数据相关22、结构数据23、硬件开销功能单元的延迟24、写后读读后写写后读25、写后读读后写26、PC值改变为分支转移的目标地址 PC值保持正常(等于当前值加4)27、目标地址分支转移条件不成立28、8 存储器29、多功能线性 830、水平处理方式垂直处理方式31、纵向处理方式纵横处理方式32、存储器向量寄存器33、访问存储器的次数对存储器带宽的要求34、每秒执行多少指令(MIPS)每秒取得多少个浮点运算结果(MFLOPS)35、512 836、链接技术向量循环或分段开采技术37、源向量结果向量38、向量功能部件标量寄存器向量寄存器块39、向量寄存器向量功能部件3.1 流水线的基本概念1、流水线:将一个重复的时序过程,分解为若干个子过程,而每一个子过程都可有效地在其专用功能段上与其他子过程同时执行。
2、单功能流水线:只能完成一种固定功能的流水线。
3、多功能流水线:流水线的各段可以进行不同的连接,从而使流水线在不同的时间,或者在同一时间完成不同的功能。
4、静态流水线:同一时间内,流水线的各段只能按同一种功能的连接方式工作。
5、动态流水线:同一时间内,当某些段正在实现某种运算时,另一些段却在实现另一种运算。
计算机系统结构第三章自考练习题答案
![计算机系统结构第三章自考练习题答案](https://img.taocdn.com/s3/m/9188987630b765ce0508763231126edb6f1a76f9.png)
第三章总线、中断与输入输出系统历年真题精选1. 通道程序执行结束后引发的中断是( B )。
A. 外中断B. I/O中断C. 程序性中断D. 机械校验中断2.磁盘外部设备适合于连接到( B )。
A. 字节多路通道B. 数组多路通道或选择通道C. 选择通道或字节多路通道D. 数组多路通道或字节多路通道3. 总线控制机构为解决N个部件利用总线时优先顺序的裁决,集中式按时查询,需外加控制线线数为( D )。
N]A.3 B. N+2 C. 2N+1 D. 2+[log24. 虽然中断响应顺序由硬件排队器固定好,但中断实际处置完的顺序是可以通过(系统软件)修改各中断级处置程序的(中断屏蔽)位,而动态改变。
5. 在知足通道设计流量不低于设备工作时的最大流量时,为使微观上不丢失设备信息,可以加设(数据缓冲器)或动态提高响应的(优先级)来弥补。
6. 总线控制方式有哪三种?各需要增加几根用于总线控制的控制线?并说明每种方式优先级的灵活性。
(P64-65)7.((1)20,20,25,40,40,100 us (2)200 B/ms (3)5 us )8.(1)1-3-4-2同步强化练习一、填空题。
1. 中断响应就是允许其中断CPU(现行程序)运行,转去对该请求进行预处置,包括保留(断点及其现场),调出有关处置该中断服务程序,准备运行。
2. 中断系统软硬件功能分派实质是中断(响应)硬件和中断(处置平衡)软件的功能分派。
3. 数组多路通道适用于连接多台(高)速设备,其通道“数据宽度”为(定长块)。
4. 输入输出系统包括输入输出设备、(设备控制器)及输入输出操作有关的(软硬件)。
5. 总线控制机构集中在一处的称(集中)式控制,分散在各部件的称(散布)式控制。
6. 多数低性能单用户计算机的输入输出由(程序员)安排,I/O系统设计主要解决CPU、主存和I/O设备在(速度)上的庞大不同。
7. 信息在总线上的双向传输有(半)双向和(全)双向两种。
- 1、下载文档前请自行甄别文档内容的完整性,平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益,请联系客服反馈,我们会尽快为您处理(人工客服工作时间:9:00-18:30)。
中断处理
中断级屏蔽位
程序级别 1级 2级 3级 4级 5级
第1级 0 0 0 0 0
第2级 1 0 1 1 1
第3级 1 0 0 0 0
第4级 1 0 1 0 1
第5级 1 0 1 0 0
17
一、中断系统
3)机器有五级中断,中断响应次序为1-2-3-4-5,现要求 中断处理次序为3-5-2-4-1 。 ①设计各级中断处理程序的中断级屏蔽位,令“1”表示开 放,“0”表示屏蔽; ②若在运行用户程序时,同时发生4、5级中断请求,而在 5级中断服务尚未完成时,又发生1、2、3级中断,请画出 处理机执行程序的全过程示意图。
7
一、中断系统
2 中断的分类和分级
一般在安排中断类响应的优先级时,采用如下方式:
第1级:机器校验类中断;
优先级最高
第2级:程序性中断和管理程序调用类中断;
第3级:外部中断;
第4级:输入输出类中断;
第5级:重新启动中断。
优先级最低
8
一、中断系统
3 中断嵌套的原则
✓中断嵌套指的是新的中断请求中断了CPU正在执行的中
断处理程序。
✓中断嵌套的原则:正在执行的中断处理程序,应当屏蔽
与之同级或比之低级的中断请求。
✓用户程序的级别最低,任何中断请求都能中断用户程序
的运行;
✓中断处理程序结束后,启用“从哪里来回那里去”机制。
9
一、中断系统
4 中断处理次序
为了能动态地调节中断处理程序实际执行完的次序,即中 断处理次序,在中断级请求源与中断响应排队器的入口端之间 又加设了一个中断级屏蔽位寄存器和相应的控制门电路硬件。
二、通道处理机
3 通道的流量设计
通道流量是指通道在“通道数据传送”期间,单位时间里 传送的字节数。
极限流量:通道所能达到的最大流量。
字节多路:fmax.byte=l/(Ts+TD)
数组多路: fmax.block=k/(Ts+kTD)=1/(Ts/K+TD)
选择:
fmax.select=n/(Ts+nTD)=1/(Ts/n+TD)
20
二、通道处理机
2、通道的分类及相应的数据宽度 在通道的数据传送期内,根据信息传送所采取的方式不同,
通道又可被分为字节多路、数组多路和选择3类。
设通道所连接的p台设备均已启动,且在数据传送期内,选 择使用当前通道总线来传送数据的设备所需要的时间为Ts,通 道传送一个字节数据所需要的时间为TD,则每台设备都要传送n 个字节数据时的工作时间示意图如下所示:
2)机器有五级中断,中断级屏蔽位“1”表示开放,“0”表 示屏蔽;中断响应次序为1-2-3-4-5,各级中断处理程序的中 断级屏蔽位设置如下表所示。
①中断处理次序为什么?
②若在运行用户程序时,同时发生4、5级中断请求,而在5级
中断服务尚未完成时,又发生1、2、3级中断,请画出处理机
执行程序的全过程示意图。
21
二、通道处理机
① 选中一台设备后,设备只传送1字节数据就释放总线; ② 各设备轮流传送; ③ 设备要传送n字节数据,需经n次申请使用通道总线; ④ t=n·p·(Ts+TD) ⑤ 适用于连接大量的低速设备; ⑥ 通道的数据宽度为单字节。
22
二、通道处理机
23
二、通道处理机
① 选中一台设备后,设备只传送k字节成组数据,然后释放总线; ② 各设备轮流传送; ③ 设备要传送n字节数据,需经[n/k]次申请使用通道总线; ④ t=p·(Ts+kTD)·[n/k] ⑤ 适用于连接多台高速设备,如磁盘,k=512B,一般地k<n; ⑥ 通道的数据宽度为k字节。
28
二、通道处理机
如果通道上所挂n台设备都被启动,则设备对通道要求的实 际流量分别为: ①字节多路通道的流量应当是所挂各台设备的速率之和,即
fbyte=f1+f2+……+fn ②数组多路通道和选择通道的流量都是所挂设备中速率最高 者,即
fblock= max( f1,f2,……,fn) fselect =max( f1,f2,……,fn)
15
一、中断系统
中断处理
中断级屏蔽位
程序级别 1级 2级 3级 4级 5级
第1级
第2级
第3级
第4级
第5级
中断处理
中断级屏蔽位
程序级别 1级 2级 3级 4级 5级
第1级 1 0 0 1 1
第2级 1 1 1 1 1
第3级 1 0 1 1 1
第4级 0 0 0 1 0
第5级 0 0 0 1 1
16
一、中断系统
2020年4月12日5时22分 第三章 总线中断与输入输出系统
19
二、通道处理机
要求进行输入/ 输出的访管指令
CPU
目态 (运行目态程序)
响应I/O中断请求
管态(运行 I/O管理程序)
编制通 道程序
通道
运行存放在主存 中的通道程序
时间轴
启动I/O指令
组织I/O 操作
I/O操作结束后,向 CPU发I/O中断请求
在通道程序编好且存入主存中某个通道缓冲区时,就置好相应的通道 地址字。当管理程序执行到“启动I/O”的管态指令时,发出启动命令。当 设备被成功启动之后,CPU就退出管态,返回目态去执行其它的用户程序。 此时,通道进入了“通道数据传送”期。
被启动的通道开始执行存放于通道缓冲区中的通道程序来具体组织I/O 操作,完成了通道程序后,又向CPU发出I/O中断请求。CPU在响应I/O中断 请求后,第二次进入管态,调出相应的管理程序,进行善后登记和处理后, 又重新返回目态。这样,一次输入/输出的过程中,CPU只需要二次进入管 态,使之减少了输入/输出对目态程序的干扰,也使CPU和外部设备及多台 设备之间可以并行地工作。
31
二、通道处理机
设备号
1
工作速率(B/ms)
50
二次请求的间隔时间(μs)
23456 50 40 25 25 10
设备号
1
工作速率(B/ms)
50
二次请求的间隔时间(μs) 20
23456 50 40 25 25 10 20 25 40 40 100
32
二、通道处理机
例2 设通道在数据传送期中,选择设备需4.9μs,传送一个字 节数据需0.1μs。
33
二、通道处理机
2)有8台外设,各设备要求传送信息的工作速率分别如下表 所示。设通道数据传送其内,选择一次设备需1/μs,每传送 一个字节数据也需要1/μs。现采用数组多路通道,定长块大 小为512B。
(1)通道工作时的极限流量是多少?
(2)哪些设备可挂在此通道上?为什么?
设备号
1 2345678
中中断级屏蔽位的状态,并正确画出发生多种中断级请求时, CPU执行程序时的状态转移过程示意图。
本章的基本要求
关于通道处理机的基本要求
✓了解采用通道处理机的目的。 ✓掌握字节多路、数组多路和选择三类通道的工作原理; ✓了解三种通道各自的适用场合。 ✓熟练掌握通道处理机和I/O系统的流量设计与分析。 ✓掌握字节多路通道流量的计算和通道工作周期的设计,能
例1 某字节交叉多路通道连接6台设备,其数据传送速率如 下表所示。 (1)在表中填出设备相应二次请求传送字节的间隔时间。 (2)当所有设备同时要传送数据时,求其对通道要求的总流 量fbyte。 (3)让通道以极限流量fmax·byte= fbyte 的工作周期工作,通 道的工作周期是多少? (4)让通道中所挂设备速率越高的,数据传送请求被响应的 优先级越高。画出6台设备同时发请求到下次同时发请求期 间里,通道响应和处理完各设备请求时刻的示意图。哪个 设备丢失了信息?提出一种不丢失信息的解决办法。
CPU
2 3 5 排队器
2 3
中断 屏蔽
5 位控
制器
1 0 0 1 0
1 2
中
3断
4源
5
10
一、中断系统
4 中断处理次序
中断级屏蔽字寄存器中的每一个中断级屏蔽位可以控制让 相应等级的中断请求能否进入中断响应排队器去参加排队。只 要能进入中断响应排队器的中断请求,总是让其中级别相对高 的优先得到响应。
CPU
2 3 5 排队器
2 3
中断 屏蔽
5 位控
制器
1 0 0 1 0
1 2 3
中 断
4源
5
12
一、中断系统 中断系统的解题关键
✓两个次序 ✓一个原则 ✓一个锦囊
13
一、中断系统
5 中断屏蔽位举例
中断处理 中断级屏蔽位 程序级别 1级 2级 3级 4级
第1级 0 0 0 0 第2级 1 0 1 1 第3级 1 0 0 1 第4级 1 0 0 0
(1)其低速设备每隔250μs发出一个字节数据传送请求,问 最多可接多少台这种设备?
(2)若有A~E共5种高速设备,要求字节传送的间隔时间如 下表所示,其时间单位为μs。若一次通信传送的字节数不少 于1024个字节,问哪些设备可挂在此通道上?哪些则不能?
设备
A
B
C
D
E
பைடு நூலகம்
间隔时间(μs) 0.13 0.1 0.11 0.2 0.3
中断的各种事件。
✓中断处理是通过具体执行中断服务程序来对中断源进行处
理的过程。
6
一、中断系统
2 中断的分类和分级 一般的高性能系统,系统的中断源个数可能多达数十甚
至数百个,为简化硬件的复杂度,宜将性质接近的中断源分 成类。
不同类的中断,就要根据中断类的性质、紧迫性、全局 性、重要性及软件处理的方便性等,再将它们分成不同的中 断响应优先级,让级别高的中断类能优先得到响应。