SRAM的工作原理——超简单
合集下载
相关主题
- 1、下载文档前请自行甄别文档内容的完整性,平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益,请联系客服反馈,我们会尽快为您处理(人工客服工作时间:9:00-18:30)。
•
内存基本单元使用少于6个晶体管是可能的— 如3管[5][6] 甚至单管,但单管存储单元是
DRAM,不是SRAM。
•
访问SRAM时,字线(Word Line)加高电平,使得每个基本单元的两个控制开关用的晶体 管M5与M6开通,把基本单元与位线(Bit Line)连通。位线用于读或写基本单元的保存的
状态。虽然不是必须两条取反的位线,但是这种取反的位线有助于改善噪声容限.
2014-11-6 5
• 反相器
• 反相器,是一种电路器件,其输出是输入的逻辑非。 如图所示的CMOS静态反相器,由两个互补的金属氧化 物半导体场效应管(MOSFET)组成,源极连接在高电平 的是P沟道场效应管,源极连接在低电平的是N沟道场 效应管。输入电路接在两个场效应管的栅极上,输出 电路从两个场效应管的连接处接出。当输入低电平, 则P沟道场效应管开通,N沟道场效应管关闭,输出高 电平。当输入高电平,则N沟道场效应管开通,P沟道 场效应管关闭,输出低电平。这就实现了“反相”输 出。
管(M5, M6)是存储基本单元到用于读写的位线(Bit
Line)的控制开关。
2014-11-6
பைடு நூலகம்
2
• SRAM六管结构的工作原理
CMOS静态反相器
SRAM cell 6T 2014-11-6
SR 锁存器
3
• 简单的阐释
其实CMOS静态反相器等价于一个非门!
SRAM cell 6T等价于SR锁存器(也就是RS触发器)
SR锁存器真值表 S 0 0 0 0 R 0 0 1 1 Q 0 1 0 1 Qnext 0 1 0 0 解释 维持 维持 重设 重设
2014-11-6
writing
1
1 1 1
0
0 1 1
0
1 0 1
1
1 -
设定
设定 不允许 不允许
4
是不是突然茅塞顿开, 醍醐灌顶?呵呵 请继续后面的学习 相信你会更了解
2014-11-6
• SRAM的操作
• SRAM的基本单元有3种状态:standby (电路处于空闲), reading (读)与writing (修改内容). SRAM的读 或写模式必须分别具有"readability"(可读)与"write stability"(写稳定). • • Standby 如果字线没有被选为高电平, 那么作为控制用的M5与M6两个晶体管处于断路,把基本单元与位线隔 离。由M1 – M4组成的两个反相器继续保持其状态,只要保持与高、低电平的连接。 • • Reading 假定存储的内容为1, 即在Q处的电平为高. 读周期之初,两根位线预充值为逻辑1, 随后字线WL充高 电平,使得两个访问控制晶体管M5与M6通路。第二步是保存在Q的值传递给位线BL在它预充的电 位,而泻掉(BL非)预充的值,这是通过M1与M5的通路直接连到低电平使其值为逻辑0 (即Q的高
SRAM的工作原理_超简单
http://zh.wikipedia.org/wiki/SRAM
2014-11-6
• SRAM六管结构的工作原理
• 6T:指的是由六个晶体管组成,如图中的M1、M2、 M3、M4、M5、M6. • SRAM中的每一bit存储在由4个场效应管(M1, M2, M3, M4)构成两个交叉耦合的反相器中。另外两个场效应
2014-11-6 6
• SRAM的设计
• 一个SRAM基本单元有0 and 1两个电平稳定状态。SRAM基本单元由两个CMOS反相器组成。
两个反相器的输入、输出交叉连接,即第一个反相器的输出连接第二个反相器的输入,第 二个反相器的输出连接第一个反相器的输入。这就能实现两个反相器的输出状态的锁定、 保存,即存储了1个位元的状态。 • 除了6管的SRAM,其他SRAM还有8管、10管甚至每个位元使用更多的晶体管的实现。[2][3][4] 这可用于实现多端口(port)的读写访问,如显存或者寄存器堆的多口SRAM电路的实现。 • 一般说来,每个基本单元用的晶体管数量越少,其占用面积就越小。由于硅芯片(silicon wafer)的生产成本是相对固定的,因此SRAM基本单元的面积越小,在硅芯片上就可以制 造更多的位元存储,每位元存储的成本就越低。
电平使得晶体管M1通路). 在位线BL一侧,晶体管M4与M6通路,把位线连接到VDD所代表的逻辑1
(M4作为P沟道场效应管,由于栅极加了Q的低电平而M4通路). 如果存储的内容为0, 相反的电路状态 将会使(BL非)为1而BL为0. 只需要(BL非)与BL有一个很小的电位差,读取的放大电路将会辨 识出哪根位线是1哪根是0. 敏感度越高,读取速度越快。 • Writing
•
写周期之初,把要写入的状态加载到位线。如果要写入0,则设置(BL非)为1且BL为0。随后字线
WL加载为高电平,位线的状态被载入SRAM的基本单元。这是通过位线输入驱动被设计为比基本 单元相对较弱的晶体管更为强壮,使得位线状态可以覆盖基本单元交叉耦合的反相器的以前的状态
2014-11-6
8