信号完整性基础_PPT
合集下载
相关主题
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
2. 上升/下降沿时间 信号是否被看作为高速信号，和信号的周期关系不大。只要信号的 上升沿或下降沿很陡，它都有可能是高速信号。当然如果信号的周 期较短，其上升下降沿必然很陡，当然也就是高速信号了。
3. 电长度和关键长度 关键长度Lcritical=Tr×v/2， Tr指信号的上升时间，v指信号的传播速度， 通常为6inch/ns。若Lline<Lcritical/3，则可以将该信号看作是等势体。 电长度=Lphysical/v，单位为ns。 Lphysical为传输线物理长度，v为信号在 介质中的传播速度。通常1ns约相当于6inch。
从公式中可以看出，如果在一定的频率范围内满足j? L»R和j? C»G， 那么Zo 可近似为sqr(L/C)，为实数。一般来说低频和高频的Zo为复 数，中间频段的Zo为实数。
Zo在40欧姆~120欧姆之间， 如差分线阻抗一般为100欧姆， PCB阻 抗一般控制为60欧姆。
2. 下图小段传输线的模型。
4. 数字方波的频谱 数字方波信号的分析最起码要达到5倍f0（f0为方波的基频）。
高速数字电路的特征（续1）
图中演示的是信号的上升时间以及信号沿传输线由输出端到输入端的 传输延迟距离。
高速数字电路的特征（续2）
图中的公式为方波的傅立叶展开，其中T为方波信号的周期，t 为方波 信号的上升/下降时间，TW为方波信号的脉宽。 一般来说如果分析到10 f0，那么傅立叶拟合就比较接近真实情况。
信号完整性基础
信号完整性问题
过冲（overshoot/undershoot) 振铃 (ringing/ring back) 非单调性(non-monotonic) 码间串扰（ISI） 同步开关噪声（SSN） 噪声余量(noise margin) 串扰(crosstalk)
信号完整性（Signal Integrity）主要包括以下几方面问题： 1. 过冲（Overshoot/Undershoot)
传输线理论（续4）
图示为参考平面上电流的分布密度，可以看到距离导线中心3H后平面 上的电流就很小了。所以布线有3H规则。 H小，电流分布集中，布线密度大
传输线理论（续5）
1. 上图为材料的介电常数和频率的关系，介电常数是随频率变化的， 常用材料FR4的介电常数为4.1~4.7，设计频率高时，介电常数可以 估计得低些。右边为介电常数的表达式和G的计算公式。注意G有 拐点，频率高到一定值Fgd时，就保持不变了。
传输线理论（续1）
上图描述了PCB上的传输线。 下图描述了信号线及其回流，传输线电流一定有回路。
传输线理论（续2）
Z0 =≈
L C
1. 上图为传输线电磁场示意图，对于TEM波（电场、磁场、传输方向 互相垂直），可用图中右边的公式计算传输线的阻抗。
公式中各参数的含义为：
R：铜导线的电阻（copper resistance）， 包括Rdc、Rac，Rac是变 化的。
体的内容会有所改变，如GTL、SSTL等Open Drain信号，其内部无 上拉，需外加。
信号分类（续5）
这两张图分别表示输出高电平和低电平时电流的情况。
信号分类（续5）
这两张图描述了Open Drain输出，内部无上拉，需外加。
信号分类（续6）
这两张图是差分信号的输出结构示意图。 LVDS信号输出结构可以用左图来描述。 CML信号输出结构可以用右图来描述，可以看到其内部有端接，在进 行阻抗匹配控制的时候应考虑并利用内部的端接，否则可能达不到理 想的效果，并有可能越匹配越差。 高速差分信号一般用SPICE模型来仿真。
6. 噪声裕量（Noise Margin） 控制噪声余量的目的是防止外界干扰，用于克服仿真没有分析到的一些次要因素。 一般对于TTL信号应留有200~300mV的余量。
7. 串扰（Crosstalk） 串扰主要有线间串扰、回路串扰、通过平面串扰（常见于数模混合电路）三种形 式。
信号完整性问题（续1）
信号完整性问题（续8）
同步开关噪声使得电源VDD有跌落（Power Droop），地平面GND有反 弹（Ground Bounce），最终使得信号的上升下降沿产生了平台，影响 信号阈值的判断，从而会影响时序。
信号完整性问题（续9）
该图演示了一个完整的包括电源系统、芯片内部、封装和PCB走线的 模型，包括了IC芯片内部固有的封装电感、I/O管脚的电容等。
一般IC对于过冲的高度和宽度的容忍度都有指标。因为过冲会使IC内部的ESD防护 二极管导通，通常电流有100mA左右。信号长期的过冲会使IC器件降质，并是电 源噪声和EMI的来源之一。
2. 振铃（Ringing/Ring Back） 振铃会使信号的threshold域值模糊，而且容易引起EMI。
3. 非单调性(Non-monotonic) 电平上升过程中的平台会产生非单调性，这有可能对电路有危害，特别是针对异步 信号如：Reset、Clock等会有影响。
信号主要分为一下几类： 1. 单端信号
单端信号包括 TTL、 CMOS、 SSTL、 GTL等。单端信号比较通用， 且实现成本低。 2. 差分信号 差分信号包括 PECL、 ECL、 LVDS、 CML等。差分信号高速性能 好，电流也比较小。 由于电源层可以滤波和地层不可以滤波，单端信号中的同步开关噪 声的地电源自文库形成地弹电压无法避免；而差分信号对同步开关噪声不 敏感。 3. 一次开关（Incident Switching） 即第一波就超过阈值。 4. 反射开关（Reflected Switching） 第一波不能超过阈值，靠反射超过阈值。
高速数字电路的特征
非等势体 上升、下降时间 电长度、关键长度 数字方波的频谱
何谓高速信号呢？高速信号又具有哪些特征？ 1. 非等势体
高速信号之所以产生信号完整性的问题，主要是由于对于高速信号， 通常传输线的两端（输出端、输入端）不再是等势体。因为当信号 在传输线上的传输延迟时间大于信号在输出端的上升时间时，表明 当输出端已经变为高电平时，输入端的信号幅度还没有改变，仍为 低电平。所以此时两者不再是等势体。
L：回路电感，等效于电流产生磁场的效应。该值的同参考平面有 关，同频率无关。
C：电容（两平面之间）。
G：由两部分组成：Go（直接流时的漏电流）、Gs(交流时的能量 损耗)。
其中R、G跟频率关系较大；L、C同物理结构有关，与频率无关。
传输线损耗在1GHz以下主要是Copper损耗（R），在1GHz以上主 要是Copper损耗（G）。
主要有三种方式来描述封装信息： a. 简单的用RLC来表示（Lump Model）。 b. 使用‘.ebd”文件：将封装中的每根线的特性如线长、阻抗等描述 出来。 c. 使用分布式模型（Distributed Equivalent Circuit）。
2. 元件内部电容Ccomp，即MOS管上电容。 3. 钳位（Clamp）特性 ，即ESD特性：POWER clamp、GND clamp。 4. Pullup、Pulldown VI曲线，描述的是一种静态特性。 5. Ramp、V/T特性曲线，描述的是一种动态特性。 不是所有的IBIS模型都包含以上的内容，根据不同的信号类型，IBIS具
信号分类（续1）
左图是常用的单端输出内部结构示意图，右图是该输出结构的特性曲 线。
信号分类（续2）
该图显示了输入为高时输出由高电平转换到低电平的过程，在这个过 程中阻抗动态变化。
信号分类（续3）
该图显示了输入为低时输出由低电平转换到高电平的过程。
信号分类（续4）
这里简单介绍一下IBIS模型，IBIS模型可以由SPICE模型转换过来。 上图描述了IBIS模型中包含的信息，主要有： 1. 封装(package)
高速数字电路的特征（续4）
图中表示用傅立叶展开式来拟合方波的情况。当用5阶波形叠加时，其 信号与原方波还有明显的差别；若用10阶波形叠加时，则与原方波相 差无几；若再用20阶的波形叠加的话，其改善程度已经不明显。所以 对方波信号的分析一般到10倍 f。（f。为方波的基频）即可。
信号分类
单端信号 差分信号 一次开关（Incident switching） 反射开关（Reflected switching）
信号分类（续7）
左图为单端信号的输入结构示意图，带反馈功能，如具有BusHold功能 的输入。 右图为差分信号的输入结构示意图，有些带有内部匹配电阻（未示 出），在设计的时候需要了解从而做出合理的匹配。
传输线理论
有损传输线 趋肤效应 介质损耗 负载效应
这里介绍一下传输线相关的基础理论。 1. 根据损耗传输线无损传输线(Lossless transmission line)如Spice中的
信号完整性问题（续3）
该图演示了存在码间干扰（ISI）时观察到的波形。图中很多地方前一 个高电平还未稳定下来时，后一个低电平又到了，反之亦然。
信号完整性问题（续4）
将每一个周期内所有由低到高（如Bit7）、全高（如Bit11） 、由高到 低（如Bit8） 、全低（如Bit14）四种波形重叠起来就形成了所谓的眼 图。
对传输线建模一般是将传输线分割为很多个长度较短的小段，每段 传输线采用集总参数来建模，图中右边公式表示在进行分割建模时
传输线理论（续3）
这里列出了常见传输线的阻抗计算公式。实际工作中往往使用专用软 件计算。
传输线理论（续4）
图中表示了传输线的趋肤效应。由于趋肤效应的存在，高频时电流在 导体横截面上的分布不均匀，主要集中在靠近表面的窄带里。图中显 示了趋肤深度d的定义和计算公式。 图中还显示由于趋肤效应，传输线的Rac随着频率的增加而增大， Rac的 计算如公式。 显然高频时增加线厚无法改善损耗情况，可以通过增加线宽来减小损 耗。 好的仿真软件可以很好的仿真趋肤效应，一般用HSPICE进行仿真分析。
T element，以及有损传输线（Lossy transmission line） 传输的损耗一般分为两种：铜损（copper loss）和介质损耗 (dielectric loss)。 PCB上的传输线分为以下几种：微带线（Microstrip）、埋入式微带 线（Embeded microstrip）、带状线（Stripline）。 2. 趋肤效应 高频时电流只在表层流动。 3. 介质损耗 介质中的dipole随电磁场转动，产生损耗。 4. 负载效应 传输线上的分布式负载能改变传输线的阻抗。
通常示波器所观察到的数字信号。
信号完整性问题（续2）
图中为各相关的信号完整性参数： • Overshoot、Undershoot指信号的过冲。 • Ringback 指信号的振铃。 • Plateau指信号在上升过程中的平台。 • NMH指逻辑为高信号的噪声余量。 • NML指逻辑为低信号的噪声余量。
4. 码间串扰（ISI） 主要是针对高速串行信号。其产生的本质是前一个波形还没有进入稳态，另外也有 可能是传输线对不同频率衰减不同所造成的。一般通过眼图来观察，方法是输入 一伪随机码，观察输出眼图。
5. 同步开关噪声（SSN） 同步开关噪声会使单根静止的信号线上出现毛刺? V，另外还会影响输入电平的判 断。 SSN的另一种现象是SSO（同步开关输出），这会使得传输线的特性如阻抗、延时 等特性发生改变。
高速数字电路的特征（续3）
这是数字方波信号的频谱图。 从图中可以看到频谱去曲线上有两个拐点。第一个拐点在2.78/ TW 处， 其后信号频谱以每10倍频20dB的速度衰减，第二个拐点在2.78/t 处，其 后信号频谱以每10倍频40dB的速度衰减直至为零。由此可以看出在不 改变信号周期的情况下，为了减小方波的高频分量，可以增加信号的 上升/下降时间t ，使得第二个拐点往左移。
信号完整性问题（续5）
高速串行信号的传输质量主要是通过眼图中眼睛的张开度来衡量。
信号完整性问题（续6）
通过眼图测量信号高电平和低电平时的噪声余量，以及信号的建立和 保持时间。
信号完整性问题（续7）
左图演示的是同一根传输线对于不同频率信号产生的反射叠加不同， 会引起码间串扰。 右图演示的是由于码间串扰使得输入端信号判决点的延后，以及信号 由低变高的起始点变为负电平。
3. 电长度和关键长度 关键长度Lcritical=Tr×v/2， Tr指信号的上升时间，v指信号的传播速度， 通常为6inch/ns。若Lline<Lcritical/3，则可以将该信号看作是等势体。 电长度=Lphysical/v，单位为ns。 Lphysical为传输线物理长度，v为信号在 介质中的传播速度。通常1ns约相当于6inch。
从公式中可以看出，如果在一定的频率范围内满足j? L»R和j? C»G， 那么Zo 可近似为sqr(L/C)，为实数。一般来说低频和高频的Zo为复 数，中间频段的Zo为实数。
Zo在40欧姆~120欧姆之间， 如差分线阻抗一般为100欧姆， PCB阻 抗一般控制为60欧姆。
2. 下图小段传输线的模型。
4. 数字方波的频谱 数字方波信号的分析最起码要达到5倍f0（f0为方波的基频）。
高速数字电路的特征（续1）
图中演示的是信号的上升时间以及信号沿传输线由输出端到输入端的 传输延迟距离。
高速数字电路的特征（续2）
图中的公式为方波的傅立叶展开，其中T为方波信号的周期，t 为方波 信号的上升/下降时间，TW为方波信号的脉宽。 一般来说如果分析到10 f0，那么傅立叶拟合就比较接近真实情况。
信号完整性基础
信号完整性问题
过冲（overshoot/undershoot) 振铃 (ringing/ring back) 非单调性(non-monotonic) 码间串扰（ISI） 同步开关噪声（SSN） 噪声余量(noise margin) 串扰(crosstalk)
信号完整性（Signal Integrity）主要包括以下几方面问题： 1. 过冲（Overshoot/Undershoot)
传输线理论（续4）
图示为参考平面上电流的分布密度，可以看到距离导线中心3H后平面 上的电流就很小了。所以布线有3H规则。 H小，电流分布集中，布线密度大
传输线理论（续5）
1. 上图为材料的介电常数和频率的关系，介电常数是随频率变化的， 常用材料FR4的介电常数为4.1~4.7，设计频率高时，介电常数可以 估计得低些。右边为介电常数的表达式和G的计算公式。注意G有 拐点，频率高到一定值Fgd时，就保持不变了。
传输线理论（续1）
上图描述了PCB上的传输线。 下图描述了信号线及其回流，传输线电流一定有回路。
传输线理论（续2）
Z0 =≈
L C
1. 上图为传输线电磁场示意图，对于TEM波（电场、磁场、传输方向 互相垂直），可用图中右边的公式计算传输线的阻抗。
公式中各参数的含义为：
R：铜导线的电阻（copper resistance）， 包括Rdc、Rac，Rac是变 化的。
体的内容会有所改变，如GTL、SSTL等Open Drain信号，其内部无 上拉，需外加。
信号分类（续5）
这两张图分别表示输出高电平和低电平时电流的情况。
信号分类（续5）
这两张图描述了Open Drain输出，内部无上拉，需外加。
信号分类（续6）
这两张图是差分信号的输出结构示意图。 LVDS信号输出结构可以用左图来描述。 CML信号输出结构可以用右图来描述，可以看到其内部有端接，在进 行阻抗匹配控制的时候应考虑并利用内部的端接，否则可能达不到理 想的效果，并有可能越匹配越差。 高速差分信号一般用SPICE模型来仿真。
6. 噪声裕量（Noise Margin） 控制噪声余量的目的是防止外界干扰，用于克服仿真没有分析到的一些次要因素。 一般对于TTL信号应留有200~300mV的余量。
7. 串扰（Crosstalk） 串扰主要有线间串扰、回路串扰、通过平面串扰（常见于数模混合电路）三种形 式。
信号完整性问题（续1）
信号完整性问题（续8）
同步开关噪声使得电源VDD有跌落（Power Droop），地平面GND有反 弹（Ground Bounce），最终使得信号的上升下降沿产生了平台，影响 信号阈值的判断，从而会影响时序。
信号完整性问题（续9）
该图演示了一个完整的包括电源系统、芯片内部、封装和PCB走线的 模型，包括了IC芯片内部固有的封装电感、I/O管脚的电容等。
一般IC对于过冲的高度和宽度的容忍度都有指标。因为过冲会使IC内部的ESD防护 二极管导通，通常电流有100mA左右。信号长期的过冲会使IC器件降质，并是电 源噪声和EMI的来源之一。
2. 振铃（Ringing/Ring Back） 振铃会使信号的threshold域值模糊，而且容易引起EMI。
3. 非单调性(Non-monotonic) 电平上升过程中的平台会产生非单调性，这有可能对电路有危害，特别是针对异步 信号如：Reset、Clock等会有影响。
信号主要分为一下几类： 1. 单端信号
单端信号包括 TTL、 CMOS、 SSTL、 GTL等。单端信号比较通用， 且实现成本低。 2. 差分信号 差分信号包括 PECL、 ECL、 LVDS、 CML等。差分信号高速性能 好，电流也比较小。 由于电源层可以滤波和地层不可以滤波，单端信号中的同步开关噪 声的地电源自文库形成地弹电压无法避免；而差分信号对同步开关噪声不 敏感。 3. 一次开关（Incident Switching） 即第一波就超过阈值。 4. 反射开关（Reflected Switching） 第一波不能超过阈值，靠反射超过阈值。
高速数字电路的特征
非等势体 上升、下降时间 电长度、关键长度 数字方波的频谱
何谓高速信号呢？高速信号又具有哪些特征？ 1. 非等势体
高速信号之所以产生信号完整性的问题，主要是由于对于高速信号， 通常传输线的两端（输出端、输入端）不再是等势体。因为当信号 在传输线上的传输延迟时间大于信号在输出端的上升时间时，表明 当输出端已经变为高电平时，输入端的信号幅度还没有改变，仍为 低电平。所以此时两者不再是等势体。
L：回路电感，等效于电流产生磁场的效应。该值的同参考平面有 关，同频率无关。
C：电容（两平面之间）。
G：由两部分组成：Go（直接流时的漏电流）、Gs(交流时的能量 损耗)。
其中R、G跟频率关系较大；L、C同物理结构有关，与频率无关。
传输线损耗在1GHz以下主要是Copper损耗（R），在1GHz以上主 要是Copper损耗（G）。
主要有三种方式来描述封装信息： a. 简单的用RLC来表示（Lump Model）。 b. 使用‘.ebd”文件：将封装中的每根线的特性如线长、阻抗等描述 出来。 c. 使用分布式模型（Distributed Equivalent Circuit）。
2. 元件内部电容Ccomp，即MOS管上电容。 3. 钳位（Clamp）特性 ，即ESD特性：POWER clamp、GND clamp。 4. Pullup、Pulldown VI曲线，描述的是一种静态特性。 5. Ramp、V/T特性曲线，描述的是一种动态特性。 不是所有的IBIS模型都包含以上的内容，根据不同的信号类型，IBIS具
信号分类（续1）
左图是常用的单端输出内部结构示意图，右图是该输出结构的特性曲 线。
信号分类（续2）
该图显示了输入为高时输出由高电平转换到低电平的过程，在这个过 程中阻抗动态变化。
信号分类（续3）
该图显示了输入为低时输出由低电平转换到高电平的过程。
信号分类（续4）
这里简单介绍一下IBIS模型，IBIS模型可以由SPICE模型转换过来。 上图描述了IBIS模型中包含的信息，主要有： 1. 封装(package)
高速数字电路的特征（续4）
图中表示用傅立叶展开式来拟合方波的情况。当用5阶波形叠加时，其 信号与原方波还有明显的差别；若用10阶波形叠加时，则与原方波相 差无几；若再用20阶的波形叠加的话，其改善程度已经不明显。所以 对方波信号的分析一般到10倍 f。（f。为方波的基频）即可。
信号分类
单端信号 差分信号 一次开关（Incident switching） 反射开关（Reflected switching）
信号分类（续7）
左图为单端信号的输入结构示意图，带反馈功能，如具有BusHold功能 的输入。 右图为差分信号的输入结构示意图，有些带有内部匹配电阻（未示 出），在设计的时候需要了解从而做出合理的匹配。
传输线理论
有损传输线 趋肤效应 介质损耗 负载效应
这里介绍一下传输线相关的基础理论。 1. 根据损耗传输线无损传输线(Lossless transmission line)如Spice中的
信号完整性问题（续3）
该图演示了存在码间干扰（ISI）时观察到的波形。图中很多地方前一 个高电平还未稳定下来时，后一个低电平又到了，反之亦然。
信号完整性问题（续4）
将每一个周期内所有由低到高（如Bit7）、全高（如Bit11） 、由高到 低（如Bit8） 、全低（如Bit14）四种波形重叠起来就形成了所谓的眼 图。
对传输线建模一般是将传输线分割为很多个长度较短的小段，每段 传输线采用集总参数来建模，图中右边公式表示在进行分割建模时
传输线理论（续3）
这里列出了常见传输线的阻抗计算公式。实际工作中往往使用专用软 件计算。
传输线理论（续4）
图中表示了传输线的趋肤效应。由于趋肤效应的存在，高频时电流在 导体横截面上的分布不均匀，主要集中在靠近表面的窄带里。图中显 示了趋肤深度d的定义和计算公式。 图中还显示由于趋肤效应，传输线的Rac随着频率的增加而增大， Rac的 计算如公式。 显然高频时增加线厚无法改善损耗情况，可以通过增加线宽来减小损 耗。 好的仿真软件可以很好的仿真趋肤效应，一般用HSPICE进行仿真分析。
T element，以及有损传输线（Lossy transmission line） 传输的损耗一般分为两种：铜损（copper loss）和介质损耗 (dielectric loss)。 PCB上的传输线分为以下几种：微带线（Microstrip）、埋入式微带 线（Embeded microstrip）、带状线（Stripline）。 2. 趋肤效应 高频时电流只在表层流动。 3. 介质损耗 介质中的dipole随电磁场转动，产生损耗。 4. 负载效应 传输线上的分布式负载能改变传输线的阻抗。
通常示波器所观察到的数字信号。
信号完整性问题（续2）
图中为各相关的信号完整性参数： • Overshoot、Undershoot指信号的过冲。 • Ringback 指信号的振铃。 • Plateau指信号在上升过程中的平台。 • NMH指逻辑为高信号的噪声余量。 • NML指逻辑为低信号的噪声余量。
4. 码间串扰（ISI） 主要是针对高速串行信号。其产生的本质是前一个波形还没有进入稳态，另外也有 可能是传输线对不同频率衰减不同所造成的。一般通过眼图来观察，方法是输入 一伪随机码，观察输出眼图。
5. 同步开关噪声（SSN） 同步开关噪声会使单根静止的信号线上出现毛刺? V，另外还会影响输入电平的判 断。 SSN的另一种现象是SSO（同步开关输出），这会使得传输线的特性如阻抗、延时 等特性发生改变。
高速数字电路的特征（续3）
这是数字方波信号的频谱图。 从图中可以看到频谱去曲线上有两个拐点。第一个拐点在2.78/ TW 处， 其后信号频谱以每10倍频20dB的速度衰减，第二个拐点在2.78/t 处，其 后信号频谱以每10倍频40dB的速度衰减直至为零。由此可以看出在不 改变信号周期的情况下，为了减小方波的高频分量，可以增加信号的 上升/下降时间t ，使得第二个拐点往左移。
信号完整性问题（续5）
高速串行信号的传输质量主要是通过眼图中眼睛的张开度来衡量。
信号完整性问题（续6）
通过眼图测量信号高电平和低电平时的噪声余量，以及信号的建立和 保持时间。
信号完整性问题（续7）
左图演示的是同一根传输线对于不同频率信号产生的反射叠加不同， 会引起码间串扰。 右图演示的是由于码间串扰使得输入端信号判决点的延后，以及信号 由低变高的起始点变为负电平。