常用组合逻辑电路

画出逻辑图
Y3
Y2
0
1
1
&
Y1
Y0
0
0
&
&
1
1
0
1
1
1
>1
>1
>1
>1
>1
>1
I9 I8 I7 I6 I5
I4
I3
0 0 000
1
0
I2
I1
0
0
三、 优先编码器
当有两个或两个以上的信号同时输入编码电路， 电路只能对其中一个优先级别高的信号进行编码。
即允许几个信号同时有效，但电路只对其 中优先级别高的信号进行编码，而对其它优先 级别低的信号不予理睬。
一、 二进制编码器
将输入信号编成二进制代码的电路。
高
低 电
2n个
平
信
号
编码器
二
n位 进
制 代 码
例：设计一个编码器，满足以下要求： a、将 I0、I1、…I7 8个信号编成二进制代码。 b、编码器每次只能对一个信号进行编码，不
允许两个或两个以上的信号同时有效。 c、设输入信号高电平有效。
1. 分析要求： 输入有8个信号，即 N=8，根据 2n N 的关系，
4位
Q0 Q1 Q2 Q3
1
0 0 1
译 码 器
码
0a
0 0 0 1 0 0
cb ed
f
g
7个
(共阳极)
七段显示译码器状态表
输入
a
Q3 Q2 Q1 Q0
0000
f g b0 0 0 1
e
c
0 0
0 0
1 1
0 1
d
0100 0101
输出
abcdefg
0000001 1001111 0010010 0000110 1001100 0100100
0 00 0 01 0 10 0 11 1 00 1 01 1 10 1 11
1 0 0 00 0 00 0 1 0 00 0 00 0 0 1 0 00 00 0 0 0 1 00 00 0 0 0 0 10 00 0 0 0 0 01 00 0 0 0 0 00 10 0 0 0 0 00 01
9十个数字。
8421BCD码编码表
输出 输 入 Y3 Y2 Y1 Y0
0 (I0) 1 (I1) 2 (I2) 3 (I3) 4 (I4) 5 (I5) 6 (I6) 7 (I7) 8 (I8) 9 (I9)
00 00 00 01 00 10 00 11 01 00 01 01 01 10 01 11 10 00 10 01
1 1 11 10 1 0 1 1
1 1 11 110 1 1 0 0
1 1 11 1110 1 1 0 1 1 1 11 11110 1 1 1 0
例:T4147集成优先编码器(10线-4线)
UCC N Y3 I 3 I 2 I1 I9 Y0
低电平 有效
16 15 14 13 12 11 10 9
写出逻辑式并化成“或非”门和“与非” 门
Y3 = I8+I9 Y2 = I4 +I5 +I6 +I7 Y1 = I2 +I3 +I6 +I7
. = I4 + I6 I5 +I7 . = I2 + I6 I3 +I7
Y0 = I1 +I3 +I5 +I7 +I9
. . = I1+I9 I3 +I7 I5 +I7
D1 D0
最低位相加，无下级来的进位数，故把最低 位的全加器的进位输入端1Ci-1接地。
编码器
把二进制数码按一定规律编排，使每组数码 具有一特定的含义，称为编码。 具有编码功能的逻辑电路称为编码器。
n 位二进制代码有 2n 种组合，可以表示 2n 个 信息。
要表示N个信息所需的二进制代码应满足
2n N
二
十
译
进
码
制
器
代
码
驱
显
动
示
器
器
1. 半导体数码管 由七段发光二极管构成
半导体数码管由8个发光 二极管按一定形状组合后封装 而成。每个发光二极管实质上 是一个PN结，当外加正向电 压时发光。右图是由7只条状 发光二极管和1只点状发光二 极管组成的半导体数码管。7 只条状发光二极管分别为8字 图形的一段，控制不同字段的
二极管发光，就可显示不同的字形。如7段全亮时，就 显示数字“8”。
1. 半导体数码管 由七段发光二极管构成
例：共阳极接法
a
abcdefg
f gb
1001111
e
c
0010010
高 电 abcde f g
d
+
低
电
平
平
时
时
发
光
共阴极接法
a
bcdef
共阳极接法
g
发 光
2. 七段译码显示器
二
十 进 制 代
4. 画出逻辑图
Y2
Y1
Y0
1
1
1
&
&
&
1
1
1
1
Βιβλιοθήκη Baidu
1
1
1
1
00 0 0 0 0
I7
I6 I5
I4
I3
I2
I1
二、 二 — 十进制编码器
将十进制数 0～9 编成二进制代码的电路
高
低 电 平
10个
编码器
信
号
表示十进制数
二
4位
进 制
代
码
列编码表：
四位二进制代码可 以表示十六种不同 的状态，其中任何 十种状态都可以表 示0～9十个数码， 最常用的是8421码。 即从0000～ 1111四 位二进制数中取前 十种状态，表示0 ～
Y3 A0A1 A0A1 A0A1 A0 A1 A0A1
逻辑图
Y0 A0A1 A1 A0
Y1 A0A1 1 1
Y2 A0A1
Y3 A0A1
&
Y3
&
Y2
&
Y1
&
Y0
2-4线译码器74LS139的内部线路
A1
1
A0 输入
1 1
&
Y3
&
Y2
&
输出
Y1
&
Y0
S
加了1个控制端
74LS139的功能表
显示 数码
0 1 2 3 4 5
0110 0100000 6 0111 0001111 7 1000 0000000 8
1001 0000100 9
若使用共阴极数码管，则将表中的0和1对换。
把上页状态表写出逻辑式并化简得：
a AC BD DCBA b BD CBA CBA
在数字电路中，常用的组合电路有加法器、 编码器、译码器、数据分配器和多路选择器等。 下面几节分别介绍这几种典型组合逻辑电路的 基本结构、工作原理和使用方法。
加法器
十进制与二进制
十进制：0～9十个数码，“逢十进一”。 在数字电路中，为了把电路的两个状态 (“1”
态和“0”态)与数码对应起来，采用二进制。
Z2 A1 A0 A1A0
74LS139的功能表
S
A1 A0
Y0
Y1
Y2
Y3
11111
0000111
0011011
0101101
0111110
由其功能表得 下列逻辑式：
Y0 A0 A1
Y1 A0 A1 Y2 A0A1 Y3 A0A1
所以
Z1 Y1 Y2
Z2 Y0 Y3
接线图
Z1 Y1 Y2
Z2 Y0 Y3
Z2
Z1
&
&
111 1
1Y0 1Y1 1Y2 1Y3
74LS139 1S
1A1
1A0
A1
A0
n﹣2n 线译码器的输出， 包含了n 变量函数中所有 的最小项。加上或门或与 非门，就可以组成任何形 式的输入变量小于等于 n 的组合逻辑函数。
二、 二-十进制显示译码器
在数字电路中，常常需要把运算结果用十进 制数显示出来，这就要用显示译码器。
1S
1A0 1A1 1Y0 1Y1 1Y2 1Y3
一片139中 含两个2﹣4 线译码器
1S 1A0 1A1 1Y0 1Y1 1Y2 1Y3 GND 引线上加“o”也表示低电平有效。
例：利用译码器分时将采样数据送入计算机
总 线
三态门 E A 三态门 E B 三态门 EC 三态门 E D
A
B
C
当S 0时，Y 0 Y 1 Y 2 Y 3 译码器工作 2-4线译码器
14
SN74H183
1 1Ai
1Bi 1Ci-1 1Ci 1Si GND
应用举例：用一片SN74LS183构成两位串行 进位全加器。
D1
C1
D0
C0 串行进位
2Si
2Ci
全加器2
2Ai 2Bi 2Ci-1
1Si
1Ci
全加器1
1Ai 1Bi 1Ci-1
+ A1 A0 C1 B1 C0B0
A1 B1
A0 B0
Si (Ai Bi ) Ci1
Ci ( Ai Bi )Ci1 Ai Bi Ai Bi BiCi1 AiCi1
&
>1
& =1
=1 逻辑图
Ci-1 Ci
Si
CO
Bi
Ai
CO
>1
Si
Ci
半加器构成的全加器
全加器SN74LS183的管脚图
UCC 2Ai 2Bi 2Ci-1 2Ci
2Si
I0
00 0
= I4 . I5 . I6 . I7
I1 I2 I3
00 1
01 0 01 1
Y1 = I2 +I3 +I6 +I7
= I2 . I3 . I6 . I7
I4
10 0
I5 I6 I7
10 1 11 0 11 1
Y0 = I1 +I3 +I5 +I7
= I1 . I3 . I5 . I7
A1 A0 00 01 10 11
Y0 Y1 Y2 Y3 0111 1011 1101 1110
Y0 A0A1 A0A1 A0A1 A0 A1 A0A1
逻 辑
Y1 A0A1 A0A1 A0A1 A0 A1 A0A1
式
Y2 A0A1 A0A1 A0A1 A0 A1 A0A1
T4147 编码器功能表
输 入 （低电平有效）
输 出（8421反码）
I9 I8 I7 I6 I5 I4 I3 I2 I1 Y3 Y2 Y1 Y0
1 1 11 11111 0 1 0 1 1 0 1 1 10 1 1 1 1 0
1111 0110 0111 1000 1001 1010
Si Ai BiCi1 Ai BiCi1 Ai BiCi1 Ai BiCi1
( Ai Bi ) Ci1
Ci Ai BiCi1 Ai BiCi1 Ai BiCi1 Ai BiCi1
( Ai Bi )Ci1 Ai Bi Ai Bi BiCi1 AiCi1
Ai Bi Ci-1 &
即 n=3，即输出为三位二进制代码。
2. 列编码表：
输入 I0 I1 I2 I3 I4 I5 I6 I7
输出
Y2 Y1 Y0
00 0 00 1 01 0 01 1 10 0 10 1 11 0 11 1
3. 写出逻辑式并转换成“与非”式
输入
输出
Y2 = I4 +I5 +I6 +I7
Y2 Y1 Y0
T4147
1234 567 8
I4 I5 I6 I7 I8 Y2 Y1 GND
T4147引脚图
译码器和数字显示
译码是编码的反过程，它是将输入代码的组 合译成一个特定的输出信号。
一、 二进制译码器
二
进 3位
制
译码器
代
码
高
8个
低 电
平
信
号
例：三位二进制译码器（输出高电平有效）
状 态表
输入
输出
A B C Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7
二进制：0、1二个数码，“逢二进一”。
加法器
加法器: 实现二进制加法运算的电路
如：
00 0 1
+ 00 1 1
进位
11
01 0 0
要考虑低位 来的进位 全加器实现
不考虑低位 来的进位
半加器实现
一、 半加器
半加：实现两个一位二进制数相加，不考 虑来自低位的进位。 半加器：
A 两个输入 B 表示两个同位相加的数
两个输出 S C
表示半加和 表示向高位的进位
逻辑符号： A B
S CO C
半加器逻辑状态表 A B SC 0 0 00
A B
. .
=1
S
0 1 10 1 0 10
&
C
1 1 01
逻辑表达式
逻辑图
S AB AB A B C AB
二、 全加器
全加：实现两个一位二进制数相加，且考虑
来自低位的进位。
写出逻辑表达式
Y0=A B C Y1=A B C Y2=A B C
Y4=A BC Y5=A B C Y6=A B C
Y3=A B C Y7=A B C
逻辑图
Y0 Y1
Y2 Y3 Y4 Y5 Y6
Y7
00010000
&&&&&&&&
1
0
0
1
1
1
A0
B1
C1
例：二位二进制译码器（输出低电平有效）
逻辑状态表
S
A1 A0
Y0
Y1
Y2
Y3
11111
0000111
0011011
0101101
0111110
S=1时，4个输出均为1，A0、A1输入无效； S=0时，输出的状态由A0、A1决定。 符号上加“–”表示低电平有效。
74LS139管脚图
UCC 2S 2A0 2A1 2Y0 2Y1 2Y2 2Y3
2S 2A0 2A1 2Y0 2Y1 2Y2 2Y3
全加器： Ai 输入 Bi Ci-1
表示两个同位相加的数 表示低位来的进位
输出 Si Ci
表示本位和 表示向高位的进位
逻辑符号： Ai Bi Ci-1
CI CO
Si Ci
1. 列逻辑状态表 2. 写出逻辑式
Ai Bi Ci-1 Si Ci
00 000 00 110 01 010 01 101 10 010 10 101 11 001 11 111
D
A0 A1
S
工作原理：(以A0A1= 00为例)
总
线数 据
三态门 E A 三态门 E B 三态门
脱离总线 EC 三态门 E D
A
0B
C
Y0 Y1 Y2 Y3
当S 0时， 译码器工作 2-4线译码器
D
全为“1”
A0 0 A1 0
S
例：用2﹣4线译码器74LS139产生一组多输出函数。
Z1 A1 A0 A1 A0