常用组合逻辑电路
常用组合逻辑电路种类很多_主要有全加器、译码器、编码器、多路选择...
什么是编码？用文字、数字或符号代表特定对象的过程叫编码。
X/Y二－十进制编码器，同一时刻只允许一个输入端有信号。
不允许许多信号同时出现在输入端。
输入互相排斥。
处理电路111111111111111111111111为选通输出端：Y 00000001Y=EX只要有编码输出否则进行编码。
而且是反码输出。
0Y 1Y 2Y EX Y 0I 1I 2I 3I 4I 5I 6I 7I STS Y 74LS148将8线－3线优先编码器扩展为16线－4线优先编码器。
☆用两片8-3编码器组成16线-4线输出优先编码器。
/I 15优先权最高。
158当：I I 均无输入信号时，按照优先顺序的要求：70才允许对I I 的输入信号进行编码。
因此，只要将第（1）片的“无编码信号输入”信号Y S 作为第（2）片的选通输入信号/ST 即可。
当片（1)有编码信号输入时，片1的/Y EX =0,无编码信号输入时Y EX =1，正好用它输出编码的第四位，以区分8个高位输入信号和8个低位输入信号的编码。
编码输入的低三位应为两片输出/Y 2、/Y 1、/Y 0的逻辑或。
依照上面分析得出扩展逻辑电路图I 7I 6I 5I 4I 3I 2I 1I 0SY SY 0Y 1Y 2Y EX 74LS148(1)I 7I 6I 5I 4I 3I 2I 1I 0SY SY 0Y 1Y 2Y EX 74LS148(2)&&&&G 2G 3G 1G 0Z 0Z 1Z 2Z 3A 09A A 18A A 27A A 36A A 45A A 10A 11A 12A 13A 14A 1511111111111100111111110X 010*********X X 010********X X X 010*******X X X X 010010110X X X X X 01010010X X X X X X 0100000X X X X X X X 00111111111111011111X X X X X X X X 1/Y S /Y EX /Y 0/Y 1/Y 276543210 /SBCD A D B C B C A ++⋅+⋅+=)()()(BC D A BD C AB ++++=BCD A BD C AB +++⋅=BCD A BD C AB +⋅⋅⋅=00011110BC D A D B C B A ++⋅+⋅⋅+=)()()(C B D A BD C AB F +++++=BC D A D B C B C A ++⋅++⋅+=)())(()([]BC D A D B C B C A ++⋅+++++=)()()()(()BCD A BD C B C A ++⋅++=)(BCBD D C B D C A ABD C B A +++++=111111111可用：真值表法、配项法、卡诺图法求最小项表达式。
4.3常用组合逻辑电路(3线—8线译码器 138)
用二极管与门阵列组成的3 线－8线译码器
Y0 A2' A1' A0' m0 Y1 A2' A1' A0 m1 Y2 A2' A1 A0' m2 ... Y7 A2 A1 A0 m7
附加 控制端
集成译码器实例：74HC138
低电平 输出
S S1S 2S3 S1(S 2'S3')'
• 利用附加控制端进行扩展 例：用74HC138（3线—8线译码器） 构成 4线—16线译码器
D3=0
Z
' i
mi'
D3=1
二、二-十进制译码器 二-十进制译码器的逻辑功能是将输入的BCD代 码译成10个高、低电平输出信号。 如74HC42
Yi mi (i 0 ~ 9)
四、 用译码器设计组合逻辑电路
集成译码器实例：74HC138
附加 控制端
Yi' ( S mi )'
S 1时 Yi' mi'
低电平 输出
S 0时,输出为全1。
74HC138的功能表：
输
入
输
出
S1
S
' 2
S3'
A2
A1
A0
Y7' Y6' Y5' Y4' Y3' Y2' Y1' Y0'
0
X XXX1 1 1 1 1 1 1 1
将要实现的输出逻辑函数的最小项之和的形式两次 取反，即
Z1 ((m3 m4 m5 m6 )) (m3 m4 m5 m6 ) Z2 ((m1 m3 m7 )) (m1 m3 m7 ) Z3 ((m2 m3 m5 )) (m2 m3 m5 ) Z4 ((m0 m2 m4 m7 )) (m0 m2 m4 m7 )
常见的组合逻辑电路
常见的组合逻辑电路一、引言组合逻辑电路是由多个逻辑门组成的电路，它们根据输入信号的不同组合，产生不同的输出信号。
在现代电子技术中，组合逻辑电路被广泛应用于数字电路、计算机系统、通信系统等领域。
本文将介绍几种常见的组合逻辑电路及其工作原理。
二、多路选择器（MUX）多路选择器是一种常见的组合逻辑电路，它具有多个输入端和一个输出端。
根据控制信号的不同，选择器将其中一个输入信号传递到输出端。
例如，一个4选1多路选择器有4个输入端和1个输出端，根据2个控制信号可以选择其中一个输入信号输出。
多路选择器常用于数据选择、多输入运算等场合。
三、译码器（Decoder）译码器是一种将输入信号转换为对应输出信号的组合逻辑电路。
常见的译码器有2-4译码器、3-8译码器等。
以2-4译码器为例，它有2个输入信号和4个输出信号。
根据输入信号的不同组合，译码器将其中一个输出信号置为高电平，其他输出信号置为低电平。
译码器常用于地址译码、显示控制等应用。
四、加法器（Adder）加法器是一种用于实现数字加法运算的组合逻辑电路。
常见的加法器有半加器、全加器等。
半加器用于两个1位二进制数的相加，而全加器用于多位二进制数的相加。
加法器通过多个逻辑门的组合，将两个二进制数进行相加，并输出相应的和与进位。
加法器广泛应用于数字电路、计算机算术单元等领域。
五、比较器（Comparator）比较器是一种用于比较两个数字大小关系的组合逻辑电路。
常见的比较器有2位比较器、4位比较器等。
以2位比较器为例，它有两组输入信号和一个输出信号。
当两组输入信号相等时，输出信号为高电平；当第一组输入信号大于第二组输入信号时，输出信号为低电平。
比较器常用于数字大小判断、优先级编码等应用。
六、编码器（Encoder）编码器是一种将多个输入信号转换为对应输出信号的组合逻辑电路。
常见的编码器有2-4编码器、8-3编码器等。
以2-4编码器为例，它有2个输入信号和4个输出信号。
常用组合逻辑电路(3线—8线译码器 138)
常用组合逻辑电路(3线—8线译码器 138)3线—8线译码器是一种常用的数字电路，用于将一个三位二进制数映射到八个输出信号上。
它通常被用作地址译码器，将CPU发出的地址信号译码成与之对应的设备的CS（片选）信号。
以下是一些常见的组合逻辑电路及其应用：1. 2进制加法器2进制加法器是一种常见的电路，它用于将两个二进制数相加。
它的输入通常为两个二进制数和一个进位信号，输出为一个二进制数和一个进位信号，其中进位信号由前一位相加的进位和当前位的两个输入信号决定。
2进制加法器通常被用于CPU中的ALU（算术逻辑单元）中，实现加法操作。
2. 4位全加器4位全加器是一种电路，用于将四位二进制数相加。
它由四个2进制加法器组成，每个加法器的进位都与前一个加法器的进位相连。
4位全加器通常也被用于ALU中，实现更高精度的加法操作。
3. 反相器反相器是一种电路，将输入信号取反输出。
它通常由一个晶体管或MOS管构成，当输入信号为高电平时，电路关闭，输出为低电平；当输入信号为低电平时，电路开启，输出为高电平。
反相器在数字电路中有广泛应用，用于信号处理、计数器、寄存器等电路。
4. 与门与门是一种电路，当所有输入信号都为高电平时，输出为高电平；否则输出为低电平。
与门通常由两个PNP晶体管或两个NPN晶体管组成，输入信号通过两个晶体管的基极输入到集电极，当所有输入信号都为高电平时，晶体管都开启，输出信号为高电平。
5. 或门或门是一种电路，当任意一个输入信号为高电平时，输出为高电平；否则输出为低电平。
与门和或门是组合逻辑电路常用的基本逻辑门，它们可以通过多次组合实现更复杂的电路功能。
实用组合逻辑电路
实用组合逻辑电路组合逻辑电路是由逻辑门组成的电路，根据输入的信号进行逻辑运算并输出结果。
它是数字电路中的一种重要类型，广泛应用于计算机、通信、控制系统等领域。
本文将介绍几种常见的实用组合逻辑电路及其应用。
一、多路选择器多路选择器是一种常用的组合逻辑电路，它根据控制信号选择其中一个输入信号作为输出。
多路选择器的输入端有多个，输出端只有一个，控制端决定了哪个输入信号被选择输出。
多路选择器常用于数据选择、信号调制等场景。
二、译码器译码器是一种将编码信号转换为特定输出信号的组合逻辑电路。
它通常用于将输入信号转换为对应的输出信号，例如将二进制编码转换为BCD码或者将BCD码转换为七段数码管的控制信号。
译码器在数字电路中起到了非常重要的作用。
三、加法器加法器是一种实现数字加法运算的组合逻辑电路。
它可以将两个二进制数相加，并输出相应的结果。
加法器通常由半加器和全加器组成，其中半加器用于处理两个二进制位的加法操作，而全加器可以处理进位的情况。
加法器在计算机算术运算中扮演着重要的角色。
四、减法器减法器是一种实现数字减法运算的组合逻辑电路。
它可以将两个二进制数相减，并输出相应的结果。
减法器通常由加法器和补码运算组成，其中补码运算可以将减法转换为加法。
减法器在计算机中广泛应用于算术运算和逻辑运算。
五、比较器比较器是一种用于比较两个数字的大小关系的组合逻辑电路。
它可以比较两个二进制数的大小，并根据比较结果输出相应的信号。
比较器通常由减法器和逻辑门组成，其中减法器用于进行减法运算，逻辑门用于判断大小关系。
比较器在计算机中广泛应用于逻辑判断和条件执行。
六、编码器编码器是一种将多个输入信号转换为少量输出信号的组合逻辑电路。
它通常用于将多个输入信号编码为相应的二进制编码。
编码器广泛应用于数据传输和信号处理等领域，例如将多个开关信号编码为二进制编码进行传输。
七、解码器解码器是一种将二进制编码信号转换为相应输出信号的组合逻辑电路。
知识点二 常用的组合逻辑电路_电工电子技术基本功_[共5页]
![知识点二 常用的组合逻辑电路_电工电子技术基本功_[共5页]](https://img.taocdn.com/s3/m/520f7c71f524ccbff12184eb.png)
182 电工电子技术基本功
②圈的数目越少越好；
③同一个“1”方格可以被多次圈，但每一个圈内至少应有一个方格未被其他圈圈
过，否则该项所表示的乘积项是多余的。
知识点二 常用的组合逻辑电路
按照电路的结构和工作原理，数字电路可分为组合逻辑电路和时序逻辑电路两大类。
在任何时刻电路的稳定输出只取决于同一时刻各输入变量的取值，而与电路以前的状态
无关，就称为组合逻辑电路，简称组合电路。
1．编码器
数字电路中只有“1”和“0”两种数码，也就是只有“高电平”和“低电平”两种
工作状态，需要将若干个“0”和“1”按一定规律排列在一起，代表不同的数码和不同
的含义，这样的过程就叫做“编码”。
图9-23所示是常见的10-4 线编码器，也是8421BCD
编码器，其真值表如表9-11所示。
图9-23 10-4 线编码器
表9-11 8421BCD编码器真值表
十进制数输入变量
输出变量
Y3Y2Y1Y0
0 A00 0 0 0
1 A10 0 0 1
2 A20 0 1 0
3 A30 0 1 1
4 A40 1 0 0
5 A50 1 0 1
6 A60 1 1 0
7 A70 1 1 1
8 A8 1 0 0 0
9 A9 1 0 0 1
逻辑表达式为
Y0=A1+A3+A5+A7+A9
Y1=A2+A3+A6+A7
Y2=A4+A5+A6+A7
Y3=A8+A9
2．译码器
译码是编码的逆过程，即将代码译为一定的输出信号，常用的是将二进制数转换为。
常见组合逻辑电路【共32张PPT】
else begin q<=d; qn<=~d; end
end
endmodule
2、带清零端、置1端的JK触发器
module JK_FF(CLK,J,K,Q,RS,SET);
input CLK,J,K,SET,RS;
output Q;
reg Q;
always @(posedge CLK or negedge RS or negedge SET )
采用“assign”语句是描述组合逻辑电路最常用的方法之一。
（3）用“always”或“initial”过程块。 （行为描述）
使用initial和always的区别
“always”块既可用于描述组合逻辑，也可描述时序逻辑。
always语句是不断地重复活动的，直到仿真过程结束。但always语句后的
同步置数，低电平有效. input A,B,C,D; output F;
常见组合与时序逻辑电路Verilog HDL描述 3’b110:out=8’b10111111;
output pass;
default： out =8 'bx;
reg[2:0] outcode;
begin 端口信号名称可以采用位置关联方法和名称关联方法进行连接。
begin if(h) outcode=3’b111;
if(!RS) Q<=1’B0;
（1）调用内置门元件描述
module gate3(F,A,B,C,D);
input A,B,C,D; output F;
nand (F1,A,B); and(F2,B,C,D); or(F,F1,F2); //调用内置门
4’d6:{a,b,c,d,e,f,g}=7’b1011111;
常见的组合逻辑电路
常见的组合逻辑电路组合逻辑电路指的是由多个逻辑门组成的电路，其输出只与输入信号的组合有关，而与输入信号的时间顺序无关。
在现代电子设备中，组合逻辑电路被广泛应用于数字电子系统的设计中。
下面将介绍几种常见的组合逻辑电路及其应用。
一、与门（AND Gate）与门是最基本的逻辑门之一，它只有当所有输入信号都为高电平时，输出才为高电平。
与门在数字电路中扮演着非常重要的角色，可以用于实现多个输入信号的复合判断。
在计算机的算术逻辑单元（ALU）中，与门经常用于进行逻辑运算。
二、或门（OR Gate）或门也是一种常见的逻辑门，它只要任意一个输入信号为高电平，输出就为高电平。
与门和或门可以相互组合使用，实现更复杂的逻辑运算。
或门常用于电子开关和电路选择器等应用中。
三、非门（NOT Gate）非门是最简单的逻辑门，它只有一个输入信号，输出信号是输入信号的反向。
非门常用于信号反转的场合，例如数字信号进行取反操作。
四、与非门（NAND Gate）与非门是由与门和非门组合而成的逻辑门，其输出是与门输出信号取反。
与非门的应用非常广泛，可以用于各种数字电路的设计中，例如计算机内存、固态硬盘等。
五、或非门（NOR Gate）或非门由或门和非门组合而成，其输出是或门输出信号取反。
与与非门类似，或非门也可以用于各种数字电路的设计中，例如译码器、比较器等。
六、异或门（XOR Gate）异或门是一种特殊的逻辑门，只有当输入信号中的奇数个为高电平时，输出为高电平；偶数个为高电平时，输出为低电平。
异或门在编码器、加法器以及数据传输方面有着重要的应用。
七、多路选择器（Multiplexer）多路选择器是一种可以根据选择信号选择不同输入信号的逻辑电路。
它可以将多个输入信号中的一个或多个输出至一个输出线上。
多路选择器可以在数字信号的选择和转换中起到关键作用。
八、译码器（Decoder）译码器是一种将多位输入信号转换为多位输出信号的逻辑电路。
它可以将某个特定的输入编码成高电平，从而实现对多个输入信号的解码和处理。
常用的组合逻辑电路
常用的组合逻辑电路
加法器：实现1位二进制数之间加法运算的电路称为1位加法器。
依据加数的不同，1位加法器又分为半加器和全加器两种电路类型。
假如不考虑来自低位的进位而是只将两个1位二进制数相加，即只有加数和被加数相加，这种加法运算称为半加运算。
实现半加运算的电路叫做半加器。
串行进位加法器的优点是电路比较简洁，缺点是速度比较慢。
编码器：在数字系统中，所谓编码，就是将字母、数字、符号等信息编成一组二进制代码的过程。
编码器是数字电路中常用的集成电路之一。
最常见的计算机键盘中就含有编码器器件，当按下键盘上的按键时，编码器将按键信息转换成二进制代码，并将这组二进制代码送到计算机进行处理。
目前常常使用的编码器有一般编码器和优先编码器两类。
译码器：译码是编码的反过程。
编码是将信号转换成二进制代码，译码则是将二进制代码转换成特定的信号。
将输入的二进制代码转换成特定的高（低）电平信号输出的规律电路称为译码器。
数据选择器：数据选择器的功能是依据地址选择码从多路输入数据中选择一路送到输出。
当输入信号经过不同的路径传输到同一个门电路时，由于信号所经过的门电路的传输延时不同，或者所经过的门电路的级数不同，导致信号到达汇合点门电路的时间不同，从而可能引起该门电路的输出波
形消失尖峰脉冲（干扰信号），这一现象称为组合规律电路中的竞争-冒险现象。
产生竞争-冒险的缘由是由于一个门的两个互补的输入信号分别经过两条不同的路径传输，由于延迟时间不同，而到达的时间不同引起的。
消退竞争-冒险的方法主要有引入封锁脉冲、引入选通脉冲、接滤波电容或修改规律设计等。
常用组合逻辑电路模块
的全部最小项取反。
禁止译码状态下，输出均为１
74138集成译码器的功能表
从真值表可知，每组3个变量输入，在8个输出中只有一个引脚为 “0”（且正好与输入代码是一一对应），其余7个全为“1”，这种译 码输出称为低电平效；根据输出引脚哪一条线有效，就可知道具体 输入的二进制代码是哪一种组合，这就是译码功能。输入为3位二 进制数，输出为8条引线，此电路习称为3-8线译码器。
（1）二~十进制编码器
十个按键8421码ቤተ መጻሕፍቲ ባይዱ码器功能表
（2）优先编码
二-十进制（9-4）优先编码器74HC147
二-十进制（9-4）优先编码器74HC147功能表
（3）编码器的扩展 由编码器的输入端不够时，可以利用 编码器的使能端来实现扩展。如74148是83线编码器，只能对8条输入线进行编码， 但如要对16条输入线进行编码，则可以用 两块74148进行编码，编码输出4位二进制 码的优先编码器。
据3个二进制数相加及加法规则，不难列出全加器的真值表。表 中Ai、Bi为两个1位二进制数，Ci是低位的进位数，Si为全加和， Ci+1是向相邻高位的进位数。
据表可得Si和Ci+1的逻辑表达式：
Si Ai B i Ci Ai Bi C i Ai B i C i Ai Bi Ci Ci ( Ai B i Ai Bi ) C i ( Ai Bi Ai B i ) Ai Bi Ci Ci 1 Ai Bi Ci Ai B i Ci Ai Bi C i Ai Bi Ci Ci ( Ai Bi Ai B i ) Ai Bi (C i Ci ) Ci ( A B) Ai Bi
(2)数字显示译码器
数字显示译码器将BCD代码 译成数码管显示字所需要的 相应高、低电平信号，使数 码管显示出BCD代码所表示 的对应十进制数，这是一种 代码译码器。 74HC4511 是 8421BCD 码 七 段 显示译码器。
常用组合逻辑电路与应用
（4）化简并写出逻辑代数式
B0
G0 B1B0 B1 B0 B1 B0 G1 B2 B1 B2 B1 B2 B1 B1
G2 B3 B2 B3 B2 B3 B2 B3 B2
B2
G3 B3
（5）、由逻辑代数式画出逻辑图 @
G2 B1B0
B3B2 00 01 11 10 00 0 0 0 0
01 1 1 1 1 11 Φ Φ Φ Φ 10 1 1 Φ Φ
G3Байду номын сангаас诺图
G3 B1B0
B3B2 00 01 11 10 00 0 0 0 0
01 0 0 0 0
11 Φ Φ Φ Φ
10 1 1 Φ Φ
3.2 组合逻辑电路的分析和设计
01000110
01010111
01100101
01110100
10001100
10011101
1 0 1 0ΦXXX
1 0 1 1XXXX
1 1 0 0XXXX
1 1 0 1XXXX
1 1 1 0XXXX
1 1 1 1XXXX
3.2 组合逻辑电路的分析和设计
（3）根据真值表，填写输出函数卡诺图
G0 B1B0 G0卡诺图 B3B2 00 01 11 10
• 电路设计的步骤
（1）根据对电路逻辑功能的要求，列出真值表； （2）由其值表写出逻辑表达式； （3）简化和变换逻辑表达式，从而画出逻辑图。
• 注意点
组合逻辑电路的设计，通常以电路简单，所用器 件的数目和种类最少为目标
• 实例 @
3.2 组合逻辑电路的分析和设计
• 例：试设计将十进制的四位二进制码（8421）BCD 转换成典型格雷码
第三章 常用组合逻辑电路芯片
Ch常用组合逻辑电路-
集成逻辑门是组合逻辑电路的基本部件， 所有组合逻辑模
块都是在逻辑门的基础上集成的。 按照集成规模的不同， 数字 集成电路通常划分为小规模集成电路SSI(Small Scale Integration Circuit)、 中规模集成电路MSI(Medium Scale Integration Circuit)、 大规模集成电路LSI(Large Scale Integration Circuit)和超大规模集
以上设计的编码器电路结构简单，但 无法投入实际使用。因为若两个或两个以 上键同时有效，编码器就无法正常工作。 例如，I2和I4同时有效时，输出Y2Y1Y0为 110，即编码结果不是对应I2或I4，而是等 于I6单独有效时的编码，显然编码的结果 是错误的。因此，实际使用时必须克服这 种编码器存在的本质性缺陷。下面介绍的 优先编码器就能够很好地解决这个问题。
真值表
真值表->逻辑表达式
化简
【定理】若两个逻辑变量X、Y同时满足X+Y=1 和XY = 0，则 有X = Y 。 若令X=I1，Y=I0+I2+I3+I4+I5+I6+I7，根据前面假设， I0 ~ I7任何时候有且只有一个为高电平，因此满足X + Y =1， X ×Y = 0。则有：
优先编码器
7 41 54 A3 A2 A1 A0
G1 G2
Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 Y8 Y9 Y10 Y11 Y12 Y13 Y1 4 Y15
图 4线-16线译码器74154逻辑符号 (a) 国标符号； (b) 惯用符号
(a)
(b)
表 4线-16线译码器74154真值表
电路电子技术常用组合逻辑电路介绍
同理可得Y1、Y0的表达式如下：
Y 1 I 7 I 7 I 6 I 7 I 6 I 5 I 4 I 3 I 7 I 6 I 5 I 4 I 3 I 2 I 7 I 6 I 5 I 4 I 3 I 5 I 4 I 2
Y 0 I 7 I 7 I 6 I 5 I 7 I 6 I 5 I 4 I 3 I 7 I 6 I 5 I 4 I 3 I 2 I 1 I7 I6 I5 I6 I4 I3 I6 I4 I2 I1
图8-10
电路电子技术常用组合逻辑电路介绍
（2）优先编码器8线—3线 特点：允许同时输入两个以上的编码信号，但只对其中优先
权最高的一个进行编码。 优先编码器常用于优先中断系统和键盘编码。与普通编码器不
同，优先编码器允许多个输入信号同时有效，但它只按其中优先级 别最高的有效输入信号编码，对级别较低的输入信号不予理睬。
生活中常用十进制数及文字、符号等表示事物。
编码器
译码器
数字电路只能处理二进制信号
编码原则：n位二进制代码可以组成2n种不同的状态，也就可
以表示2n个不同的信息。若要对N个输入信息进行编码，则满足 N ≤ 2n （8-2）
n为二进制代码的位数，也即输入变量的个数。当N = 2n时， 是利用了n个输入变量的全部组合进行的编码，称为全编码，实现 全编码的电路叫做全编码器（或称二进制编码器）；当N ＜2n时， 是利用了n个输入变量的部分状态进行的编码，称为部分编码。
8.2.1 编码器
1. 什么是编码
一般地说，用文字、符号或者数字表示特定事物的过程 都可以叫做编码。例如，人一出生就要起名字，入学后被编 上学号，运动员身上带的号码布等等，都属于编码。而数字 电路中的编码，是指用二进制代码表示不同的事物。能够实 现编码功能的电路称做编码器。
4常用组合逻辑电路
RBI =0且A3 ～ A0=0时,使Ya ～ Yg=0,全灭. RBO :RBI=0,A3～A0=0时,RBO=0;否则RBO=1
多个译码器的连接
三,数据分配器
数据分配器是将一个输入数据根据需要送到多个 不同的输出通道上.
Y0 Y1 Y2n-1
数据输入
n位通道选择信号
数据输入 例: 地址 输入
00 X
&
01
& 1
B 11 10
X
B
Y3
A
1
X
01 11 X
X X
X
+UCX X
X X
Y2 10 Y X Y1 0
2,二 — 十进制编码器 将十个状态(对应于十进制的十个代码)编 制成BCD码. 十个输入 输入:Y0 Y9 输出:ABCD 列出状态表如下: 四位
2,二 — 十进制编码器
8421BCD编码表 输出 十进制数 ABCD 0 ( y0 ) 0000 1 ( y1 ) 0001 2 ( y2 ) 0010 3 ( y3 ) 0011 4 ( y4 ) 0100 5 ( y5 ) 0101 6 ( y6 ) 0110 7 ( y7 ) 0111 8 ( y8 ) 1000 9 ( y9 ) 1001 输入
&
Y2 = B A
1
Y3 = BA
EI=0 — 译码器工作
EI
EI=1—译码器被封锁
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
Y3 A0A1 A0A1 A0A1 A0 A1 A0A1
逻辑图
Y0 A0A1 A1 A0
Y1 A0A1 1 1
Y2 A0A1
Y3 A0A1
&
Y3
&
Y2
&
Y1
&
Y0
2-4线译码器74LS139的内部线路
A1
1
A0 输入
1 1
&
Y3
&
Y2
&
输出
Y1
&
Y0
S
加了1个控制端
74LS139的功能表
9十个数字。
8421BCD码编码表
输出 输 入 Y3 Y2 Y1 Y0
0 (I0) 1 (I1) 2 (I2) 3 (I3) 4 (I4) 5 (I5) 6 (I6) 7 (I7) 8 (I8) 9 (I9)
00 00 00 01 00 10 00 11 01 00 01 01 01 10 01 11 10 00 10 01
T4147 编码器功能表
输 入 （低电平有效）
输 出（8421反码）
I9 I8 I7 I6 I5 I4 I3 I2 I1 Y3 Y2 Y1 Y0
1 1 11 11111 0 1 0 1 1 0 1 1 10 1 1 1 1 0
1111 0110 0111 1000 1001 1010
4位
Q0 Q1 Q2 Q3
1
0 0 1
译 码 器
码
0a
0 0 0 1 0 0
cb ed
f
g
7个
(共阳极)
七段显示译码器状态表
输入
a
Q3 Q2 Q1 Q0
0000
f g b0 0 0 1
e
c
0 0
0 0
1 1
0 1
d
0100 0101
输出
abcdefg
0000001 1001111 0010010 0000110 1001100 0100100
1S
1A0 1A1 1Y0 1Y1 1Y2 1Y3
一片139中 含两个2﹣4 线译码器
1S 1A0 1A1 1Y0 1Y1 1Y2 1Y3 GND 引线上加“o”也表示低电平有效。
例：利用译码器分时将采样数据送入计算机
总 线
三态门 E A 三态门 E B 三态门 EC 三态门 E D
A
B
C
当S 0时，Y 0 Y 1 Y 2 Y 3 译码器工作 2-4线译码器
0 00 0 01 0 10 0 11 1 00 1 01 1 10 1 11
1 0 0 00 0 00 0 1 0 00 0 00 0 0 1 0 00 00 0 0 0 1 00 00 0 0 0 0 10 00 0 0 0 0 01 00 0 0 0 0 00 10 0 0 0 0 00 01
二极管发光，就可显示不同的字形。如7段全亮时，就 显示数字“8”。
1. 半导体数码管 由七段发光二极管构成
例：共阳极接法
a
abcdefg
f gb
1001111
e
c
0010010
高 电 abcde f g
d
+
低
电
平
平
时
时
发
光
共阴极接法
a
bcdef
共阳极接法
g
发 光
2. 七段译码显示器
二
十 进 制 代
Si (Ai Bi ) Ci1
Ci ( Ai Bi )Ci1 Ai Bi Ai Bi BiCi1 AiCi1
&
>1
& =1
=1 逻辑图
Ci-1 Ci
Si
CO
Bi
Ai
CO
>1
Si
Ci
半加器构成的全加器
全加器SN74LS183的管脚图
UCC 2Ai 2Bi 2Ci-1 2Ci
2Si
全加器： Ai 输入 Bi Ci-1
表示两个同位相加的数 表示低位来的进位
输出 Si Ci
表示本位和 表示向高位的进位
逻辑符号： Ai Bi Ci-1
CI CO
Si Ci
1. 列逻辑状态表 2. 写出逻辑式
Ai Bi Ci-1 Si Ci
00 000 00 110 01 010 01 101 10 010 10 101 11 001 11 111
写出逻辑式并化成“或非”门和“与非” 门
Y3 = I8+I9 Y2 = I4 +I5 +I6 +I7 Y1 = I2 +I3 +I6 +I7
. = I4 + I6 I5 +I7 . = I2 + I6 I3 +I7
Y0 = I1 +I3 +I5 +I7 +I9
. . = I1+I9 I3 +I7 I5 +I7
二进制：0、1二个数码，“逢二进一”。
加法器
加法器: 实现二进制加法运算的电路
如：
00 0 1
+ 00 1 1
进位
11
01 0 0
要考虑低位 来的进位 全加器实现
不考虑低位 来的进位
半加器实现
一、 半加器
半加：实现两个一位二进制数相加，不考 虑来自低位的进位。 半加器：
A 两个输入 B 表示两个同位相加的数
写出逻辑表达式
Y0=A B C Y1=A B C Y2=A B C
Y4=A BC Y5=A B C Y6=A B C
Y3=A B C Y7=A B C
逻辑图
Y0 Y1
Y2 Y3 Y4 Y5 Y6
Y7
00010000
&&&&&&&&
1
0
0
1
1
1
A0
B1
C1
例：二位二进制译码器（输出低电平有效）
逻辑状态表
一、 二进制编码器
将输入信号编成二进制代码的电路。
高
低 电
2n个
平
信
号
编码器
二
n位 进
制 代 码
例：设计一个编码器，满足以下要求： a、将 I0、I1、…I7 8个信号编成二进制代码。 b、编码器每次只能对一个信号进行编码，不
允许两个或两个以上的信号同时有效。 c、设输入信号高电平有效。
1. 分析要求： 输入有8个信号，即 N=8，根据 2n N 的关系，
Z2 Y0 Y3
Z2
Z1
&
&
111 1
1Y0 1Y1 1Y2 1Y3
74LS139 1S
1A1
1A0
A1
A0
n﹣2n 线译码器的输出， 包含了n 变量函数中所有 的最小项。加上或门或与 非门，就可以组成任何形 式的输入变量小于等于 n 的组合逻辑函数。
二、 二-十进制显示译码器
在数字电路中，常常需要把运算结果用十进 制数显示出来，这就要用显示译码器。
4. 画出逻辑图
Y2
Y1
Y0
1
1
1
&
&
&
1
1
1
1
1
1
1
1
00 0 0 0 0
I7
I6 I5
I4
I3
I2
I1
二、 二 — 十进制编码器
将十进制数 0～9 编成二进制代码的电路
高
低 电 平
10个
编码器
信
号
表示十进制数
二
4位
进 制
代
码
列编码表：
四位二进制代码可 以表示十六种不同 的状态，其中任何 十种状态都可以表 示0～9十个数码， 最常用的是8421码。 即从0000～ 1111四 位二进制数中取前 十种状态，表示0 ～
两个输出 S C
表示半加和 表示向高位的进位
逻辑符号： A B
S CO C
半加器逻辑状态表 A B SC 0 0 00
A B
. .
=1
S
0 1 10 1 0 10
&
C
1 1 01
逻辑表达式
逻辑图
S AB AB A B C AB
二、 全加器
全加：实现两个一位二进制数相加，且考虑
来自低位的进位。
D1 D0
最低位相加，无下级来的进位数，故把最低 位的全加器的进位输入端1Ci-1接地。
编码器
把二进制数码按一定规律编排，使每组数码 具有一特定的含义，称为编码。 具有编码功能的逻辑电路称为编码器。
n 位二进制代码有 2n 种组合，可以表示 2n 个 信息。
要表示N个信息所需的二进制代码应满足
2n N
画出逻辑图
Y3
Y2
0
1
1
&
Y1
Y0
0
0
&
&
1
1
0
1
1
1
>1
>1
>1
>1
>1
>1
I9 I8 I7 I6 I5
I4
I3
0 0 000
1
0
I2
I1
0
0
三、 优先编码器
当有两个或两个以上的信号同时输入编码电路， 电路只能对其中一个优先级别高的信号进行编码。
即允许几个信号同时有效，但电路只对其 中优先级别高的信号进行编码，而对其它优先 级别低的信号不予理睬。