计算机组成原理 实验一 运算器组成实验

合集下载

计算机组成原理实验(接线、实验步骤)

计算机组成原理实验(接线、实验步骤)

计算机组成原理实验(接线、实验步骤)实验⼀运算器[实验⽬的]1.掌握算术逻辑运算加、减、乘、与的⼯作原理;2.熟悉简单运算器的数据传送通路;3.验证实验台运算器的8位加、减、与、直通功能;4.验证实验台4位乘4位功能。

[接线]功能开关:DB=0 DZ=0 DP=1 IR/DBUS=DBUS接线:LRW:GND(接地)IAR-BUS# 、M1、M2、RS-BUS#:接+5V控制开关:K0:SW-BUS# K1:ALU-BUSK2:S0 K3:S1 K4:S2K5:LDDR1 K6:LDDR2[实验步骤]⼀、(81)H与(82)H运算1.K0=0:SW开关与数据总线接通K1=0:ALU输出与数据总线断开2.开电源,按CLR#复位3.置数(81)H:在SW7—SW0输⼊10000001→LDDR2=1,LDDR1=0→按QD:数据送DR2置数(82)H:在SW7—SW0输⼊10000010→LDDR2=0,LDDR1=1→按QD:数据送DR1 4.K0=1:SW开关与数据总线断开K1=1:ALU输出与数据总线接通5. S2S1S0=010:运算器做加法(观察结果在显⽰灯的显⽰与进位结果C的显⽰)6.改变S2S1S0的值,对同⼀组数做不同的运算,观察显⽰灯的结果。

⼆、乘法、减法、直通等运算1.K0K1=002.按CLR#复位3.分别给DR1和DR2置数4.K0K1=115. S2S1S0取不同的值,执⾏不同的运算[思考]M1、M2控制信号的作⽤是什么?运算器运算类型选择表选择操作S2 S1 S00 0 0 A&B0 0 1 A&A(直通)0 1 0 A+B0 1 1 A-B1 0 0 A(低位)ΧB(低位)完成以下表格ALU-BUS SW-BUS# 存储器内容S2S1S0 DBUS C输⼊时:计算时:DR1:01100011DR2:10110100(与)DR1:10110100DR2:01100011(直通)DR1:01100011DR2:01100011(加)DR1:01001100DR2:10110011(减)DR1:11111111DR2:11111111(乘)实验⼆双端⼝存储器[实验⽬的]1.了解双端⼝存储器的读写;2.了解双端⼝存储器的读写并⾏读写及产⽣冲突的情况。

计算机组成原理运算器实验报告(一)

计算机组成原理运算器实验报告(一)

计算机组成原理运算器实验报告(一)计算机组成原理运算器实验报告实验目的•理解计算机组成原理中运算器的工作原理•学习运算器的设计和实现方法•掌握运算器的性能指标和优化技巧实验背景计算机组成原理是计算机科学与技术专业中的重要课程之一,通过学习计算机组成原理,可以深入理解计算机的工作原理及内部结构。

运算器是计算机的核心组成部分之一,负责执行各种算术和逻辑运算。

在本次实验中,我们将通过实践的方式,深入了解并实现一个简单的运算器。

实验步骤1.确定运算器的功能需求–确定需要支持的算术运算和逻辑运算–设计运算器的输入和输出接口2.实现运算器的逻辑电路–根据功能需求,设计并实现运算器的逻辑电路–确保逻辑电路的正确性和稳定性3.验证运算器的功能和性能–编写测试用例,对运算器的功能进行验证–测量运算器的性能指标,如运算速度和功耗4.优化运算器的设计–分析运算器的性能瓶颈,并提出优化方案–优化运算器的电路设计,提高性能和效率实验结果与分析通过以上步骤,我们成功实现了一个简单的运算器。

经过测试,运算器能够正确执行各种算术和逻辑运算,并且在性能指标方面表现良好。

经过优化后,运算器的速度提高了20%,功耗降低了10%。

实验总结通过本次实验,我们深入了解了计算机组成原理中运算器的工作原理和设计方法。

通过实践,我们不仅掌握了运算器的实现技巧,还学会了优化运算器设计的方法。

这对于进一步加深对计算机原理的理解以及提高计算机系统性能具有重要意义。

参考文献•[1] 《计算机组成原理》•[2] 张宇. 计算机组成原理[M]. 清华大学出版社, 2014.实验目的补充•掌握运算器的工作原理和组成要素•学习如何设计和实现运算器的各个模块•理解运算器在计算机系统中的重要性和作用实验背景补充计算机组成原理是计算机科学中的基础课程,它研究计算机硬件和软件之间的关系,帮助我们理解计算机系统的工作原理和内部结构。

运算器是计算机的核心部件之一,负责执行各种算术和逻辑运算,对计算机的性能和功能起着重要作用。

计算机组成原理实验1-运算器

计算机组成原理实验1-运算器

《计算机组成原理》实验报告实验一运算器实验一、实验目的1.掌握运算器的组成及工作原理;2.了解4位函数发生器74LS181的组合功能,熟悉运算器执行算术操作和逻辑操作的具体实现过程;3.验证带进位控制的74LS181的功能。

二、实验环境EL-JY-II型计算机组成原理实验系统一套,排线若干。

三、实验内容与实验过程及分析(写出详细的实验步骤,并分析实验结果)实验步骤:开关控制操作方式实验1、按图1-7接线图接线:连线时应注意:为了使连线统一,对于横排座,应使排线插头上的箭头面向自己插在横排座上;对于竖排座,应使排线插头上的箭头面向左边插在竖排座上。

图1-1 实验一开关实验接线图2、通过数据输入电路的拨开关开关向两个数据暂存器中置数:1)拨动清零开关CLR,使其指示灯。

再拨动CLR,使其指示灯亮。

置ALU-G =1:关闭ALU的三态门;再置C-G=0:打开数据输入电路的三态门;2)向数据暂存器LT1(U3、U4)中置数:(1)设置数据输入电路的数据开关“D15……D0”为要输入的数值;(2)置LDR1=1:使数据暂存器LT1(U3、U4)的控制信号有效,置LDR2=0:使数据暂存器LT2(U5、U6)的控制信号无效;(3)按一下脉冲源及时序电路的【单脉冲】按钮,给暂存器LT1送时钟,上升沿有效,把数据存在LT1中。

3)向数据暂存器LT2(U5、U6)中置数:(1)设置数据输入电路的数据开关“D15……D0”为想要输入的数值;(2)置LDR1=0:数据暂存器LT1的控制信号无效;置LDR2=1:使数据暂存器LT2的控制信号有效。

(3)按一下脉冲源及时序电路的“单脉冲”按钮,给暂存器LT2送时钟,上升沿有效,把数据存在LT2中。

(4)置LDR1=0、LDR2=0,使数据暂存器LT1、LT2的控制信号无效。

4)检验两个数据暂存器LT1和LT2中的数据是否正确:(1)置C-G=1,关闭数据输入电路的三态门,然后再置ALU-G=0,打开ALU 的三态门;(2)置“S3S2S1S0M”为“F1”,数据总线显示灯显示数据暂存器LT1中的数,表示往暂存器LT1置数正确;(3)置“S3S2S1S0M”为“15”,数据总线显示灯显示数据暂存器LT2中的数,表示往暂存器LT2置数正确。

计算机组成原理运算器实验

计算机组成原理运算器实验
(3)实现输入输出锁存
输入设备数据开关经一个三态门(74LS273)和数据总线相连。输出设备经一锁存器(74LS273)实现,盖锁存起的输入端和数据总线相连,输出端以二进制的形式输出结果。
实验电路如下图所示:
四.实验结果分析(含执行结果验证、输出显示信息、图形、调试过程中所遇的问题及处理方无进位)
CN=0(有进位)
0 0 0 0
F=/A
F=A
F=A加1
0 0 0 1
F=/(A+B)
F=(A+B)
F=(A+B)加1
0 0 1 0
F=(/A)B
F=A+/B
F=(A+/B)加1
0 0 1 1
F=0
F=负1(补码形式)
F=0
0 1 0 0
F=/(AB)
F=A加A(/B)
F=A加A/B加1
虽然这是计算机组成原理的第一个实验,但是经过老师的示范基本熟悉了整个实验系统的基本结构,了解了寄存器的添加和绘制,最重要的是通过实验掌握了运算器工作原理,熟悉了算术/逻辑运算的运算过程以及控制这种运算的方法。经过了这次实验的认真学习相信在下一次的实验中会更加顺利的。
运算数1,引脚3为最高位
B3 B2 B1 B0
运算数2,引脚3为最高位
Cn 最低位进位输入
Cn=0有进位,Cn=1无进位;
Cn+4本片产生的进位信号
Cn+4=0有进位,Cn+4=1无进位;
F3 F2 F1 F0
F3 F2 F1 F0运算结果,F3为最高位
(2)74LS181的A3 A2 A1 A0,B3 B2 B1 B0作为输入端口,分别输入二进制数值,然后用运算选择控制端口S3 S2 S1 S0来选择执行什么操作,通过改变控制端口的操作来观察输出结果的不同。

实验一 运算器实验(接线参考)

实验一   运算器实验(接线参考)

实验一运算器实验一、实验目的:1.掌握运算器的组成及工作原理;2.了解4位函数发生器74LS181的组合功能,熟悉运算器执行算术操作和逻辑操作的具体实现过程;3.验证带进位控制的74LS181的功能。

二、预习要求:1复习本次实验所用的各种数字集成电路的性能及工作原理;2预习实验步骤,了解实验中要求的注意之处。

三、实验设备:EL-JY-II型计算机组成原理实验系统一套,排线若干。

四、电路组成:本模块由算术逻辑单元ALU 74LS181(U7、U8、U9、U10)、暂存器74LS273(U3、U4、U5、U6)、三态门74LS244(U11、U12)和控制电路(集成于EP1K10内部)等组成。

电路图见图1-1(a)、1-1(b)。

图1-1(a)ALU电路图1-1(b)ALU控制电路算术逻辑单元ALU是由四片74LS181构成。

74LS181的功能控制条件由S3、S2、S1、S0、 M、Cn决定。

高电平方式的74LS181的功能、管脚分配和引出端功能符号详见表1-1、图1-2和表1-2。

四片74LS273构成两个16位数据暂存器,运算器的输出采用三态门74LS244。

它们的管脚分配和引出端功能符号详见图1-3和图1-4。

图1-2 74LS181管脚分配表1-2 74LS181输出端功能符号74LS181功能表见表1-1,其中符号“+”表示逻辑“或”运算,符号“*”表示逻辑“与”运算,符号“/”表示逻辑“非”运算,符号“加”表示算术加运算,符号“减”表示算术减运算。

选择 M=1逻辑操作 M=0 算术操作S3 S2 S1 S0 Cn=1(无进位)Cn=0(有进位)0 0 0 0 F=/A F=A F=A加10 0 0 1 F=/(A+B) F=A+B F=(A+B)加10 0 1 0 F=/A*B F=A+/B F=(A+/B)加10 0 1 1 F=0 F=减1(2的补)F=00 1 0 0 F=/(A*B) F=A加A*/B F=A加A*/B加10 1 0 1 F=/B F=(A+B)加A*/B F=(A+B)加A*/B加1 0 1 1 0 F=(/A*B+A*/B) F=A减B减1 F=A减B0 1 1 1 F=A*/B F=A*/B减1 F=A*/B1 0 0 0 F=/A+B F=A加A*B F=A加A *B加11 0 0 1 F=/(/A*B+A*/B) F=A加B F=A加B加11 0 1 0 F=B F=(A+/B)加A*B F=(A+/B)加A*B加1 1 0 1 1 F=A*B F=A*B减1 F=A*B1 1 0 0 F=1 F=A加A F=A加A 加11 1 0 1 F=A+/B F=(A+B)加A F=(A+B)加A加11 1 1 0 F=A+B F=(A+/B)加A F=(A+/B)加A加11 1 1 1 F=A F=A减1 F=A表1-1 74LS181功能表图1-3(a) 74LS273管脚分配图1-3(b)74LS273功能表图1-4(a) 74LS244管脚分配图1-4(b) 74LS244功能五、工作原理:运算器的结构框图见图1-5:算术逻辑单元ALU是运算器的核心。

计算机组成原理实验-实验一

计算机组成原理实验-实验一

实验报告
课程名称计算机组成原理部件实验
实验项目实验一基本控制信号及简单运算器组成
系别___ _计算机学院 _ ______
专业___ 计算机科学与技术 ___
班级/学号___计科1601/55___
学生姓名 ______罗坤__ ________
实验日期_(2018年3月29日)
成绩_______________________
指导教师
实验一基本控制信号及简单运算器组

一.实验目的
(1)了解时序信号发生器的原理。

(2)了解产生各种微命令控制信号板的基本原理。

(3)熟练掌握用控制信号板开关产生各种微命令信号的操作方法
(4)熟练简单运算器的基本结构
(5)掌握8位简单并-串运算器的组成及工作原理;
(6)掌握多功能ALU单元的使用方法;
(7)验证算术逻辑单元ALU芯片74LS181的全部功能;
二.实验电路
三.试验设备
数据通路板(B板)、控制信号板(A板)各一块。

四.实验数据
五.实验总结
通过对实验一基本控制信号及简单运算器的学习,掌握了组成了解时序信号发生器的原理,了解了产生各种微命令控制信号板的基本原理,熟练掌握了用控制信号板开关产生各种微命令信号的操作方法,熟练了简单运算器的基本结构,掌握了8位简单并-串运算器的组成及工作原理,掌握了多功能ALU单元的使用方法,验证了算术逻辑单元ALU芯片74LS181的全部功能。

组成原理实验报告_运算器组成实验

组成原理实验报告_运算器组成实验

课程实验报告课程名称:计算机组成原理计算机科学与技术学院一、实验名称实验名称:运算器组成实验二、实验目的1、掌握带累加器的运算器实验2、掌握溢出检测的原理及实现方法3、理解有符号数和无符号数运算的区别4、理解基于补码的加\减运算实现原理5、熟悉运算器的数据传输通路三、实验设备JZYL—Ⅱ型计算机组成原理实验仪一台芯片:74LS181运算器芯片2片74LS373 8D锁存器3片四、实验任务自己设计一个电路和利用实验参考电路进行实验,实验要求先将多个运算数据事先存入存储器中,再由地址选中,选择不同的运算指令,进行运算,并将结果显示,还可以进行连续运算和移位,最后将最终结果写入到存储器中。

参考电路:技术要点1)利用74181设计8位运算器;2)设计基于单符号位的溢出检测方法和实现电路。

要求能支持有符号数和无符号数加法运算的溢出检测。

选择适当的数据验证你所设计的电路的功能。

3)利用373芯片增加累加器功能对上述电路进行综合集成,利用多路选择器设计电路,实现对有符号数(用补码进行计算)和无符号数运算、加/减运算的支持;五、设计实验74LS373管脚图74LS373真值表Dn LE OE OnH H L HL H L LX L L Q0X X H 高阻态2)74LS181:74LS181是一个四位运算器。

实验中要用多个如下图所示的异或门来实现数据的奇偶校验。

74LS181 管脚图74LS181 功能表2、设计思路1)将两片74LS181通过373连在一起,通过373的锁存功能实现八位运算2)溢出检测的设计:无符号:无符号运算中,若最高位存在进位,则表示有溢出,否则则表示无溢出,所以只需直接将最高进位位(即Cn+4)与灯相接,高电位表示有溢出,低电位表示无溢出(电路图略)有符号:根据运算过程中最高数据位的进位与符号位的进位位是否一致进行检测,设运算过程中最高数据位的进位产生的进位信号为Cd ,符号位产生的进位信号为Cf ,当参加运算的两数均为正数时,则Cf = 0且符号位之和为Sf = 0,此时若Cd = 1,则导致运算结果的符号位与参加运算的数的符号位不同,会发生溢出;当参加运算的两数为负数,则Cf = 1,且之和为Sf = 0,此时只有Cd = 1才能使Sf = 1,运算结果的符号位才与参加运算的符号相同,若Cd = 0,则Sf = 0导致运算结果的符号位与参与运算的数的符号位不同,也会发生溢出。

计算机组成原理实验一运算器组成实验

计算机组成原理实验一运算器组成实验

实验一 运算器组成实验一、实验目的1.熟悉双端口通用寄存器堆的读写操作。

2.熟悉简单运算器的数据传送通路。

3.验证运算器74LS181的算术逻辑功能。

4.按给定数据,完成指定的算术、逻辑运算。

二、实验电路ALU-BUS#DBUS7DBUS0Cn#C三态门(244)三态门(244)ALU(181)ALU(181)S3S2S1S0MA7A6A5A4F7F6F5F4F3F2F1F0B3B2B1B0Cn+4CnCnCn+4LDDR2T2T2LDDR1LDRi T3SW-BUS#DR1(273)DR2(273)双端口通用寄存器堆RF(ispLSI1016)RD1RD0RS1RS0WR1WR0数据开关(SW7-SW0)数据显示灯A3A2A1A0B7B6B5B4图3.1 运算器实验电路LDRi T3AB三态门R S -B U S #图3.1示出了本实验所用的运算器数据通路图。

参与运算的数据首先通过实验台操作板上的八个二进制数据开关SW7-SW0来设置,然后输入到双端口通用寄存器堆RF 中。

RF(U54)由一个ispLSI1016实现,功能上相当于四个8位通用寄存器,用于保存参与运算的数据,运算后的结果也要送到RF 中保存。

双端口寄存器堆模块的控制信号中,RS1、RS0用于选择从B 端口(右端口)读出的通用寄存器,RD1、RD0用于选择从A 端口(左端口)读出的通用寄存器。

而WR1、WR0用于选择写入的通用寄存器。

LDRi 是写入控制信号,当LDRi=1时,数据总线DBUS上的数据在T3写入由WR1、WR0指定的通用寄存器。

RF的A、B端口分别与操作数暂存器DR1、DR2相连;另外,RF的B端口通过一个三态门连接到数据总线DBUS上,因而RF中的数据可以直接通过B端口送到DBUS上。

DR1(U47)和DR2(U48)各由1片74LS273构成,用于暂存参与运算的数据。

DR1接ALU 的A输入端口,DR2接ALU的B输入端口。

计算机组成原理全部实验

计算机组成原理全部实验
(1)DR1,DR2:运算暂存器,
(2)LDDR1:控制把总线上的数据打入运算暂存器DR1,高电平有效。
(3)LDDR2:控制把总线上的数据打入运算暂存器DR2,高电平有效。
(4)S3,S2,S1,S0:确定执行哪一种算术运算或逻辑运算(运算功能表见附录1或者课本第49页)。
(5)M:M=0执行算术操作;M=1执行逻辑操作。
X
X
1
0
0
1
AAH
AAH

向DR1送数
X X X X
X
X
0
1
0
1
55H
55H

向DR2送数
0 0 0 0
0
1
0
0
1
0
XXH
AAH
算术运算
0 0 0 0
0
0
0
0
1
0
XXH
ABH
算术运算
0 0 0 0
1
X
0
0
1
0
XXH
55H
逻辑运算
0 0 0 1
0
1
0
0
1
0
XXH
FFH
算术运算
0 0 0 1
0
0
0
0
1
0
5.不管是手动方式还是系统方式,31个按钮开关初始状态应为“1”即对应的指示灯处于发光的状态。
6.位于UPC UNIT区的J1跳线开关应在右侧状态。
说明:开关AL-BUS;SW-BUS标识符应为“/AL-BUS;/SW-BUS”
注意事项:
AL-BUS;SW-BUS不能同时按下;因为同时按下会发生总线冲突,损坏器件。
1

计算机组成原理实验报告说明

计算机组成原理实验报告说明

实验一运算器组成实验一、实验目的1、掌握运算器的组成及工作原理;2、了解4位函数运算器74LS181的组合功能,熟悉运算器执行算术和逻辑操作的具体实现过程;3、验证带进位控制的运算器功能。

二、实验设备1、EL-JY系列计算机组成及系统结构实验系统一套2、排线若干。

三、工作原理:算术逻辑单元ALU是运算器的核心。

集成电路74LS181是4位运算器,四片74LS181以并/串形式构成16位运算器。

它可以对两个16位二进制数进行多种算术或逻辑运算,74LS181 有高电平和低电平两种工作方式,高电平方式采用原码输入输出,低电平方式采用反码输入输出,这里采用高电平方式。

三态门74LS244作为输出缓冲器由ALU-G信号控制,ALU-G 为“0”时,三态门开通,此时其输出等于其输入;ALU-G 为“1”时,三态门关闭,此时其输出呈高阻。

四片74LS273作为两个16数据暂存器,其控制信号分别为LDR1和LDR2,当LDR1和LDR2 为高电平有效时,在T4脉冲的前沿,总线上的数据被送入暂存器保存。

四、实验内容:验证74LS181运算器的逻辑运算功能和算术运算功能。

五、实验步骤1、按照实验指导说明书连接硬件系统;2、启动实验软件,打开实验课题菜单,选中实验课题打开实验课题参数对话窗口:1)、在数据总线上输入有效数据,按"Ldr1",数据送入暂存器1;2)、在数据总线上输入有效数据,按"Ldr2",数据送入暂存器2;3)、在S3...Ar上输入有效数据组合,按"ALU功能选择端",运算器按规定进行运算,运算结果送入数据缓冲器;4)、按"ALU_G",运算结果送入数据总线。

5)、执行完后,按"回放",可对已执行的过程回看。

6)、回放结束后,按"继续"(继续按钮在点击回放后出现),进行下次数据输入。

(计算机组成原理)实验一运算器实验

(计算机组成原理)实验一运算器实验

D
红色:运算器控制信号
BUS UNIT
蓝色:器件中信号
运算器电路图
M
S3
当为减
S2
法算术
S1
运算时
S0
输出1
ALU TO BUS
D7-D0
ALU-B
B7 B6 B5 B4 B3 B2 B1 B0 +5
A7
A6
A74LS2455
A4
A3
A2
A1
DIR E
A0
+5 +5
ZI D SET Q
1K
Q
CLR
Ci
返回
CN+4 F3 F2 F1 F0
S3
S2
ALU(74LS181)
S1 S0
M
CN
A3 A2 A1 A0 B3 B2 B1 B0
F3 F2 F1 F0
S3
S2
ALU(74LS181)
S1 S0
M
CN+4
A3 A2 A1 A0 B3 B2 B1 B0CN
S3 S2 S1 S0 M
Cn181
DA1,DA2:两片74LS273
T4 T1 B-IR
I3-I0
寄存器 译码
B-R0
MA6 -MA0
B-R1 B-R2
B-R3
R0-B
R1-B
R2-B
MA6-MA0
R3-B
D6-D0
J1
I7-I2
T1 微地址锁存器 OE CLK Q6-Q0 CLR
|
J5
FZ
指令译码器
FC
INT
T4 KA
7
KB
Q6-Q0

计算机组成原理 -实验一运算器组成实验_

计算机组成原理 -实验一运算器组成实验_
12
三.实验内容
验证74LS181的算术运算和逻辑运算功能(采 用正逻辑)
改变运算器的功能设置,观察运算器的输出。
SW-B=1、ALU-B=0保持不变 在给定DR1=65、DR2=A7的情况下,改变运算器的功
能设置,观察运算器的输出,填入下表中,并和理论分 析进行比较、验证。 例如:置S3 S2 S1 S0 M CN为 1 0 0 1 0 1 运算器做加 法运算;
45
4.实验步骤
4.对源程序进行编译
在左方Source in Project栏中选中第二行ispLSI1032-70LJ84, 在右方Process for current Source栏中双击第七行JEDEC File按钮,则开始编译。如果编译正确,则生成可下载的文 件JEDEC File,即使出现警告提示,也表示已成功生成了可 下载文件。如果提示错误,则需要修改程序,然后重新编译。
40
3.实验原理
对该器件的逻辑系统设计是通过使用硬件描述 语言活原理图输入来实现的,硬件描述语言有 ABEL、VHDL等多种语言。
为了方便同学学习,这里以硬件描述语言进行 编程,描写器件功能,下面用ABEL语言编程 来实现一个加法器。
41
4.实验步骤
1.安装EDA。
打开计算机电源,进入windows系统,安装上述 ispDesignEXPERT软件,安装完成后,桌面和开始菜单中 则建有ispDesignEXPERT软件图标。
5
三.实验内容
图中已将用户需要连接的控制信号用圆圈标明(其 他实验相同,不再说明),其中除T4为脉冲信号, 其它均为电平信号。由于实验电路中的时序信号均 已连至“W/R UNIT”的相应时序信号引出端,因此, 在进行实验时,只需将“W/R UNIT”的T4接至 “STATE UNIT”的微动开关KK2的输出端,按动微 动开关,即可获得实验所需的单脉冲,而S3、S2、 S1、S0 、Cn、M、LDDR1、LDDR2、ALU-B、 SW-B各电平控制信号用“SWITCH UNIT”中的二 进制数据开关来模拟,其中Cn、ALU-B、SW-B为 低电平有效,LDDR1、LDDR2为高电平有效。

计算机组成原理实验指导 (1)

计算机组成原理实验指导 (1)

计算机组成原理实验指导实验一运算器部件实验一、实验目的⒈掌握简单运算器的数据传输方式。

⒉验证运算功能发生器(74LS181)及进位控制的组合功能。

二、实验要求完成不带进位及带进位算术运算实验、逻辑运算实验,了解算术逻辑运算单元的运用。

三、实验原理实验中所用的运算器数据通路如图7-1-1所示。

其中运算器由两片74LS181以并/串形式构成8位字长的ALU。

运算器的输出经过一个三态门(74LS245)以8芯扁平线方式和数据总线相连,运算器的2个数据输入端分别由二个锁存器(74LS273)锁存,锁存器的输入亦以8芯扁平线方式与数据总线相连,数据开关(INPUT DEVICE)用来给出参与运算的数据,经一三态门(74LS245)以8芯扁平线方式和数据总线相连,数据显示灯(BUS UNIT)已和数据总线相连,用来显示数据总线内容。

图7-1-1运算器电原理图图7-1-1中T2、T4为时序电路产生的节拍脉冲信号,通过连接时序启停单元时钟信号“”来获得,剩余均为电平控制信号。

进行实验时,首先按动位于本实验装置右中侧的复位按钮使系统进入初始待令状态,在LED显示器闪动位出现“P.”的状态下,按【增址】命令键使LED显示器自左向右第4位切换到提示符“L”,表示本装置已进入手动单元实验状态,在该状态下按动【单步】命令键,即可获得实验所需的单脉冲信号,而LDDR1、LDDR2、ALU-B、SW-B、S3、S2、S1、S0、CN、M各电平控制信号用位于LED显示器上方的26位二进制开关来模拟,均为高电平有效。

四、实验连线图7-1-2实验连线示意图按图7-1-2所示,连接实验电路:①总线接口连接:用8芯扁平线连接图7-1-2中所有标明“”或“”图案的总线接口。

②控制线与时钟信号“”连接:用双头实验导线连接图7-1-2中所有标明“”或“”图案的插孔(注:Dais-CMH的时钟信号已作内部连接)。

五、实验系统工作状态设定在闪动的“P.”状态下按动【增址】命令键,使LED显示器自左向右第4位显示提示符“L”,表示本装置已进入手动单元实验状态。

计算机组成原理-运算器实验

计算机组成原理-运算器实验

实验一运算器实验计算机的一个最主要的功能就是处理各种算术和逻辑运算,这个功能要由CPU 中的运算器来完成,运算器也称作算术逻辑部件ALU。

首先安排基本运算器实验,了解运算器的基本结构。

1.1实验目的(1) 了解运算器的组成结构。

(2) 掌握运算器的工作原理。

1.2实验设备PC机一台,Digilent Nexys 4TM开发板,Xilinx Vivado开发套件。

1.3实验原理Digilent Nexys 4TM开发板的通用I/O设备电路图如图1.1所示:图1.1Digilent Nexys 4TM开发板的通用I/O设备电路图如上所示,Nexys4 DDR板包括2个三色LED,16个滑动开关,6个按钮开关,16个单体LED和1个数字-8的七段显示器。

为了防止粗心大意的短路(假如一个FPGA针脚分派到一个按钮开关或者滑动开关被粗心大意的定为输出时将发生短路)损害,按钮开关和滑动开关通过串联电阻连接到FPGA。

5个按钮开关分派到1个“+”信号的配置是瞬时开关,在正常情况下,这些瞬时开关不用时产生低信号输出,被压时产生高信号输出。

另一方面,“CPU RESET”红色按钮不用时产生高信号输出,被压时产生低信号输出。

“CPU RESET”按钮常常在EDK(嵌入式开发套件)设计中用于重置进程,但你也可以把它当为常用按钮开关使用。

滑动开关根据他们的位置产生固定的高或低信号输入。

16个单体高效LED通过330欧姆的电阻阳极连接到FPGA,所以当其各自I/O 针脚应用到逻辑高电压时他们应该是打开的。

不被用户访问的额外LED表示电源,FPGA编程状态和USB和以太网端口状态。

控制显示模块的七段显示器的原理图如图1.2所示:图1.2七段显示器原理图Nexys4 DDR板包含2个4位同阳极7段LED显示器,配置表现得像1个8位数字显示。

8位数字的每一个由分派在一个“数字8”图案中的7段组成,每段嵌入1个LED。

如图17所示,每段LED是单独发光,所以128种模式的任何一个可以通过使某些LED段发光和另外的不发光显示在一个数字上。

计算机组成原理实验-运算器实验报告

计算机组成原理实验-运算器实验报告
F=00110100
当A=10000000,B=00110010时
F=01111111
(5)S3S2S1S0=1101时,F=A加1。例如:
当A=00110101,B=00110101时,F=00 Nhomakorabea10110
当A=11100011,B=00100010时
F=11100100
F=00100000,FC灯亮,表示有进位
(3)S3S2S1S0=1011时,F=A减B。例如:
当A=00110101,B=00110101时,
F=00000000
当A=01011011,B=00111010时
F=00100001
(4)S3S2S1S0=1100时,F=A减1。例如:
当A=00110101,B=00110101时,
计算机组成原理实验运算器实验报告基本运算器实验报告运算器的组成部分运算器实验报告运算器及移位实验计算机组成原理实验运算器运算器的主要功能是运算器的主要功能运算器的功能
1.逻辑运算
(1)S3S2S1S0=0000时,F=A,例如:
当A=00010101,B=01101001时
F=00010101;
当A=01011000时,B=01011110时
当A=11000011,B=00111100时
F=00000000
(4)S3S2S1S0=0011时,F=A+B。例如:
当A=00110101,B=11001010时,
F=11111111
当A=01011011,B=11000101时
F=11011111
(5)S3S2S1S0=0100时,F=/A。例如:
F=00011101
当A=01000111,B=00000101时

实验1: 运算器组成实验 ----微程序控制器方式

实验1: 运算器组成实验  ----微程序控制器方式

河北环境工程学院《计算机组成原理》实验报告作者:系(部):专业班级:学号:成绩:__________________评阅教师:__________________年月日一、实验目的⑴熟悉逻辑测试笔的使用方法⑵熟悉 TEC-8 模型计算机的节拍脉冲 T1、T2、T3⑶熟悉双端口通用寄存器组的读写操作⑷熟悉运算器的数据传送通路⑸验证 74LS181 的加、减、与、或功能⑹按给定的数据,完成几种指定的算术、逻辑运算运算二、预习内容1.什么是机器字长?2.4位操作码可包含多少条指令?3.预习实验指导书相关内容,熟悉实验步骤。

4.复习本次实验所用的各种数字集成电路的性能及工作原理三、实验环境及主要器件1.TEC-8实验系统 1台2. 逻辑测试笔 1台3. 双踪示波器 1台4. 直流万用表 1台四、实验内容1、用逻辑测试笔测试节拍脉冲信号T1、T2、T3。

2、对下述7组数据进行加、减、与或运算五、实验步骤1.实验准备将控制器转换开关拨到微程序位臵,将编程开关设臵为正常位鉻,将开关D拨到向上位臵。

打开电源2.用逻辑测试笔测试节拍脉冲信号T1、T2、T3(1)将逻輯测试笔的一端插入TBC-8实验台上的,逻辑测试笔上面的插孔中,另端插入,T1上方的插孔中(2)按复位按钮CLR,使时序信号发生器复位(3)按一次逻辑测试笔枢内的Reset按钮,使逻辑測试笔上的脉冲计数器复位,2个黄灯D1、D0均灭(4)按一次启动按钮QD,这时指示灯D1、D0的状态应为01B,指示产生了一个T1脉冲;如果再按一次QD按钮,则指示灯D1、D0的状态应当为10B,表示又产生了一个T1脉冲;继续按Q按钮,可以看到在单周期运行方式下,每按一次QD按钮,就产生一个T1脉冲(5)用同样的方法测试T2、T33.进行加、减、与、或实验(1)设臵加、减、与、或实验模式按复位按钮CLR,使TEC-8实验系统复位。

指示灯μA5~μA0显示00H。

将操作模式开关设臵为SWC=1、SWB=0、SWA=1,准备进入加、减、与或实验。

计算机组成原理—运算器实验

计算机组成原理—运算器实验

计算机组成原理—运算器实验计算机组成原理实验报告实验⼀运算器实验⼀、实验⽬的1、掌握简单运算器的数据传输⽅式。

2、验证运算功能发⽣器(74LS181)及进位控制的组合功能。

⼆、实验要求完成不带进位及带进位算术运算实验、逻辑运算实验,了解算数逻辑运算单元的运⽤。

三、实验原理实验中所⽤的运算器原理如下图(初略图)。

其中运算器由两⽚74LS181以并、串形式构成8位字长的ALU。

运算器的输出经过⼀个三态门(74LS245)和数据总线连接,运算器的两个数据输⼊端分别由两个锁存器(74LS273)锁存,锁存器的输⼊已连接到数据总线,数据开关(INPUT UNIT)已和数据总线连接,⽤来显⽰数据总线内容。

本实验装置的控制线(CTR-IN UNIT)应与(CTR-OUT UNIT)连接,数据总线、时序电路(TIME UNIT)产⽣的脉冲信号(他-听)、P(1)、P(2)、P(3)本实验装置已连接,(CLK UNIT)必须选择⼀档合适的时钟,其余均为电平控制信号(HC-UNIT)。

进⾏实验时,⾸先按动位于本实验装置右中侧的复位按钮,使系统进⼊初始待命状态,在LED显⽰器闪动出现“P”的环境下,按动增址命令键使LED显⽰器⾃左向右第⼀位显⽰提⽰符“H”,表⽰本装置已进⼊⼿动单元实验状态,在该状态下按动单步命令建,即可获得实验所需的单脉冲信号,⽽各电平控制信号位于LED显⽰器左⽅的K25-K0⼆进制数据开关来模拟。

注意:在进⾏⼿动实验时,必须先预置开关点电平:/Load=1,/CE=1,其余开关控制信号电平均置为0。

四、实验连接1、⼋位运算器控制信号连接:位于实验装置左上⽅的控制信号(CTR-INUNIT)中的(S3、S1、S0、M、/CN、LDDR1、LDDR2、LDCZY、/SW-B、/ALU-B)与位于实验装置右中⽅的(CTR-IN UNIT)、左下⽅INPUT-UNIT中的(/SW-B)右上⽅CTR-IN (/ALU-B)作对应连接,实验装置中上⽅信号Cn+4与Cn+4I相连。

计算机组成原理实验1_脱机运算器

计算机组成原理实验1_脱机运算器

实验一.脱机运算器部件实验一、教学计算机的通电启动和关闭操作1.教学计算机系统通电启动的操作步骤:(1) 准备一台串行接口运行正常的PC机;(2) 将TH-union计原16放在实验台上,打开实验箱的盖子,确定电源处于断开状态;(3) 将黑色的电源线一端接220V交流电源,另一端插在计原16实验箱的电源插座;(4) 取出通讯线,将通讯线的9芯插头接在计原16实验箱后板上左侧位置的串口插座,另一端接到PC机的串口上;(5) 将计原16实验系统左下方的五个黑色的功能控制开关置于00010的位置(连续、内存读指令、微程序、联机、16位),开关拨向上方表示“1”,拨向下方表示“0”;(6) 接通电源,船形开关和5V电源指示灯亮。

(7) 在PC机上运行PCEC16.EXE文件,根据使用的PC机的串口情况选“1”或“2”,其它的设置一般不用改动,直接回车即可。

(具体步骤附后)(8) 按一下“RESET”按键,再按一下“START”按键,PC机屏幕上显示:TH-union CRT MONITORVersion 1.0 April 2001Computer Architectur Lab., Tsinghua UniversityProgrammed by He Jia>这个版权信息显示出来之后,表示教学机已经进入正常运行状态,等待输入监控命令。

实验注意事项:1.连接电源线和通讯线前TH-union计原16实验系统的电源开关一定要处于断开状态,否则可能损坏教学计算机系统的或PC机的串行接口电路;2.五个黑色控制开关的功能示意图如下:开关位置,自左向右共5个,分别控制1 2 3 4 5向上拨:单步手工拨指令组合逻辑运算器联机 8位向上拨:连续读内存指令微程序运算器脱机 16位几种常用的工作方式,(开关向上拨表示为1,向下拨表示0)工作方式功能开关状态连续运行程序、硬连线控制器、联机、16位机 00110连续运行程序、微程序控制器、联机、16位机 00010单步、手拨指令、硬连线控制器、联机、16位机 11110单步、手拨指令、微程序控制器、联机、16位机 11010单步、脱机运算器实验、16位机 100002.关闭教学计算机系统在需要关闭教学计算机系统时,应首先通过安装在机箱右侧板上的开关关闭交流电源,教学机上的全部指示灯都会熄灭。

《计算机组成原理》实验教学教案.doc

《计算机组成原理》实验教学教案.doc

实验一运算器实验一、实验目的:(1)结合学过的有关运算器的基本知识,掌握运算器的基木组成、工作原理。

特别是了解算术逻辑运算单元ALU的工作原理;(2)验证多功能算术单元74181、74182的运算功能;(3)熟悉掌握木实验中运算器的数据传输通路。

二、实验要求(1)预习74181、74182的工作原理及逻辑关系;(2)测量数据要求准确;(3)写出实验报告。

三、实验内容1、实验原理实验屮的运算器由两片74LS181以并/串形成8位字长的ALU构成。

运算器的输出经过一个三态门74LS245到ALUO1插座,实验时用8芯排线和内部数据总线BUSDO〜D7插座BUS 1-6中的任一个相连,内部数据总线通过LZDO〜LZD7 显示灯显示;运算器的两个数据输入端分别由二个锁存器74LS273锁存,两个锁存器的输入并联后连至插座ALUBUS,实验时通过8芯排线连至外部数据总线EXDO〜D7插座EXJ1〜EXJ3中的任一个;参与运算的数据来自于8位数据开关KD0~KD7,并经过一三态门74LS245直接连至外部数据总线EXDO〜EXD7, 通过数据开关输入的数据由LDO〜LD7显示。

算术逻辑运算功能发生器74LS181的功能控制信号S3、S2、SI、SO、CN、M并行相连后连至SJ2插座,实验时通过6芯排线连至6位功能开关插座UJ2, 以手动方式用二进制开关S3、S2、SO、CN、M来模拟74LS181的功能控制信号S3、S2、SI、SO、CN、M;其他电平控制信号也由二进制开关来模拟。

2、实验接线本实验主要用到4个主要模块:(1)低8位运算器模块;(2)数据输入并显示模块;(3)数据总线显示模块;(4)功能开关模块。

根据实验原理详细接线如下:(1)ALUBUS 连EXJ3;(2)ALUO1 连BUSI;(3)SJ2 连UJ2;(4)跳线器J23 ± T4连SD;(5)LDDR1、LDDR2、ALUB、SWB四个跳线器拨在左边(手动方式);(6)AR跳线器拨在左边,同时开关AR拨在T”电平。

计算机组成原理第一次实验报告

计算机组成原理第一次实验报告
四、思考题
运算器
S2、S1、S0控制信号的作用。
存储器
写出各控制信号的含义:
控制信号
作用
有效电平
EMWR
EMRD
EMEN
MAREN
MAROE
向EM[2]中写入一个数据
置数据22H
K23
K22
K21
K20
K19
K18
K17
K16
0
0
1
0
0
0
1
0
置控制信号:
K4
(MAROE)
K3
(MAREN)
K2
(EMEN)
K1
(EMRD)
K0
(EMWR)
按CLOCK键,将数据22H写入EM[2]
可以重复若干次,向多个EM单元写入多个不同的数据。
2、存储器EM读实验
二、实验原理
存储器原理:
内存中存放指令和数据,当内存存放指令时,将指令送指令总线;当内存存放数据时,将数据送数据总线。存储器实验电路由一片SRAM6116和二片74HC245组成。
6116是2K*8bit的SRAM,A0—A10是存储器的地址线,本实验电路中,只使用8条地址线A0—A7,而A8—A10接地。D0—D7是存储器的数据线。E是存储器的片选信号,当E为低电平时,存储器被选中,可以进行读写操作;当E为高电平时,存储器未被选中;本实验中E始终接地。W为写命令,W为低电平时,是写操作;G为读命令,G为低电平时,是读操作。
0
1
0
1
0
1
0
1
置控制信号,使DBUS数据送入W寄存器中:
K4(WEN)
K3(KAEN)
按住CLOCK脉冲键,CLOCK由高变低,这时寄存器W的黄色指示灯亮,表示选择寄存器W。
  1. 1、下载文档前请自行甄别文档内容的完整性,平台不提供额外的编辑、内容补充、找答案等附加服务。
  2. 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
  3. 3、如文档侵犯您的权益,请联系客服反馈,我们会尽快为您处理(人工客服工作时间:9:00-18:30)。

实验一运算器组成实验
一、实验目的
1.熟悉双端口通用寄存器堆的读写操作。

2.熟悉简单运算器的数据传送通路。

3.验证运算器74LS181的算术逻辑功能。

4.按给定数据,完成指定的算术、逻辑运算。

二、实验电路
S3
S2
S1
S0
M
图3.1 运算器实验电路
图3.1示出了本实验所用的运算器数据通路图。

参与运算的数据首先通过实验台操作板上的八个二进制数据开关SW7-SW0来设置,然后输入到双端口通用寄存器堆RF中。

RF(U54)由一个ispLSI1016实现,功能上相当于四个8位通用寄存器,用于保存参与运算的数据,运算后的结果也要送到RF中保存。

双端口寄存器堆模块的控制信号中,RS1、RS0用于选择从B端口(右端口)读出的通用寄存器,RD1、RD0用于选择从A端口(左端口)读出的通用寄存器。

而WR1、WR0用于选择写入的通用寄存器。

LDRi是写入控制信号,当LDRi=1时,数据总线DBUS上的数据在T3写入由WR1、WR0指定的通用寄存器。

RF的A、
B端口分别与操作数暂存器DR1、DR2相连;另外,RF的B端口通过一个三态门连接到数据总线DBUS上,因而RF中的数据可以直接通过B端口送到DBUS上。

DR1(U47)和DR2(U48)各由1片74LS273构成,用于暂存参与运算的数据。

DR1接ALU 的A输入端口,DR2接ALU的B输入端口。

ALU(U31、U35)由两片74LS181构成,ALU的输出通过一个三态门(74LS244)发送到数据总线DBUS上。

实验台上的八个发光二极管DBUS7-DBUS0显示灯接在DBUS上,可以显示输入数据或运算结果。

另有一个指示灯C显示运算器进位标志信号状态。

图中尾巴上带粗短线标记的信号都是控制信号,其中S3、S2、S1、S0、M、Cn#、LDDR1、LDDR2、ALU_BUS#、SW_BUS#、LDRi、RS1、RS0、RD1、RD0、WR1、WR0都是电位信号,在本次实验中用拨动开关K0—K15来模拟;T2、T3为时序脉冲信号,印制板上已连接到实验台的时序电路。

实验中进行单拍操作,每次只产生一组T1、T2、T3、T4时序脉冲,需将实验台上的DP、DB开关进行正确设置。

将DP开关置1,DB开关置0,每按一次QD按钮,则顺序产生T1、T2、T3、T4一组单脉冲。

三、实验设备
1.TEC-5计算机组成实验系统1台
2.逻辑测试笔一支(在TEC-5实验台上)
3.双踪示波器一台(公用)
4.万用表一只(公用)
四、实验任务
1.按图3.1所示,将运算器模块与实验台操作板上的线路进行连接。

由于运算器模块
内部的连线已由印制板连好,故接线任务仅仅是完成数据开关、控制信号模拟开
关、与运算器模块的外部连线。

注意:为了建立清楚的整机概念,培养严谨的科
研能力,手工连线是绝对必要的。

2.用开关SW7—SW0向通用寄存器堆RF内的R0—R3寄存器置数。

然后读出R0—R3
的内容,在数据总线DBUS上显示出来。

3.验证ALU的正逻辑算术、逻辑运算功能。

令DR1=55H,DR2=0AAH,Cn#=1。

在M=0和M=1两种情况下,令S3—S0的值从0000B变到1111B,列表表示出实验结果。

实验结果包含进位C,进位C由指示灯显示。

注意:进位C是运算器ALU最高位进位Cn+4#的反,即有进位为1,无进位为0。

五、实验要求
1.做好实验预习,掌握运算器的数据传输通路及其功能特性,并熟悉本实验中所用
的模拟开关的作用和使用方法。

2.写出实验报告,内容是:
(1)实验目的。

(2)按实验任务3的要求,列表表示出实验结果。

(3)按实验任务4的要求,在表中填写各控制信号模拟开关值,以及运算结果值。

六、实验步骤和实验结果
(1)实验任务2 的实验步骤和结果如下:(假定令R0=34H,R1=21H,R2=52H,R3=65H)1.置DP=1,DB=0,编程开关拨到正常位置。

接线表如下:
2.打开电源
以下4条是将34H、21H、52H、65H分别写入R0、R1、R2、R3
3.置K0(WR0)=0,K1(WR1)=0,K4(SW_BUS#)=0,K5(RS_BUS#)=1,K6(LDRi)=1,SW7-SW0=34H。

在DBUS上将观察到DBUS=34H。

按QD按钮,将34H写入R0。

4.置K0(WR0)=1,K1(WR1)=0,K4(SW_BUS#)=0,K5(RS_BUS#)=1,K6(LDRi)=1,SW7—SW0=21H。

在DBUS上将观察到DBUS=21H。

按QD按钮,将21H写入R1。

5.置K0(WR0)=0,K1(WR1)=1,K4(SW_BUS#)=0,K5(RS_BUS#)=1,K6(LDRi)=1,SW7—SW0=52H。

在DBUS上将观察到DBUS=52H。

按QD按钮,将52H写入R2。

6.置K0(WR0)=1,K1(WR1)=1,K4(SW_BUS#)=0,K5(RS_BUS#)=1,K6(LDRi)=1,SW7—SW0=65H。

在DBUS上将观察到DBUS=65H。

按QD按钮,将65H写入R3。

以下4条是在DBUS总线上显示R0、R1、R2、R3的值
7.置K2(RS0)=0,K3(RS1)=0,K4(SW_BUS#)=1,K5(RS_BUS#)=0,K6(LDRi)=0,在DBUS上将观察到DBUS=34H。

8.置K2(RS0)=1,K3(RS1)=0,K4(SW_BUS#)=1,K5(RS_BUS#)=0,K6(LDRi)=0,在DBUS上将观察到DBUS=21H。

9.置K2(RS0)=0,K3(RS1)=1,K4(SW_BUS#)=1,K5(RS_BUS#)=0,K6(LDRi)=0,在DBUS上将观察到DBUS=52H。

置K2(RS0)=1,K3(RS1)=1,K4(SW_BUS#)=1,K5(RS_BUS#)=0,K6(LDRi)=0,在DBUS上将观察到DBUS=65H。

(2)实验任务3的实验步骤和实验结果如下:
1.置DP=1,DB=0,编程开关拨到正常位置。

数据通路的信号Cn#接VCC。

1.打开电源
以下2条是向R0写入55H,向R1写入0AAH。

2.置K0(WR0)=0,K1(WR1)=0,K6(LDRi)=1,K13(ALU_BUS#)=1,K14(SW_BUS#)=0。

置SW7-SW0为55H,按QD按钮,将55H写入R0。

3.置K0(WR0)=1,K1(WR1)=0,K6(LDRi)=1,K13(ALU_BUS#)=1,K14(SW_BUS#)=0。

置SW7-SW0为0AAH,按QD按钮,将0AAH写入R1。

以下1条是将R0写入DR1,将R1写入DR2。

4.置K2(RD0)=0,K3(RD1)=0,K4(RS0)=1,K5(RS1)=0,K6(LDRi)=0,K7(LDDR1和LDDR2)=1。

按QD按钮,将R0写入DR1,将R1写入DR2。

这时DR1=55H,DR2=0AAH。

以下2条是M=H时进行逻辑运算。

5.置K6(LDRi)=1,K7(LDR1和LDR2)=0,K8(S0)=0,K9(S1)=0,K10(S2)=0,K11(S3)=0,K12(M)=1,K13(ALU_BUS#)=0,K14(SW_BUS#)=1。

在数据总线DBUS上观察到逻辑运算结果0AAH。

按QD按钮,观察到进位C为0。

6.其他开关设置都不变,只改变K8(S0)、K9(S1)、K10(S2)、K11(S3)的设置,观察其他15种逻辑运算结果,并按QD按钮,观察进位C。

以下2条是M=L时进行算术运算。

7.置K6(LDRi)=1,K7(LDR1和LDR2)=1,K8(S0)=0,K9(S1)=0,K10(S2)=0,K11(S3)=0,K12(M)=0,K13(ALU_BUS#)=0,K14(SW_BUS#)=1。

在数据总线DBUS上观察到算术运算结果为55H。

按QD按钮,观察到进位C为0。

8.其他开关设置都不变,只改变K8(S0)、K9(S1)、K10(S2)、K11(S3)的设置,观察其他15种算术运算结果,并按QD按钮,观察进位C。

实验结果如下:
表3.2 实验任务3实验结果(DR1=55H,DR2=0AAH)。

相关文档
最新文档