数电作业1
东北大学 19秋学期《数字电子技术基础Ⅰ》在线平时作业1答卷
16.同步计数器和异步计数器比较，同步计数器的显著优点是（）
A.工作速度高
B.触发器利用率高
C.电路简单
D.不受时钟CP控制
答ห้องสมุดไป่ตู้:A
17.同步时序电路和异步时序电路比较，其差异在于后者 （）
A.输出只与内部状态有关
B.没有触发器
C.没有统一的时钟脉冲控制
D.没有稳定状态
A.代入规则；
B.对偶规则
C.反演规则
D.互补规则
答案:B
10.欲使JK触发器按{图}工作，可使JK触发器的输入端不正确的是( )。
A.J=Q，K=Q
B.J=Q，K=1
C.J=K=1
D.J=0，K=1
答案:C
11.一个无符号8位数字量输入的DAC，其分辨率为（ ）位
A.8
19.组合逻辑电路消除竞争冒险的方法有( )
A.屏蔽输入信号的尖峰干扰
B.在输出端接入滤波电容
C.后级加缓冲电路
D.前级加电阻
答案:B
20.为产生一个定时脉冲，应采用（ ）
A.施密特触发器
B.多些振荡器
C.双稳态触发器
D.单稳态触发器
答案:D
二、判断题 (共 5 道试题,共 20 分)
A.8
B.7
C.15
D.1
答案:D
3.当74LS148的输入端按顺序输入11011101时，输出为（ ）。
A.101
B.010
C.001
D.110
答案:B
4.十进制数78所对应的二进制数和十六进制数分别为（）。
“数字电子技术”作业-主观题[1]
![“数字电子技术”作业-主观题[1]](https://img.taocdn.com/s3/m/2a5ea20176c66137ee0619be.png)
图 4-1
解：Y1 ABC (A B C)( AB AC BC) ABC ABC ABC ABC
Y2 AB AC BC
真值表： A B C Y1 Y2 0 000 0 0 011 0 0 101 0 0 110 1 1 001 0 1 010 1 1 100 1
4、图 3-5 所示 CMOS 电路欲实现 A、B 两路信号分时传送，请问电路能否正常工作？若不 能正常工作，请修改。写出修改后输出信号 F 的逻辑表达式，并画出其波形图。已知 A、B、 C 的波形如图 3-6。
A
TG1
A
F B
B
TG2
C
C
图 3-5 解：不能正常工作。改正如图 3-2 或图 3-3 所示。
6、试为图 3-8 中的外接负载电阻 RL 选定合适的阻值。已知 G1 为 OC 门，输出管截止时的 漏电流为 IOH = 100 µA，输出管导通时允许的最大负载电流 IOL(max) = 8 mA。G2 和 G3 均为 74 系列 TTL 与非门，它们的低电平输入电流为 IIL = -1 mA，高电平输入电流为 IIH = 40 µA。 给定 VCC=5V，要求 OC 门输出的高电平 VOH≥4.4V，低电平 VOL≤0.4 V。
G
图 3-2 解：VOL≤0.4V 时，可驱动的负载门数目为
N1
I OL(m a x) 2 I IL(m a x)
16 2 1.6
5
VOH≥3.2V 时，可驱动的负载门数目为
N2
I OH(m a x) 2 I IH(m a x)
数字电子技术试卷及答案(1)
一、单项选择题（每小题1分，共15分）在下列每小题的四个备选答案中选出一个正确的答案，并将其字母标号填入题干的括号内。
1．一位十六进制数可以用多少位二进制数来表示？（ C ）A . １B . ２C . ４D . 16 2．以下电路中常用于总线应用的是（ A ）A.T S L 门B.O C 门C. 漏极开路门D.C M O S 与非门 3．以下表达式中符合逻辑运算法则的是（ D ）A.C ·C =C 2B.1+1=10C.0<1D.A +1=1 4．T 触发器的功能是（ D ）A ． 翻转、置“0” B. 保持、置“1” C. 置“1”、置“0” D. 翻转、保持 5. 存储8位二进制信息要多少个触发器（D ）A.2B.3C.4D.8 6．多谐振荡器可产生的波形是（ B ）A.正弦波B.矩形脉冲C.三角波D.锯齿波 7．一个16选一的数据选择器，其地址输入（选择控制输入）端的个 数是（ C ）A.1B.2C.4D.16 8．引起组合逻辑电路中竟争与冒险的原因是（ C ）A.逻辑关系错；B.干扰信号；C.电路延时；D.电源不稳定。
9．同步计数器和异步计数器比较，同步计数器的最显著优点是（ A ） A.工作速度高 B.触发器利用率高C.电路简单D.不受时钟C P 控制10．N 个触发器可以构成能寄存多少位二进制数码的寄存器？（ B ） A.N -1 B.N C.N +1 D.2N11．若用J K 触发器来实现特性方程AB Q A Q n 1n +=+，则J K 端的方程应为（ B ）A.J =A B ，K =B AB.J =A B ，K =B AC.J =B A +，K =A BD.J =B A ，K =A B12．一个无符号10位数字输入的DA C ，其输出电平的级数是（ C ）A.4B.10C.1024D.10013．要构成容量为4K ×8的RAM ，需要多少片容量为256×4的RAM ？（ D ）A.2B.4C.8D.3214．随机存取存储器R A M 中的内容，当电源断掉后又接通，则存储器中的内容将如何变换？（ C ）A.全部改变B.全部为1C.不确定D.保持不变 15．用555定时器构成单稳态触发器，其输出的脉宽为（ B ）A.0.7RC ；B.1.1RC ；C.1.4RC ；D.1.8RC ；二、多项选择题（每小题1分，共5分）在下列每小题的四个备选答案中有二至四个正确答案，请将正确答案全部选出并将其字母标号填入题干的括号内；少选错选都不得分。
数电经典习题 (1)
0
1
1
1
1
1
1
（3）逻辑图：
2.解：（1）
（2） ，逻辑图如下图所示：
（3）
将A，B，C接至151的地址输入端，可知151各个数据输入端Di的表达式为：
连线图如下图所示：
3.解：（1）
（2）全加器，Y1为和输出，Y2为进位输出。
（3）连线图：
4.a、状态转换图,输入：时钟CP；输出：进位C(2分)
15.三态门的输出状态有0，1，__________，三态门如图所示，A=B=EI=0，则L=________。
16.在总线传输过程中，经常使用__________以方便信号在总线上的分时传输。
17.如图1-176所示，已知V=Vo=5v，则C=__________。
18.当一个逻辑门的两个输入端的信号同时向相反方向变化，而变化的时间有差异的现象，称为__________，由信号竞争而可能产生的输出干扰脉冲现象称为__________。
46.n位DA转换器有个_________个模拟量输出值，10位D/A转换器中，其分辨率是，若其输出阶梯电压V＝0.02V，则它的最大输出电压为V。
47.某8位AD转换器输入信号最大值为5v，则它能分辨的最小输入信号电压为_________，则当输入2.56V时，结果（二进码）为。
48.AD转换的过程包括、、和。
0
1
1
0
1
0
1
0
1
1
0
1
0
0
1
1
0
1
0
1
1
0
0
1
1
1
1
由表可知，电路是一个检奇电路，当输入的信号有奇数个1时输出为1，否则输出为0
数字电子技术第一次作业题及答案.doc
第1次作业一、单项选择题（本大题共40分，共20小题，每小题2分）1.同步RS触发器的触发方式是（）。
A.是直接触发B.电平触发C.边缘触发2.微型计算机和数字电子设备屮最常采用的数制是（）。
A.二进制B.八进制C.十进制D.十六进制3.下式中与非门表达式为（）。
A. 丫三A+E B.、=小C. Y=B + A D.Y=AB4.下面选项屮，二进制数与十进制数不对应的是（）。
A.(10) 2 (2) 10B.(101) 2 (5) 10C.(111) 2 (9) 10D.(10101) 2 (21) 105.当逻辑函数有n个变量时，共有（）个变量取值组合。
A.nB.2nC.nD.2n 6.十进制数6在8421 BCD码中表示为（）。
A.0101B.0110C.0111D.10007.主从RS触发器的触发方式是（）。
A.是直接触发B.电平触发C.边缘触发8・只读存储器ROM在运行时具有（）功能。
A.读/无写B.无读/写C.读/ 写D.无读/无写9.只读存储器ROM中的内容，当电源断掉后乂接通，存储器中的内容（）。
A.全部改变B.全部为0C.不可预料D.保持不变10.下图所示电路存储器的容量为（）。
A. lkX16B. 3kX16C. 3kX8D. 3kX411. 属于组合逻辑屯路的是()。
A. 触发器 B. 全加器 C. 移位寄存器 D. 计数器12. 数值(375) 10与下列哪个数相等()。
A. (111011101)2 B. (567) 8 C. (IIIOIHO)BCD D ・(1F5)1613. 十二进制加法计数器需要()个触发器构成。
A. 8 B. 16 C. 4 D. 314. 下列描述不正确的是()。
A. EEPROM 具有数据长期保存的功能且比 EPROM 在数据改写上更方便B. DAC 的含义是数-模转换、ADC 的含义是模数转 换C.积分型单稳触发器电路只有一个状态D.上面描述至少有一个不正确15. 用555定时器组成施密特触发器，外接电源VCC 二12V 电压，输入控制端CO 外接10V 电压时，回差电压为()。
数电习题解(1,2章)
数电习题解答(1,2章)第一章数制与码制(教材p17)题1.2 将下列二进制整数转换为等值的十进制数。
(3)(10010111)2=1×27+1×24+1×22+1×21+1×20=151题1.4 将下列二进制数转换为等值的十进制数。
(2)(110.101)2=1×22+1×21+1×2-1+1×2-3=6.625题1.4 将下列二进制数转换为等值的八进制数和十六进制数。
(3)(101100.110011)2=(54.63)8, (101100.110011)2=()16题1.6 将下列十六进制数转换为等值的二进制数。
(2)(3D.BE)16=(111101.10111110)2题1.8将下列十进制数转换为等值的二进制数和十六进制数。
要求二进制数保留小数点以后8位有效数字。
(2) (0.251)10≈(0.01000000)2=(0.40)16题1.9将下列十进制数转换为等值的二进制数和十六进制数。
要求二进制数保留小数点以后4位有效数字。
(1) (25.7)10≈(11001.1011)2=(19.B)16题1.10 写出下列二进制数的原码、反码和补码。
(2) (+00110)2(+00110)原=000110, (+00110)反=000110, (+00110)补=000110.(3) (-1101)2(-1101)原=11101, (-1101)反=10010, (-1101)补=10011.题1.11 写出下列带符号位二进制数(最高位为符号位)的反码和补码。
(2) (001010)2(3) (111011)2(001010)2反码: 001010 , (001010)2补码: 001010(111011)2反码:100100, (111011)2补码:100101题1.12 用8位的二进制数补码表示下列十进制数。
国家开放大学《数字电子电路》形考作业1试题
国家开放大学《数字电子电路》形考作业1试题"题目1：十进制数（127.0625）10换算成二进制数，正确结果是（）。
: （1011101.0011）2; （1111111.0001）2; （11101.101）2""题目2：将二进制数（101011.101101）2转换成十进制数，正确结果是（）。
: （43.703125）10; （45.839844）10; （44.839125）10""题目3：将二进制数（100110.100111）2转换成十六进制数，正确结果是（）。
: （46.47）16; （26.9C）16; （92.97）16""题目4：经证明，等式（）正确。
"题目5：在下列真值表中，A、B为输入逻辑值，（）列的输出结果有误。
"题目6：题图所示电路能够实现（）逻辑关系。
: 或; 与; 与或非""题目7：对于TTL电路，0.7V的输入电压为（）输入。
: 高电平; 低电平; 不能确定""题目8：在门电路的电气特性中，将输出电压急剧上升或下降所对应的（）称为阈值电压。
: 开启电压; 输入电压; 输出电压""题目9：对于TTL电路，当本级门电路输出高电平时，输出端电流（）。
: 向外流出，电路带拉电流负载; 向内流入，电路带灌电流负载; 不确定""题目10：OC门“线与”连接并正常工作的前提是（）。
: 电路输出端只需一个外接负载电阻; 电路输出端需要外接电源; 每个OC门分别接一个负载电阻""题目11：CMOS电路多余输入端（）。
: 不能悬空; 不确定; 能悬空""题目12：题图所示逻辑电路逻辑关系是（）。
: ; ;"题目13：将十进制小数转换成其他进制数时，应把小数部分乘以新进制的基数（如二进制的基数为2），把得到的整数部分作为新进制小数部分的最低位。
数电例题[1]
![数电例题[1]](https://img.taocdn.com/s3/m/7929ec71a417866fb84a8e0c.png)
第四章例题解析【例1】电路如图4.15所示，试画出Q 1和Q 2的波形。
设两个触发器的初始状态均为“0”。
解答：对JK 触发器：J=Q 2，K=1，有nn n Q Q Q 1211=+ 对D 触发器： nn Q D Q Q D 1121,===+有有上述两方程画出Q 1和Q 2的波形图，如图4.16所示。
【例2】图4.17所示触发器电路中，A 和B 的波形已知，试对应画出Q 0～Q 3的波形。
设各触发器初态为0。
解答：①对图4.17（a ）0010Q D Q n ==+，且在A 的上升沿翻转。
因0,110==Q Q R D 故时输出端被置为0。
n nn Q Q D Q 10111==+，且在B 的上升沿翻转。
②对图4.17（b ）n n n n Q Q K Q J Q 222212=+=+，且在A 的下降沿翻转。
因为0332==Q Q R D ，所以时输出端被置为0。
n n n n n Q Q Q K Q J Q 3233313=+=+，且在B 的下降沿翻转。
Q 0、Q 1、Q 2、Q 3的波形如图4.18所示。
【例3】试画出主从结构RS 触发器转换成D 、T 、T ’及JK 型触发器的电路。
解答：RS 型触发器的特性方程为1=•+=+S R Q R S Q n n（1）RS →DD 触发器的特性方程为：n n n DQ D Q D D Q +=+==+)1(1 与RS 触发器的特性方程比较可得： S=D D R =根据方程式S=D ，D R =画出逻辑电路图，如图4.19所示。
（2）RS →TT 触发器的特性方程为：n n n Q T Q T Q+=+1与RS 触发器的特性方程比较可得：T R Q T S n==,但是当1,1==nQ T 时，出现R=1、S=1，不满足R ·S=0的约束条件。
故将T 触发器的特性方程变换为nn n n n n Q Q T Q T Q T Q T Q +=+=+1 与RS 触发器的特性方程联解可得：n n TQ R Q T S ==,根据方程式画出逻辑电路图，如图4.20所示。
数电第一章题
√
C 0, A
×
D 1, A
×
分析提示
双输入端 A、B 的或非门的逻辑表达式 YAB 当 B = 0 时， YA0A 当 B = 1 时， YA110
第 10 页
数字电子技术
第 1 章 逻辑代数基础
单项选择题
10、一个有双输入变量 A、B 的异或门，当B分别为0、1时，输出 Y
分别为
最小项表达式共含有 3 个最小项。
第 14 页
数字电子技术
第 1 章 逻辑代数基础
单项选择题
14、当变量 A、B、C 取值为101 时，下列三变量函数最小项中等于
1 的是
( )。
A m1
×
B m3
×
C m5
√
D m7
×
分析提示
将 ABC = 101 代入各最小项： m 1AB C1010 m3ABC 1010 m5ABC1011 m 7AB 1C 010
第 17 页
数字电子技术
第 1 章 逻辑代数基础
单项选择题
17、函数 F = A+ B+C 的对偶函数 F' =
A A(BC)
×
B
A(B C)
( )。
√
C A BC
×
D ABC
×
分析提示
求对偶函数，需将给定的函数作如下变换： 常量 0 ↔ 常量 1
运算符号 ∙ ↔ 运算符号+ 并保持原来运算顺序不变。
3
9
1
第3页
数字电子技术
第 1 章 逻辑代数基础
3、 ( 1000 0110 1001 ) 余3 BCD 转换成十进制数是
A 536
(完整版)数电试题及标准答案(五套)。
《数字电子技术基础》试卷一一、 填空题（22分每空2分）1、=⊕0A , =⊕1A 。
2、JK 触发器的特性方程为： 。
3、单稳态触发器中,两个状态一个为态，另一个为态.多谐振荡器两个状态都为态， 施密特触发器两个状态都为态.4、组合逻辑电路的输出仅仅只与该时刻的有关，而与无关。
5、某数/模转换器的输入为8位二进制数字信号（D 7~D 0），输出为0~25.5V 的模拟电压。
若数字信号的最低位是“1”其余各位是“0”，则输出的模拟电压为。
6、一个四选一数据选择器，其地址输入端有个。
二、化简题（15分每小题5分）用卡诺图化简逻辑函数，必须在卡诺图上画出卡诺圈1）Y （A,B,C,D ）=∑m （0,1,2,3,4,5,6,7,13,15） 2）∑∑+=)11,10,9,3,2,1()15,14,13,0(),,,(d m D C B A L利用代数法化简逻辑函数，必须写出化简过程3)__________________________________________________)(),,(B A B A ABC B A C B A F +++=三、画图题(10分每题5分)据输入波形画输出波形或状态端波形（触发器的初始状态为0）. 1、2、四、分析题(17分)1、分析下图，并写出输出逻辑关系表达式，要有分析过程（6分）2、电路如图所示，分析该电路，画出完全的时序图，并说明电路的逻辑功能，要有分析过程（11分）五、设计题(28分)1、用红、黄、绿三个指示灯表示三台设备的工作情况：绿灯亮表示全部正常；红灯亮表示有一台不正常；黄灯亮表示两台不正常；红、黄灯全亮表示三台都不正常。
列出控制电路真值表，要求用74LS138和适当的与非门实现此电路（20分）2、中规模同步四位二进制计数器74LS161的功能表见附表所示；请用反馈预置回零法设计一个六进制加法计数器。
（8分）六、分析画图题(8分)V作用下，输出电压的波形和电压传输特性画出下图所示电路在i74LS138功能表如下：74LS161功能表《数字电子技术基础》试卷一答案一、填空题（22分每空2分） 1、A ，A 2、n n n Q K Q J Q +=+13、稳态，暂稳态，暂稳态，稳态4、输入，电路原先状态5、0.1V6、两二、化简题（15分 每小题5分）1）Y （A,B,C,D ）=∑m （0,1,2,3,4,5,6,7,13,15）=BD A +2)AC AD B A d m D C B A L++=+=∑∑)11,10,9,3,2,1()15,14,13,0(),,,(3))(),,(__________________________________________________________________________________=+++=++++=+++=A BC B A B A AB BC B A B A B A ABC B A C B A F三、画图题(10分 每题5分) 1、 2、四、分析题(17分) 1、（6分）B A L ⊕=2、（11分）五进制计数器五、设计题(28分) 1、（20分）1）根据题意，列出真值表由题意可知，令输入为A 、B 、C 表示三台设备的工作情况，“1”表示正常，“0”表示不正常，令输出为R ，Y ，G 表示红、黄、A B C R Y G 0 0 0 00 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 11 1 0 0 1 0 0 1 0 1 0 0 0 1 0 1 0 0 1 0 0 0 0 11 ×11 ×××××AB CD 00 0001 01 10 1011 11 1绿三个批示灯的 状态，“1”表示亮，“0”表示灭。
数字逻辑电路-作业1
《数字电路与逻辑设计》 作业11. 填空题:2. 数字电路只能处理 数字 信号, 不能处理 模拟 信号。
3. 八进制数27.2对应的十进制数为 23.25 , 二进制数为 10111.01 。
4. 八进制数41.24对应的十六进制数为 21.5 , 十进制数是 65.256 。
5. 8421BCD 编码为(0101,0011)的十进制数是 53 , 转换为二进制数是 110101 。
6. 二进制数1100110的Grary 码为 1010101 , 8421码为 0001000000100 。
7. 逻辑代数有 逻辑与 、逻辑或和逻辑非三种基本运算。
8. 逻辑代数的三条重要规则是指代入规则、反演规则和对偶规则。
9. 一个n 变量逻辑函数的全部最小项的个数应该有2xn 个。
10. 逻辑函数 的反函数 , 对偶函数 。
11. 逻辑函数 的反函数 , 对偶函数 。
12. 根据逻辑运算关系, 逻辑函数 可以表示为 。
13. 根据逻辑运算关系, 逻辑函数 可以表示为 。
14. 设输入变量为ABC, 判别三个变量中有奇数个1时, 函数F=1, 否则F=0, 实现它的异或表达式为F= 。
15. 两输入与非门的输入为01时, 输出为 1 , 两输入或非门的输入为01时, 输出为 0 。
16. 三位二进制代码输入的译码器, 必然有 8 个输出端, 且译码器工作时, 只有 1 个呈现有效电平。
17. 消除组合逻辑电路中冒险的常用方法有增加冗余法、输出加滤波器、选通法组合。
18. 组合电路有时产生竞争-冒险, 在 情况下, 产生静态”1”冒险, 在 情况下, 产生静态”0”冒险。
19. 逻辑函数FA B =可表示成AB B A F +=。
用真值表证明下列等式:1.由真值表达式→ 成立))((C B C A C AB ++=+由真值表达式成立B A B A +=用基本定理证明下列等式:1.证明:2.一． 证明:用代数法化简下列最简与或表达式:1.=>BC C A AB BC C B A AB F++=++= 2.=>)()(C B A C B A F+++++=1=F3.=>C A B A C B B A CC B C A AB B A C B C A B A C B C A B A F +=++++=++++=+•++=•+=)1()()()(五. 用卡诺图化简下列函数（要求最简）1.C B AD C B D C B C B A F +++=12.F(A,B,C,D)=D A C A F +=3.F(A,B,C,D)=B D4.无关项: A BD m m m m m ABCD F m m m m ABCD F d m ==∑∑)8,7,5,2,0()()15,13,6,4()(5.无关项:DCB AD B m m m ABCD F m m m m m m m ABCD F d m ==∑∑)15,5,3()()11,15,7,13,11,9,0()(6. \ CA C AB F m m m m m m m m m m m m m m m m ABCD F m ++==∑)9,8,13,12,14,15,13,12,6,7,5,4,7,5,3,2()(7. BCDC B AD C B C B A F m m m m m m m m ABCD F m +++==∑)9,15,7,4,5,3,2,1()(8. D C A D C B F +=9. D B A D C B D C A C B A F +++=六.已知 代表三位二进制数, 设计一个组合电路, 当 时输出 , 当 时输出 , 要求:②写出y 的最简与或表达式；012012012012012x x x x x x x x x x x x x x x y ++++==120201x x x x x x ++=201x x x③完全用与非门画出电路图。
数电EDA大作业一报告
将3个CP1串行级联，并将第一个的进位输入端接符号位。
实现功能：求补码
5.简易3-1选择器（3_1selector）：
输入：选择端S2S1S0，数位I2I1I0输出：Y
约束条件：
实现功能：选通一个输入端。
6.简易2-4译码器（2_4decoder）：
实现功能：通过拨码开关或者接入两列方波序列让加数和结果分别显示在数码管上。
二、设计思路
1.注意到两个带符号位的四位二进制数时，需要先把二进制数的补数相加再取补数，所以做三个补码器和一个全加器组合，进而完成运算器。
2.对于带符号位的三位二进制数，可以扩展成四位，即把M, N扩展成A3A2A1A0形式，其中，A3为符号位，A2补0，A1A0与原M、N的最后两位相同。
2.全加器和运算器的设计基本没有遇到设计上的问题，因为电子技术实验三组合电路有设计过类似电路。
3.设计分频器时，遇到的问题是在quartus ii中不能直接添加时钟，最后查看FPGA使用说明才知道用晶振产生时钟信号。
4.分频器接入电路后出现错位重影的问题，分析是竞争冒险的问题，所以继续分频，直到能准确显示为止（31.25Hz）。
8.同步十进制加法器（SDAC）：
实现功能：产生占空比为1/10的方波。
9.降200k分频器（FD200k）：
用5个SDAC串联，最后接上一个T触发器，并使T为1或T与CLK相接。
实现功能：将频率降低200k，如将50MHz降为250Hz。
10.扫描显示电路（show）：
用2-4译码器、3-1选择器、运算器、7447译码器等组合成扫描显示电路。
A模块：
分别输出31.25Hz和5Hz的时钟信号。
《数字电子技术基础》习题与答案-1
答案：
J1
K1
Q3
J2 K2 Q1
J
3
Q1Q2; K3
Q3
Y Q3
电路能自启动。状态转换图如图 A5.1。
[题 5.8] 分析图 P5.8 的计数器电路，说明这是多少进制的计数器。十进制计数器 74160 的功能表见表 5.3.4。
答案： 图 P5.8 电路为七进制计数器。 [题 5.9] 分析图 P5.9 的计数器电路，画出电路的状态转换图，说明这是多少进制的计数器。十六进制
[题 1.13] 用卡诺图化简法将下列函数化为最简与或形式。
（1）Y ABC ABD CD ABC ACD ACD
（2）Y AB AC BC CD
（3）Y AB BC A B ABC
（4）Y AB AC BC
（5）Y ABC AB AD C BD
（6）Y(A, B,C) (m0, m1, m2, m3, m5, m6, m7)
《数字电子技术基础》习题与答案
[题 1.1] 将下列二进制数转换为等值的十六进制数和等值的十进制数。
（1）（）2 （3）（0.）2 答案：
（2）（）2 （4）（11.001）2
（1）（）2＝（97）16＝（151）10 （2）（）2 ＝（6D）16＝（109）10 （3）（0.）2＝（0.5F）16＝（0.）10 （4）（11.001）2＝（3.2）16＝（3.125）10
即得图 A3.17。
4.9] 已知主从结构 JK 触发器 J、K 和 CP 的电压波形如图 P4.9 所示，试画出 Q、 Q 端对应的电
压波形。设触发器的初始状态为 Q=0。 答案：
见图 A4.9。
5
[题 4.11] 已知维持阻塞结构 D 触发器各输入端的电压波形如图 P4.11 所示，试画出 Q、Q 端对应的电
年国家开放大学电大数字电子技术基础大作业1
年国家开放大学电大数字电子技术基础大作业1数字电子技术基础大作业业课程名称：数字电子技术基础设计题目：血型与状态机院系：班级：设计者：学号：血型逻辑电路设计一实验目的1. 掌握采用可编程逻辑器件实现数字电路与系统的方法。
2. 掌握采用 Xilinx_ISE 软件开发可编程逻辑器件的过程。
3. 学会设计血型能否输血的数字电路。
4. 掌握 Verilog HDL 描述数字逻辑电路与系统的方法。
二设计要求1. 采用 BASYS2 开发板开关，LED，数码管等制作验证能否输血的电路。
2. 采用 Xilinx_ISE 软件进行编程、仿真与下载设计到BASYS2 开发板。
三电路图1. 电路模块图（简化）应用：2. 内部电路组成（简化）四编程1.源程序 module xuexing(M, N, P, Q,E,F,G,OUT,CTL,clk,bi);input M;input N;input P;input Q;input clk;output E;output[3:0] F;output[3:0] G;output[7:0] OUT; output[3:0] CTL;reg E;reg[3:0] F;reg[3:0] G;reg[7:0] OUT;reg[7:0] OUT1;reg[7:0] OUT2;reg[7:0] OUT3;reg[7:0] OUT4;reg[3:0] CTL=4"b1110; output bi;reg bi;integer clk_cnt;reg clk_400Hz;always @(posedge clk)//400Hz 扫描信号if(clk_cnt==32"d100000)beginclk_cnt <= 1"b0;clk_400Hz <= ~clk_400Hz;endelseclk_cnt <= clk_cnt + 1"b1;//位控制reg clk_1Hz;integer clk_1Hz_cnt;//1Hz 发声信号always @(posedge clk)if(clk_1Hz_cnt==32"d2*******-1) beginclk_1Hz_cnt <= 1"b0;clk_1Hz <= ~clk_1Hz;endelseclk_1Hz_cnt <= clk_1Hz_cnt + 1"b1; always@(posedge clk_400Hz)CTL <= {CTL[2:0],CTL[3]};//段控制 always @(CTL)case(CTL)4"b0111:OUT=OUT1;4"b1011:OUT=OUT2;4"b1101:OUT=OUT3;4"b1110:OUT=OUT4;default:OUT=4"hf;endcase always @(M or N or P or Q) beginE=(Pamp;Q)|(~Mamp;~N)|(~Mamp;Q)|(~Namp;P);//选择能否输血case(E)1:beginOUT1=8"b10001001;OUT2=8"b01100001;OUT3=8"b01001001;OUT4=8"b11111111;bi=clk_400Hz;end0:beginOUT1=8"b00010011;OUT2=8"b00000011;OUT3=8"b11111111;OUT4=8"b11111111;bi=clk_1Hz;endendcase end always @(M or N or P or Q) //显示输入输出血型beginif(M==1amp;amp;N==0)F=4"b1000;else if(M==0amp;amp;N==1)F=4"b0100;else if(M==1amp;amp;N==1)F=4"b0010;elseF=4"b0001;end always @(M or N or P or Q)//显示输入输出血型beginif(P==1amp;amp;Q==0)G=4"b1000;else if(P==0amp;amp;Q==1)G=4"b0100;else if(P==1amp;amp;Q==1)G=4"b0010;elseG=4"b0001;end endmodule2.管脚定义程序 NET "M" LOC=N3; NET "N" LOC=E2; NET "P" LOC=L3; NET "Q" LOC=P11; NET "E" LOC=B2; NET "OUT[7]" LOC = L14; NET "OUT[6]" LOC = H12; NET "OUT[5]" LOC = N14; NET "OUT[4]" LOC = N11; NET "OUT[3]" LOC = P12; NET "OUT[2]" LOC = L13; NET "OUT[1]" LOC = M12; NET "OUT[0]" LOC = N13; NET"CTL[3]" LOC = K14; NET "CTL[2]" LOC = M13; NET "CTL[1]" LOC = J12; NET "CTL[0]" LOC = F12; NET "clk" LOC=B8; NET "F[3]" LOC=G1; NET "F[2]" LOC=P4; NET"F[1]" LOC=N4; NET "F[0]" LOC=N5; NET "G[3]" LOC=P6; NET "G[2]" LOC=P7; NET "G[1]" LOC=M11; NET "G[0]" LOC=M5; NET "bi" LOC=B6; 五仿真图六下载设计到 2 BASYS2 开发板与实物图实物图：附：程序流程：1. 基本电路设计用 MN 表示输入血型，PQ 表示受血者血型其中 10 表示A 型，01 表示 B 型，11 表示 AB 型，00表示 O 型。
“数字电子技术”作业及答案
第1章作业1.1为了将600份文件顺序编码，如果采用二进制代码，最少需要用几位？如果改用八进制或十六进制代码，则最少各需要用几位？答：二进制代码最少需要10位，八进制最少需要4位，十六进制最少3位.1.4将下列二进制数转换为等值的十进制数。
（1）（101.011）2 ；（3）（1111.1111）2。
答：1、5.375 ; 3、15.93751.5将下列二进制数转换为等值的八进制数和十六进制数。
（2）（1001.1101）2；（4）（101100.110011）2。
答：2、11.64, 9 ; 4、54.63, 261.6将下列十六进制数转换为等值的二进制数。
（1）（8.C）16；（3）（8F.FF）16。
答：1、（10001100）2 ；3、（10001111.11111111）21.9将下列十进制数转换为等值的二进制数和十六进制数。
要求二进制数保留小数点以后4位有效数字。
（2）（188.875）10；（4）（174.06）10。
答：2、10111100.111 B=BC.EH ；4、10101110.0001 B=AE.1H1.14用二进制补码运算计算下列各式。
式中的4位二进制数是不带符号位的绝对值。
如果和为负数，请求出负数的绝对值。
（提示：所用补码的有效位数应足够表示代数和的最大绝对值。
）（2）1101+1011；（4）1101-1011；（6）1011-1101；（8）-1101-1011。
答: 2、补码取5位有效数字和1位符号位001101+001011=0110004、补码取4位有效数字和1位符号位01101+10101=000106、1011-11018、-1101-1011第2章作业2.4已知逻辑函数的真值表如表P2.4（a）、（b）所示，试写出对应的逻辑函数式。
表P2.4（a ） 表P2.4（b ）2.7写出图P2.7（a ）、（b ）所示电路的输出逻辑函数式。
图P2.72.8已知逻辑函数Y 的波形图如图P2.8所示，试求Y 的真值表和逻辑函数式。
数字电子线路 作业习题
南京信息工程大学 数字电子线路 作业习题 第一章 数字逻辑基础【例1】将()2011.11110101转换成十进制数解：()2011.11110101＝212120212021202121212132101234567---⨯+⨯+⨯+⨯+⨯+⨯+⨯+⨯+⨯+⨯+⨯()10375.245= 【例2】将()842.245转换为十进制数解：()828485848242.245210128--⨯+⨯+⨯+⨯+⨯=()1053125.165=【例3】将()1642.245转换为十进制数解：()16216416516416242.2452101216--⨯+⨯+⨯+⨯+⨯=()102578125.581= 【例4】求()()82?1101111.1110111=；()()162?1101111.1110111= 解：001，110，111．110，111，1001 6 7 6 7 4 故：()()82674.1671101111.1110111=0111，0111． 1101，11107 7 D E 故：()()162.771101111.1110111DE =【例5】求()()282.374？= ()()216?2.374= 解：011, 111, 100.010 故()()2801.111111002.374= 3 7 4 . 2 0011, 0111, 0100 . 0010 故()()216001.11011101002.374= 3 7 4 . 2【例6】求()()210?51=解： 2 51 余 数 2 25 1 b 0低位 2 121 b 12 6 0 b 2 23 0 b 3 2 1 1 b 40 1 b 5高位 ∴()()()220123451011001151==b b b b b b【例7】求()()210?785.0=，要求精确到小数点后第5位。
解：57.12785.0=⨯ 11=-b14.1257.0=⨯ 12=-b28.0214.0=⨯ 03=-b 56.0228.0=⨯ 04=-b12.1256.0=⨯ 15=-b ∴()()21011001.0785.0=【例8】用代数法求CD B A C B C A AB F +++=的最简与或式。
东北大学20春学期《数字电子技术基础Ⅰ》在线平时作业1答案41067
5.对于T触发器，若原态 Qn=0，欲使新态Qn+1=1 ，应使输入T= ()。 A.1或/Q B.1 C.Q D.以上都不对 答案：A
11.欲使JK触发器按Qn+1=Qn工作，可使JK触发器的输入端不正确的是()。 A.J=K=0 B.J=Q， C.
K=Q D.J=0， 答案：C
12.N个触发器可以构成能寄存()位二进制数码的寄存器 A.N B.N-1 C.N+1 D.2N 答案：A
13.把一个五进制计数器与一个四进制计数器串联可得到()进制计数器 A.4 B.5 C.9 D.20 答案：D
14.TTL参数由大到小排列正确的是()
A.UOHmin、 B.UIHmin、 C.UOHmin、 答案：A
UIHmin、 UOHmin、 UIHmin、
UILmax、 UOLmax、 UOLmax、
UOLmax UILmax UILmax
15.()称为三极管的饱和深度 A.iB / IBS B. iC / ICS C.IBS / iB D.ICS / iC 答案：A
16.为使采样输出信号不失真地代表输入模拟信号，采样频率和输入模拟信号的最高频率的关系是 ()。 A..>= B.<= C.>=2 D.<=2 答案：C
17.图示电路完成的逻辑功能是()
(设该电路是CMOS电路) A.0 B.1 C. D. 答案：B
18.下列电路中，不属于组合逻辑电路的是() A.译码器 B.全加器 C.寄存器 D.编码器 答案：C
数字电子技术试题及答案(题库)
数字电子技术基础试题（一）一、填空题 : （每空1分，共10分）1． (30.25) 10 = ( ) 2 = ( ) 16 。
2 . 逻辑函数L = + A+ B+ C +D = 。
3 . 三态门输出的三种状态分别为：、和。
4 . 主从型JK触发器的特性方程= 。
5 . 用4个触发器可以存储位二进制数。
6 . 存储容量为4K×8位的RAM存储器，其地址线为条、数据线为条。
二、选择题： (选择一个正确的答案填入括号内，每题3分，共30分 )1.设图1中所有触发器的初始状态皆为0，找出图中触发器在时钟信号作用下,输出电压波形恒为0的是：（）图。
图 12.下列几种TTL电路中，输出端可实现线与功能的电路是（）。
A、或非门B、与非门C、异或门D、OC门3.对CMOS与非门电路，其多余输入端正确的处理方法是（）。
A、通过大电阻接地（>1.5KΩ）B、悬空C、通过小电阻接地（<1KΩ）D、通过电阻接V CC4.图2所示电路为由555定时器构成的（）。
A、施密特触发器B、多谐振荡器C、单稳态触发器D、T触发器5.请判断以下哪个电路不是时序逻辑电路（）。
图2A、计数器B、寄存器C、译码器D、触发器6．下列几种A/D转换器中，转换速度最快的是（）。
图2A、并行A/D转换器B、计数型A/D转换器C、逐次渐进型A/D转换器D、双积分A/D转换器7．某电路的输入波形 u I 和输出波形 u O 如图 3所示，则该电路为（）。
图3A、施密特触发器B、反相器C、单稳态触发器D、JK触发器8．要将方波脉冲的周期扩展10倍，可采用（）。
A、10级施密特触发器B、10位二进制计数器C、十进制计数器D、10位D/A转换器9、已知逻辑函数与其相等的函数为（）。
A、B、C、D、10、一个数据选择器的地址输入端有3个时，最多可以有（）个数据信号输出。
A、4B、6C、8D、16三、逻辑函数化简（每题5分，共10分）1、用代数法化简为最简与或式Y= A +2、用卡诺图法化简为最简或与式Y= + C +A D，约束条件：A C + A CD+AB=0四、分析下列电路。
数电试卷
数字电子综合练习练习（一）一、填空：(14分)1. 数制转换 (DC)H = ( )D= ( )B = ( )O。
2. 有一数码10010011，作为自然二进制数时，它相当于十进制数，作为8421BCD码时，它相当于十进制数。
3. 已知某函数，该函数的反函数 =( )，该函数的对偶函数F '= ( )。
4. 某函数有n个变量，则共有个最小项。
5. 将一个最大幅值为5.1V的模拟信号转换为数字信号，要求模拟信号每变化20mV能使数字信号最低位LSB发生变化，则应选用位转换器。
6. 一个1024×8位的ROM，其存储容量为。
7. 为构成4096×4片RAM，需要片1024×1的RAM。
8. 在TTL门电路的一个输入端与地之间接一个10KW电阻，则相当于在该输入端输入电平；在CMOS门电路的输入端与地之间接一个10KW电阻，相当于在该输入端输入电平。
二、用代数法将下列函数化简为最简与或表达式。
(10分)1.；2..三、用卡诺图法化简函数，写出它们的最简与或表达式。
(10分)1.；2..四、将题图电路各输出逻辑表达式填入表1栏中；各门电路的名称填入表2栏中；若ABCD = 1001，将各输出值填入表3栏中。
(14分)五、设计一组合逻辑电路，X为控制端，A、B、C为输入，F为输出。
当X =0时，该电路完成意见一致功能(只有当A、B、C都相同时，F=1，否则为0)；当X=1时，该电路完成意见不一致功能。
供选择的器件有：四选一数据选择器、异或门、两输入端与非门。
(12分)六、用一片3线--8线译码器和两个四输入与非门构成一位全加器。
(10分)七、试画出题图电路在时钟脉冲CP、输入信号A作用下，Q1、Q2和X的输出波形，并说明电路的逻辑功能。
设触发器的初始状态均为0。
(10分)八、中规模四位二进制计数器T214，其功能表和符号如下图所示，其中A,B,C,D是同步预置数端(A为低位，D为高位)，是预置数控制端，是异步清零端，P、T是计数允许控制端，进位端OC未标出。