硅集成电路复习提纲(最终版)
集成电路复习总结
1、中英名词解释
（1）IC（Integrated Circuit）：集成电路，是指通过一系列特定的加工工艺，将晶体管、二极管等有源器件和电阻、电容、电感等无源器件，按照一定的电路互联，“集成”在一块半导体晶片（如硅或砷化镓）上，封装在一个外壳内，执行特定电路或系统功能的一种器件。
（2）摩尔定律（Moore's Law）：芯片上晶体管数目每隔18个月翻一番或每三年翻两番，性能也会增加一倍。
（3）SOC（system on chip）：在一个微电子芯片上将信息的采集、传输、存储、处理等功能集成在一起而构成系统芯片。
（4）EDA（Electronic-System Design Automation）：电子设计自动化
（5）能带：能量越高的能级，分裂的能级越多，分裂的能级也就相邻越近，这些邻近的能级看起来就像连续分布，这样的多条相邻近的能级被称为能带
（6）本征半导体：是一种完全纯净的、结构完整的半导体晶体。（经过一定的工艺过程将纯净的半导体制成的单晶体称为本征半导体。导带中的自由电子与价带中的空穴都能参与导电。）
（7）肖特基接触：金属与半导体接触并且金属的费米能级低于N型半导体或高于P型半导体的费米能级，这种接触为肖特基接触。
（8）MESFET：（Metal-Semiconductor Filed Effect Transistor），即金属-半导体场效应晶体管
（9）Spice（Simulation Program with Integrated Circuit Emphasis）：集成电路仿真程序，主要用来在电路硬件实现之前读电路进行仿真分析。
硅集成电路工艺基础
硅集成电路（Silicon Integrated Circuit，简称Si IC）工艺是制造集成电路的关键技术。下面是硅集成电路工艺的基础知识：
半导体材料：硅是最常用的半导体材料，因其丰富、稳定、可控制的电子特性而被广泛应用于集成电路制造。
显示基片：硅晶圆（Silicon Wafer）是制造硅集成电路的基础材料。晶圆要求高纯度和平整度，并通过特定的杂质掺入工艺形成P型或N型半导体。
清洁和沉积：在制造过程中，晶圆需要经过清洁工艺以去除杂质和污染物。然后，在晶圆上进行化学气相沉积（CVD）或物理气相沉积（PVD）等薄膜沉积工艺，将各种功能层沉积在晶圆表面。
光刻：光刻是通过光刻胶（Photoresist）层和光刻机将设计好的图形传输到晶圆上。光刻胶在曝光后通过显影工艺形成光刻图形，可以作为掩模来制备电路中的电子器件。
电子器件制造：通过沉积、蚀刻、掺杂等工艺步骤，在晶圆上制造各种类型的电子器件，如晶体管、电容器和电阻器等。这些器件通常由不同的半导体材料和各种金属、氧化物和多层薄膜组成。
金属互连：通过沉积导电金属（如铜、铝等），并通过光刻、蚀刻等工艺形成金属线、连线和接触以连接各个电子器件。金属互连提供了电子信号和电能传输的路径。
封装测试：晶圆完成器件制造后，它们被切割成单个芯片，然后通过封装工艺将芯片封装在塑料或陶瓷封装中。最后，通过功能测试和可靠性测试来验证芯片的工作状态和性能。
这些是硅集成电路工艺的基础知识，基于这些基础，可以制造各种类型和规模的集成电路。还有许多先进的工艺技术和制造方法，如多晶硅、离子注入、深紫外光刻等，用于制造更复杂、更高性能的集成电路。
集成电路工艺复习资料
集成电路⼯艺复习资料
1.特征尺⼨（Critical Dimension,CD）的概念
特征尺⼨是芯⽚上的最⼩物理尺⼨，是衡量⼯艺难度的标志，代表集成电路的⼯艺⽔平。①在CMOS技术中，特征尺⼨通常指MOS管的沟道长度，也指多晶硅栅的线宽。②在双极技术中，特征尺⼨通常指接触孔的尺⼨。
2.集成电路制造步骤：
①Wafer preparation(硅⽚准备)
②Wafer fabrication (硅⽚制造)
③Wafer test/sort (硅⽚测试和拣选)
④Assembly and packaging (装配和封装)
⑤Final test(终测)
3.不同晶向的硅⽚，它的化学、电学、和机械性质都不同，这会影响最终的器件性能。例如迁移率，界⾯态等。MOS集成电路通常⽤（100）晶⾯或<100>晶向；双极集成电路通常⽤（111）晶⾯或<111>晶向。
4.硅热氧化的概念、氧化的⼯艺⽬的、氧化⽅式及其化学反应式。
氧化的概念：硅热氧化是氧分⼦或⽔分⼦在⾼温下与硅发⽣化学反应，并在硅⽚表⾯⽣长氧化硅的过程。
氧化的⼯艺⽬的：在硅⽚上⽣长⼀层⼆氧化硅层以保护硅⽚表⾯、器件隔离、屏蔽掺杂、形成电介质层等。
氧化⽅式及其化学反应式：①⼲氧氧化：Si＋O2 →SiO2
②湿氧氧化：Si ＋H2O ＋O2 →SiO2+H2
③⽔汽氧化：Si ＋H2O →SiO2 ＋H2
硅的氧化温度：750 ℃～1100℃
5.SiO2在集成电路中的⽤途
①栅氧层：做MOS结构的电介质层（热⽣长）
②场氧层：限制带电载流⼦的场区隔离（热⽣长或沉积）
集成电路工艺原理(期末复习资料)
集成电路工艺原理(期末复习资料)
第一章概述
1、集成电路：通过一系列特定的加工工艺，将晶体管、二极管等有源器件和电阻、电容等
无源器件，按照一定的电路互连，“集成”在一块半导体单晶片（如Si、GaAs）上，封装在一个内，执行特定电路或系统功能。
2、特征尺寸：集成电路中半导体器件能够加工的最小尺寸。它是衡量集成电路设计和制造
水平的重要尺度，越小，芯片的集成度越高，速度越快，性能越好
3、摩尔定律：芯片上所集成的晶体管的数目，每隔18个月就翻一番。
4、High-K材料：高介电常数，取代SiO2作栅介质，降低漏电。
Low-K 材料：低介电常数，减少铜互连导线间的电容，提高信号速度
5、功能多样化的“More Than Moore”：指的是用各种方法给最终用户提供附加价值，不
一定要缩小特征尺寸，如从系统组件级向3D集成或精确的封装级(SiP)或芯片级(SoC)转移。
6、IC企业的分类：通用电路生产厂；集成器件制造；Foundry厂；Fabless：IC 设计公司；
第二章：硅和硅片的制备
7、单晶硅结构：晶胞重复的单晶结构能够制作工艺和器件特性所要求的电学和机械性能
8、CZ法生长单晶硅：把熔化的半导体级硅液体变成有正确晶向，并且被掺杂成n或p型的
固体硅锭；
9、直拉法目的：实现均匀掺杂和复制籽晶结构，得到合适的硅锭直径，限制杂质引入；其
关键参数：拉伸速率和晶体旋转速度
10、区熔法特点：纯度高，含氧低；晶圆直径小。
第三章集成电路制造工艺概况
11、亚微米CMOS IC 制造厂典型的硅片流程模型
第四章氧化
12、热生长：在高温环境里，通过外部供给高纯氧气使之与硅衬底反应，得到一层热生长
硅集成电路工艺 第三章 硅氧化 图文
微电子技术工艺原理
第二章 硅氧化
在稳态条件下，应有 F1 F2 F3
CI
1
C* ks
ks x
C* 1 ks x
氧化剂流动方向 (如 O2或 H2O）
气流滞流层
SiO2 Si衬底
微电子技术工艺原理
第二章 硅氧化
二、 Deal－Grove模型
－硅的热氧化模型
• Deal－Grove模型（线性－抛物线模型）(linearparabolic model)
—可以用固体理论解释的一维平面生长氧化硅的模型。
• 适用于：
微电子技术工艺原理
第二章 硅氧化
氧化生长 ——消耗硅
体积膨胀2.2倍 1 mm厚SiO2消耗0.45 mm Si SiO2受压应力作用
微电子技术工艺原理
第二章 硅氧化
LOCOS中，氧化硅的体积为所消耗的硅体积的2.2倍
微电子技术工艺原理
第二章 硅氧化
SiO2生长动力学
气体中扩散 固体中扩散
SiO2 形成
占据间隙位置，网络变性体 （金属原子Na, K）
微电子技术工艺原理
第二章 硅氧化
SiO2在IC中的应用
热（生长）氧化
淀积
STI
微电子技术工艺原理
第二章 硅氧化
不同方法制作的SiO2的性质对比（定性）
0.8 nm栅氧化层
硅集成电路专业考试基础知识
1.常用的半导体材料为何选择硅
（1）硅的丰裕度。消耗更低的成本；
（2）更高的熔化温度允许更宽的工艺容限。硅1412℃>锗937℃
（3）更宽的工作温度。增加了半导体的应用围和可靠性；
（4）氧化硅的自然生成，高质量、稳定的电绝缘材料
si,金刚石110面（线）密度最大，111面（线）密度最小
2.缺陷：原生缺陷（生长过程）、有害杂质（加工过程）
（1）点缺陷：自间隙原子、空位、肖特基缺陷（原原子跑到表面）、弗伦克尔缺陷（原原子进入间隙）、外来原子（替位式、间隙式）
（2）线缺陷：位错（刃位错（位错线垂直滑移方向）、螺位错（位错线平行滑移方向）、扩展位错（T增大，位错迁移））
（3）面缺陷：层错（分界面上的缺陷，与原子密堆积结构次序错乱有关）
（4）体缺陷：杂质沉积析出
（5）有害杂质：
1）杂质条纹：电活性杂质的条纹状缺陷，造成晶体电阻率的微区不均匀性
2）有害杂质(三类)：非金属、金属和重金属
非金属：O,C
重金属：铁、铜（引入复合中心，减小载流子寿命；易在位错处沉积）
金属:Na,K（引入浅能级中心，参与导电；Al引入对N型材料掺杂起补偿作用）
3.对衬底材料要求：
通过单晶生长过程中的质量控制和后续处理来提高单晶的质量,使之趋于完美。减少单晶材料缺陷和有害杂质的后续处理方法通常采用吸除技术。吸除技术主要有物理吸除、溶解度增强吸除和化学吸除。
1）物理：本征，背面损伤，应力，扩散
2）溶解度增强：T增加，固溶度增加，杂质运动能力增加，难以沉积
3）化学：含氮气体与硅表金属杂质反应，产生挥发性产物
缺陷要求，参数均匀性要求，晶片平整度要求
集成电路设计方法--复习提纲
集成电路设计⽅法--复习提纲
1.什么叫IC 的集成度？⽬前先进的IC规模有多⼤？
集成度就是⼀块集成电路芯⽚中包含晶体管的数⽬，或者等效逻辑门数
2012年5⽉ 71亿晶体管的NVIDIA的GPU 28nm
2.什么叫特征尺⼨？
特征尺⼨通常是指是⼀条⼯艺线中能加⼯的最⼩尺⼨，反映了集成电路版图图形的精细程度，如MOS晶体管的沟道长
度，DRAM结构⾥第⼀层⾦属的⾦属间距（pitch）的⼀半。
3.⽬前主流的硅圆⽚直径是多少？
12英⼨
4.什么叫NRE(non-recurring engineering)成本?
⽀付给研究、开发、设计和测试某项新产品的单次成本。在集成电路领域主要是指研发⼈⼒成本、硬件设施成本、CAD⼯具成本以及掩膜、封装⼯具、测试装置的成本，产量⼩，费⽤就⾼。
5.什么叫recurring costs？
重复性成本，每⼀块芯⽚都要付出的成本，包括流⽚费、封装费、测试费。也称可变成本，指直接⽤于制造产品的费⽤，因此与产品的产量成正⽐。包括：产品所⽤部件的成本、组装费⽤以及测试费⽤。
6.什么叫有⽐电路？
靠两个导通管的宽长⽐不同，从⽽呈现的电阻不同来决定输出电压，它是两个管⼦分压的结果，电压摆幅由管⼦的尺⼨决定。
7.IC制造⼯艺有哪⼏种？
双极型模拟集成电路⼯艺、CMOS⼯艺、BiCMOS⼯艺
8.什么叫摩尔定律？摩尔定律⾯临什么样的挑战？
当价格不变时，积体电路上可容纳的电晶体数⽬，约每隔24个⽉（现在普遍流⾏的说法是“每18个⽉增加⼀倍”）便会增加⼀倍，性能也将提升⼀倍；或者说，每⼀美元所能买到的电脑性能，将每隔18个⽉翻两倍以上。
半导体集成电路工艺 复习
第一次作业：
1，集成时代以什么来划分？列出每个时代的时间段及大致的集成规模。答：
类别时间
数字集成电路
模拟集成电路 MOS IC 双极IC
SSI 1960s前期
MSI 1960s~1970s 100～500 30～100
LSI 1970s 500～2000 100～300 VLSI 1970s后期~1980s后期 >2000 >300 ULSI 1980s后期~1990s后期
GSI 1990s后期~20世纪初
SoC 20世纪以后
2，什么是芯片的集成度？它最主要受什么因素的影响？
答：集成度：单个芯片上集成的元件（管子）数。受芯片的关键尺寸的影响。
3，说明硅片与芯片的主要区别。
答：硅片是指由单晶生长，滚圆，切片及抛光等工序制成的硅圆薄片，是制造芯片的原料，用来提供加工芯片的基础材料；芯片是指在衬底上经多个工艺步骤加工出来的，最终具有永久可是图形并具有一定功能的单个集成电路硅片。
4，列出集成电路制造的五个主要步骤，并简要描述每一个步骤的主要功能。
答：晶圆(硅片)制备(Wafer Preparation)；
硅(芯）片制造(Wafer Fabrication)：在硅片上生产出永久刻蚀在硅片上的一整套集成电路。硅片测试/拣选(Die Test/Sort)：单个芯片的探测和电学测试，选择出可用的芯片。
装配与封装(Assembly and Packaging)：提供信号及电源线进出硅芯片的界面；为芯片提供机械支持，并可散去由电路产生的热能；保护芯片免受如潮湿等外界环境条件的影响。
成品测试与分析（或终测） (Final Test)：对封装后的芯片进行测试，以确定是否满足电学和特性参数要求。
集成电路实用工艺复习资料
1.特征尺寸（Critical Dimension,CD）的概念
特征尺寸是芯片上的最小物理尺寸，是衡量工艺难度的标志，代表集成电路的工艺水平。①在CMOS技术中，特征尺寸通常指MOS管的沟道长度，也指多晶硅栅的线宽。②在双极技术中，特征尺寸通常指接触孔的尺寸。
2.集成电路制造步骤：
①Wafer preparation(硅片准备)
②Wafer fabrication (硅片制造)
③Wafer test/sort (硅片测试和拣选)
④Assembly and packaging (装配和封装)
⑤Final test(终测)
3.单晶硅生长：直拉法（CZ法）和区熔法（FZ法）。区熔法（FZ法）的特点使用掺杂好的多晶硅棒；优点是纯度高、含氧量低；缺点是硅片直径比直拉的小。
4.不同晶向的硅片，它的化学、电学、和机械性质都不同，这会影响最终的器件性能。例如迁移率，界面态等。MOS集成电路通常用（100）晶面或<100>晶向；双极集成电路通常用（111）晶面或<111>晶向。
5.硅热氧化的概念、氧化的工艺目的、氧化方式及其化学反应式。
氧化的概念：硅热氧化是氧分子或水分子在高温下与硅发生化学反应，并在硅片表面生长氧化硅的过程。
氧化的工艺目的：在硅片上生长一层二氧化硅层以保护硅片表面、器件隔离、屏蔽掺杂、形成电介质层等。
氧化方式及其化学反应式：①干氧氧化：Si＋O2 →SiO2
②湿氧氧化：Si ＋H2O ＋O2 →SiO2+H2
③水汽氧化：Si ＋H2O →SiO2 ＋H2
硅的氧化温度：750 ℃～1100℃
硅集成电路工艺基础3.pdf
第三章扩散
扩散是微观粒子(原子、分子等)运动的普遍的物理现象。扩散的动力是浓度的梯度，粒子从高浓度区向低浓度区进行热运动，使浓度分布趋于均匀。
扩散是半导体掺杂的重要方法之一，扩散方法首先由Pfann在1952年提出来，广泛应用于集成电路中，形成晶体管的基极、发射极、集电极，电阻，MOS工艺中形成源极、漏极、互连引线等。
硅集成电路工艺中，采用SiO
作为掩膜，进行选择性扩散。
2
主要内容
3.1、杂质扩散机构
3.2、扩散系数与扩散方程
3.3、扩散杂质的分布
3.4、影响杂质分布的其他因素3.5、扩散工艺
3.6、扩散工艺的发展
3.7、与扩散有关的测量
3.1、杂质扩散机构
杂质原子的扩散方式有以下几种：
①交换式：两相邻原子由于有足够高的能
量，互相交换位置。
②空位式：由于有晶格空位，相邻原子能
移动过来。
③填隙式：在空隙中的原子挤开晶格原子
后占据其位，被挤出的原子再去挤出其他原
子。
④在空隙中的原子在晶体的原子间隙中快
速移动一段距离后，最终或占据空位，或挤
出晶格上原子占据其位。
以上几种形式主要分成两大类：①替位式
扩散。②间隙式扩散。
杂质在硅中的固溶度：
在给定温度下的最大杂质浓度
P在硅中的扩散曲线B在硅中的扩散曲线
多晶硅中的杂质扩散
在多晶硅薄膜中进行杂质扩散的扩散方式与单晶硅中
的方式是不同的，因为多晶硅中有晶粒间界存在，所以
杂质原子主要沿着晶粒间界进行扩散。
主要有三种扩散模式：
①晶粒尺寸较小或晶粒内的扩散较快，以至从两边晶粒
间界向晶粒内的扩散相互重叠，形成如图A类分布。
②晶粒较大或晶粒内的扩散较慢，所以离晶粒间界较远
硅集成电路原理-范围
张帆扬帆☆逐月
第一章
(1)Si具有哪种晶格结构,常温下带隙值为多大
<1>金刚石结构属于面心立方<2>常温下带隙值为1.1242eV
(2)浅能级杂质的定义，哪个主族的元素掺入Si中能形成
n型浅能级杂质？哪个主族的元素掺入Si中能形成p 型浅能级杂质？P16
<1>硅晶中的III族元素和VI族元素杂质，它们作为受主和施主时，其
电离能的大小并不一样，但有一个共同的特点，就是电离能与禁带
宽度相比都非常小。这些杂质所形成能级在禁带中很靠近价带顶和
导带底，我们称这样的杂质能级为浅能级杂质。
<2>VI族元素
<3>III族元素
(3)深能级杂质的定义，说明深能级杂质和缺陷的作用有
哪些？
<1>一些掺杂半导体中的杂质或缺陷在带隙中引入的能级较深，被称为
深能级杂质。一般情况下深能级杂质大多为多重能级
<2>
1) 可以成为有效复合中心，大大降低载流子的寿命；
2) 可以成为非辐射复合中心，影响半导体的发光效率；
3) 可以作为补偿杂质，大大提高半导体材料的电阻率。
(4)能够计算Si\Ge的体原子密度和线密度.
<1>原子密度＝晶胞中包含原子个数/晶胞体积
硅晶体中的原子密度为：8/a3=5*1022/cm3
锗晶体中的原子密度为：Ge=4.42*1022/cm3
<2>线密度：
(5)拉Si单晶的方法有哪些?
<1>直拉法（Czochralski法) <2>区域熔融法（Floating Zone法）(6)点缺陷的种类有哪些?线缺陷有哪些?
自间隙原子、空位、肖特基缺陷、
<1>点缺陷弗伦克尔缺陷
外来原子缺陷（替位或间隙式）
<2>线缺陷：刃位错，螺位错
集成电路复习
集成电路复习
⼀填空题：（⼀⽹上）
1.在集成电路设计中，常⽤的电路仿真软件有___SPICE__________________ 、_____SPECTRE_________
2.在模拟集成电路中MOS晶体管是四端器件即：_源极______、__栅极______、___漏极____、_衬底_____.
3.MSO管的主要⼏何参数：沟道长度、_沟道宽度_、__栅氧化成厚度________________。
4.饱和区MOS管的直流导通电阻表达式是：________________________________________
1，描述集成电路⼯艺技术⽔平的五个技术指标为：集成度、特征尺⼨
芯⽚⾯积、晶⽚直径以及封装。
2．在衬底（或其外延）上制作晶体管的区域称为有源区区；⼀种很厚的氧化层，位于芯⽚上不做晶体管、电极接触的区域，称为场区。3．摩尔定律是：?集成电路的集成度，即芯⽚上晶体管的数⽬，每隔18个⽉增加⼀倍或每3年翻两番。
4．IC设计单位不拥有⽣产线，称为⽆⽣产线，IC制造单位致⼒于⼯艺实现，没有IC设计实体，称为代⼯。
6．根据阈值电压不同，常把MOS器件分成增强型和耗尽型两种。
7．IC⼯艺中的“制版”就是要产⽣⼀套分层的版图掩模，为将来进⾏图形转换，即将设计的版图转移到晶圆上去做准备。8．薄层电阻⼜称⽅块电阻，其定义为正⽅形的半导体薄层，在电流⽅向所呈现的电阻，常⽤欧姆每⽅表⽰。其值直接反映的是扩散薄层的杂质总量的多少。9．半导体集成电路薄膜制备的主要⼯艺有：外延、氧化、蒸发、淀积。
10．在单位电场强度作⽤下，载流⼦的平均漂移速度称为载流⼦的迁移率[cm2/V?S]，它反映了载流⼦在半导体内作定向运动的难易程度，其值的⼤⼩直接影响器件的⼯作速度。
集成电路工艺复习资料要点
1.特征尺寸（Critical Dimension,CD）的概念
特征尺寸是芯片上的最小物理尺寸，是衡量工艺难度的标志，代表集成电路的工艺水平。①在CMOS技术中，特征尺寸通常指MOS管的沟道长度，也指多晶硅栅的线宽。②在双极技术中，特征尺寸通常指接触孔的尺寸。
2.集成电路制造步骤：
①Wafer preparation(硅片准备)
②Wafer fabrication (硅片制造)
③Wafer test/sort (硅片测试和拣选)
④Assembly and packaging (装配和封装)
⑤Final test(终测)
3.单晶硅生长：直拉法（CZ法）和区熔法（FZ法）。区熔法（FZ法）的特点使用掺杂好的多晶硅棒；优点是纯度高、含氧量低；缺点是硅片直径比直拉的小。
4.不同晶向的硅片，它的化学、电学、和机械性质都不同，这会影响最终的器件性能。例如迁移率，界面态等。MOS集成电路通常用（100）晶面或<100>晶向；双极集成电路通常用（111）晶面或<111>晶向。
5.硅热氧化的概念、氧化的工艺目的、氧化方式及其化学反应式。
氧化的概念：硅热氧化是氧分子或水分子在高温下与硅发生化学反应，并在硅片表面生长氧化硅的过程。
氧化的工艺目的：在硅片上生长一层二氧化硅层以保护硅片表面、器件隔离、屏蔽掺杂、形成电介质层等。
氧化方式及其化学反应式：①干氧氧化：Si＋O2 →SiO2
②湿氧氧化：Si ＋H2O ＋O2 →SiO2+H2
③水汽氧化：Si ＋H2O →SiO2 ＋H2
硅的氧化温度：750 ℃～1100℃
集成电路工艺复习
集成电路工艺复习
本门课程共分几大块来介绍：
一、绪论
主要介绍微电子器件工艺的发展历史，集成电路的发展历史及工艺实例。
二、硅的晶体结构
主要介绍硅晶体的特点，晶向，晶面，缺陷，杂质等等
三、热处理及离子注入
氧化，扩散，离子注入工艺
四、薄膜工艺
物理气相淀积，化学气相淀积，外延工艺
五、图形转移工艺
光刻与刻蚀
六、工艺集成
金属化与多层互连，工艺集成
七、后工艺，测试
减薄，蒸金，划片，烧结，键合，封装，测试
集成电路工艺分几大块技术：
图形转换：将设计在掩膜版(类似于照相底片)上的图形转移到半导体单晶片上
光刻：接触光刻、接近光刻、投影光刻、电子束光刻
刻蚀：干法刻蚀、湿法刻蚀
掺杂：根据设计的需要，将各种杂质掺杂在需要的位置上，形成晶体管、接触等
离子注入：退火
扩散：
制膜：制作各种材料的薄膜
氧化：干氧氧化、湿氧氧化等
CVD：APCVD、LPCVD、PECVD
PVD：蒸发、溅射
集成电路制备主要工艺及设备
1.晶片制备
1.1 单晶拉伸：在适当的温度下，将特制的籽晶与熔化于坩埚内的高纯多晶材料相接触，在籽晶与坩埚相对旋转的同时，按一定速度向上提拉籽晶，使熔体不断沿籽晶晶向结晶，直接拉制成单晶。
相关设备>>单晶炉
1.2 切片：将半导体单晶按所需晶向切割成指定厚度的薄片。相关设备>>内圆切片机多刀切割机
1.3 倒角：由于刚切下来的晶片外边缘很锋利，硅单晶又是脆性材料，为避免边角崩裂影响晶片强度、破坏晶片表面光洁和对后工序带来污染颗粒，必须用专用的设备自动修整晶片边缘形状和外径尺寸。相关设备>> 倒角机
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
集成电路工艺基础复习
绪论
1、Moore law：芯片上所集成的晶体管的数目，每隔18个月翻一番。
2、特征尺寸：集成电路中半导体器件能够加工的最小尺寸。
3、提拉法（CZ法，切克劳斯基法）和区熔法制备硅片：答：区熔法制备的硅片质量更高，因为含氧量低。目前8英寸以上的硅片，经常选择选择CZ法制备，因为晶圆直径大。
4、MOS器件中常使用什么晶面方向的硅片，双极型器件呢？答：MOS器件：<100> Si/SiO2界面态密度低；双极器件：<111>的原子密度大，生长速度快，成本低。
氧化
1、sio2的特性二氧化硅对硅的粘附性好，化学性质比较稳定，绝缘性好
2、sio2的结构，分为结晶形与不定形二氧化硅
3、什么是桥键氧和非桥键氧连接两个Si-o四面体的氧称为桥键氧；只与一个硅连接的氧称为非桥键
氧。
4、在无定形的sio2中，si、o那个运动能力强，为什么？氧的运动同硅相比更容易些；因为硅要运动
就必须打破四个si-o键，但对氧来说，只需打破两个si-o键，对非桥键氧只需打破一个si-o键。5、热氧化法生长sio2过程中，氧化生长的方向是什么？在热氧化法制备sio2的过程中，是氧或水汽
等氧化剂穿过sio2层，到达si-sio2界面，与硅反应生成sio2，而不是硅向sio2外表面运动，在表面与氧化剂反应生成sio2
6、Sio2只与什么酸、碱发生反应？只与氢氟酸、强碱溶液发生反应
7、杂质在sio2中的存在形式，分别给与描述解释，各自对sio2网络的影响
能替代si-o四面体中心的硅，并能与氧形成网络的杂志，称为网络形成者；存在于sio2网络间隙中的杂志称为网络改变者。
8、水汽对sio2网络的影响水汽能以分子态形式进入sio2网络中，并能和桥键氧反应生成非桥键氢氧
基，本反应减少了网络中桥键氧的数目，网络强度减弱和疏松，使杂志的扩散能力增强。
9、为什么选用sio2作为掩蔽的原因，是否可以作为任何杂质的掩蔽材料为什么？
10、制备sio2有哪几种方法？热分解淀积法，溅射法，真空蒸发法，阳极氧化法，化学气相淀积法，热氧化法等。
11、热生长sio2的特点：硅的热氧化法是指硅与氧气或水汽等氧化剂，在高温下经化学反应生成sio2【热生长：在高温环境里，通过外部供给高纯氧气使之与硅衬底反应，得到一层热生长的SiO2 ；淀积：通过外部供给的氧气和硅源，使它们在腔体中方应，从而在硅片表面形成一层薄膜。】
12、生长一个单位厚度的sio2需要消耗0.44个单位的si
14、实际生产中选用哪种生长方法制备较厚的sio2层？采用干氧-湿氧-干氧相结合的氧化方式
15、由公式2.24，2.25分析两种极限情况，给出解释其一是当氧化剂在sio2中的扩散系数D sio2很小时（D sio2《k s x0，则的C i→0，C0→C*，在这种情况下，sio2的生长速率主要由氧化剂在sio2中的扩散速度所决定，称这种极限情况为扩散控制；其二，如果扩散系数D sio2很大，则C1=C0=C*/（1+k s/h），sio2生长速率由si表面的化学反应速度控制，称这种极限情况为反应控制。
17、sio2生长厚度与时间的关系，分别解释x02+Ax0=B（t+τ），当氧化时间很长，即t》τ和t》A2/4B 时，则x02=B（t+τ），这种情况下的氧化规律称抛物型规律，B为抛物型速率常数，sio2的生长速率主要由氧化剂在sio2中的扩散快慢决定；当氧化时间很短，即（t+τ）《A2/4B，则x0=B（t+τ）/A，这种极限情况下的氧化规律称线性规律，B/A为线性速率常数，具体表达式B/A=-k s hc*/(k s+h)N1。
18、氧化速度与氧化剂分压、温度成正比?
19、晶向对氧化速率的影响：当氧化温度升高时，晶面取向对线性氧化速率的影响在减小，甚至消失；如果氧化时间很长，晶面取向对线性氧化速率的影响也就根本不起作用。
21、什么是位阻现象？生成反应物本身的阻挡价键与反应表面的倾角导致反应不能流畅无阻进行的现象。
22、什么是分凝现象？解释硼对氧化速率的影响。：si氧化后原本在si中的杂质跑入其他材料重新排列叫做分凝现象；在分凝过程中有大量的硼从硅中进入并停留在sio2中，因而sio2中非桥键氧的数目增加，从而降低了sio2的结构强度，氧化剂不但容易进入sio2，而且穿过sio2的扩散能力也增加，因此抛物型速率常数明显增大，而对线性速率常数没有明显的影响。
24、纳和氯对氧化的影响：当氧化层中如果含有高浓度钠时，则线性和抛物型氧化速率都明显变大；在干氧氧化的气氛中加氯，氧化速率常数明显变大。简述Na+对器件性能的影响以及降低Na+的措施。答：氧化层中的Na+即使在低于200℃的温度下也有很高的扩散系数，而且以离子状态存在，其迁移能力因氧化层中的电场而显著提高。影响：1）引起MOS器件阈值电压不稳；2）可动的Na+在Si-SiO2界面分布的不均匀性还将引起局部电场的增强，从而引起MOS晶体管栅极的局部击穿。
措施：1）使用含氯的氧化工艺；2）用氯周期性地清洗管道、炉管和相关的容器；3）使用超纯净的化学物质；4）保证气体及气体传输过程的清洁。
扩散
1、什么是扩散？扩散是将一定数量的某种杂质掺入到硅晶体中或其他半导体晶体中去，以改变点选性质。并视掺入的杂志数量，分布形式和深度都满足
2、扩散的几种形式间隙式和替位式扩散
3、什么是间隙式杂质，间隙式杂质的跳跃几率表达式：存在于晶格间隙的杂质称为间隙式杂质；表达式：P i=γ0e-wi/kT
4、什么是替位式杂质，替位式杂质的跳跃几率表达式：占据晶格位置的外来原子称为替位式杂质，表达式：Pγ=γ0exp[(w v+w s)/kT].
5、为什么替位式杂质的运动相比间隙式杂质运动更为困难？因为替位式杂质首先要在近邻出现空位，同时还要求靠热涨落获得大于势垒高度Ws的能量才能实现替位运动。
6、菲克第一定律表述形式J=-DӘC(x，t)/ Әx表述为：杂质在扩散流密度J正比于杂质浓度梯度，比例系数D定义为杂质在基体中的扩散系数
7、如何由菲克第一定律推出扩散系数的表达式推导：在单位时间内，替位原子由x-a/2处单位面积上跳跃x+a/2处的粒子数目为：C（x-a/2，t）P v a，而由x+a/2处单位面积上跳到x-a/2处的粒子数目为：C（x+a/2，t）P v a，在t时刻，通过x处单位面积的净粒子数目，即粒子流密度为：J（x，t）=C（x-a/2，t）P v a-C（x+a/2，t）P v a=-a2P vӘC（x，t）/Әx，由它与菲克第一定律比较：D=a2P v，则：D=a2υ0exp[-（W s+W v）/kT]=D0exp（-ΔE/kT）
8、菲克第二定律的表达式ӘC(x，t)/ Әt=Ә(DӘC(x,t)/ Әt)/ Әx
9、扩散的两种经典模型，各自的边界条件和初始条件：
恒定表面源扩散：边界条件：①、C（0，t）=C s，②、C（∞，t）=0；
初始条件：C（x，0）=0，x>0；
有限表面源扩散：边界条件：①、C（x，0）=0，x>h，②、C（∞，t）=0，
初始条件：C（x，0）=C s（0）=Q/h，0≤x≤h。
10、恒定源扩散的杂质浓度服从什么分布，其缺点？
余误差函数分布，缺点很难通过温度来达到控制表面浓度Cs的目的。
11、有限表面源扩散杂质浓度服从什么分布？任何时刻的表面浓度是什么？