计算机组成原理期末考试试题(题目加答案)

武汉大学计算机学院
2005-2006学年第一学期2004级《计算机组成原理》
期末考试试题A卷
学号_____________ 班级 _________ 姓名_____________ 成绩________
一、运算器方法与运算器分析题（共20分）
定点补码加法运算中，产生溢出的条件是什么? 试给出三种溢出判断方法，要求写出逻辑表达式，如果是浮点加减运算，产生溢出的条件又会如何?
二、主存储结构分析与设计题（共20分）
某半导体存储器容量7k×8位，其中ROM区为4k×8位，用4k×8的ROM芯片组成；RAM 区为3k×8位，用2k×4的SRAM芯片和1k×4的SRAM芯片组成，ROM区地址从0开始，SRAM
R/控制读、写、访存控制信号为MREQ。

要区地址随后，地址总线A15～A0，数据总线D7～D0、W
求：
（1）分别分析4K、2K、1K存储区域的地址范围；（5分）
（2）写出地址译码方案；（5分）
（3）设计并画出该存储器逻辑图。

（10分）
三、存储系统分析题（共15分）
有3个Cache存储器，每个由4个Block组成，每个Block只有一个字，第1个Cache存储器采用全相联映像，第2个Cache存储器采用2路组相联映像，采用LRU替换算法,第3个Cache 存储器采用直接相联映像，下面是程序执行过程中的Block地址流。

0，8，0，6， 8
请计算上述三种结构的命中率各为多少?
四、指令系统分析与设计题（共15分）
若某台计算机的指令系统中共有50条指令；
(1)若采用固定长度编码方式，其操作码的编码长度需要多少位? （5分）
(2)设该指令系统中有10条指令的使用概率为90％，其余为10％，若采用不等长编码方式，其操作码的平均长度为多少? （5分）
(3)若原指令系统采用固定长度编码后继产品中需增加50条指令，试设计其指令操作码，并计算其平均长度。

（5分）
五、控制器分析题（共15分）
某计算机的CPU内部为双总线结构，所有数据传送都通过ALU，ALU具有下列功能： F=1 ；F=B ； F=A＋1 ；F=B＋1； F=A－1 ； F=B－1，CPU如图。

写出转移指令(JSR)的取指和执行的微操作序列。

JSR指令占两个字，第一个字是操作码，第二个字为转移地址。

图中Y为暂存器，PC为程序计数器，MAR和MDR分别为存储器地址与数据寄存器，IR为指令寄存器。

六、IO系统分析题（共15分）
某计算机的外部设备具有三级中断功能，中断响应次序基本上由硬件排队电路决定，但可利用各个外部设备控制器的中断屏蔽控制位来封锁本设备的中断请求信号。

设所有中断处理程序的执行时间相同，均为T，在5T时间内共发生5次中断请求信号，如图所示。

0 1T 2T 3T 4T 5T
① ② ③ ② ①
其中①表示1级中断设备发出的中断请求信号，其余类推。

①的级别最高，②次之，③最低。

（1）请图示在没设置屏蔽码的情况下各个中断处理程序占用的时间段及中断程序完成的次序。

（7分）
（2）软件进行干预，当执行中断处理程序③时，屏蔽二级中断，请图示各个中断处理程序占用的时间段及中断程序完成的次序。

（8分）
武汉大学计算机学院
2005-2006学年第一学期2004级《计算机组成原理》
期末考试试题 A 卷
(参考答案)
一、运算器方法与运算器分析题（共20分）
解：定点补码加法运算中产生溢出的条件是两个相同的数相加超过了定点数的表示范围。

溢出判断方法有以下三种：
方法一
设x 的符号为x f ，y 的符号为y f ，运算结果的符号为S f 。

溢出逻辑表达式：s y x s y x f
f f f f f V +=，若V ＝0无溢出；V ＝1有溢出。

方法二
若最高数值位向符号位的进位值C 与符号位产生的进位输出值S 相同时，则没有溢出发生；如果两个进位值不同，则有溢出发生。

溢出表达式： V ＝S ⊕C 。

方法三：
设左边第一位为第一符号位S f1，相邻的为第二符号位S f2。

则：00表示正号、01表示产生正向溢出、11表示负号、10表示产生了负向溢出。

溢出逻辑表达式：V ＝S f1⊕S f2，若V ＝0无溢出；V ＝1有溢出。

如果是浮点加减运算，产生溢出的条件是阶码超过了它的表示范围。

二、存储结构分析与设计题（共20分）
解：(1) ROM 区选1片4k ×8位的芯片；
RAM 区选2片2k ×4位的芯片(位扩展)和2片1k ×4位的芯片(位扩展)；
存储器地址分布图如下(按字节编址)： 0000H ROM 地址分析如下：
0FFFH 4K 0000 0 0 00 0000 0000
1000H RAM1 0000 1 1 11 1111 1111 ROM
17FFH 2K 0001 0 0 00 0000 0000
1800H RAM2 0001 0 1 11 1111 1111 RAM1
1BFFH 1K 0001 1 0 00 0000 0000
0001 1 0 11 1111 1111 RAM2
以内部地址少的为主，地址译码方案：用A 12A 11 A 10作译码器输入，则Y 0 、Y 1、Y 2和Y 3选ROM ，Y 4 和Y 5选RAM1，Y 6选RAM2，扩展图与连接图如图所示。

三、存储系统分析题（共15分）
解：全相联映像，0没命中，8没命中，0命中，6没命中，8命中，命中率=3/5。

对2－way组相联映像，Cache的4个Block分成2组。

由于0、6、8都是映射到第一组(组号为0)。

0没命中，8没命中，0命中，6没命中(8调出)，8没命中，缺失的次数是第1、2、4、5次。

命中率=1/5。

对于直接相联映像，
0，6，8对应的映射到Cache的第0，2，0块。

0没命中，8没命中，0没命中，6没命中，8没命中，命中率=0。

四、指令系统分析与设计题（共15分）
解：(1)采用固定长度编码方式，其操作码的编码长度为6位，即从而000000到110001
(2)采用不等长编码方式时，常用的10条指令用4位编码表示，即0000到1001，其余用7位编码表示1010000到1110111。

操作码平均长度：4×90％＋7×10％=4.3。

(3)原指令系统保持不变，即指令系统采用固定长度编码共需要6位，从而000000到110001。

新增指令部分采用8位编码，即便11001000到11111001，操作码的平均长度：6×0.5＋8×0.5=7位。

五、控制器分析题（共15分）
解：（1）转移指令(JSR)的取指微操作序列如下：
PC→B，F=B，F→MAR
M→MDR
MDR→B，F=B，F→IR；至此完成取指；
PC→B，F=B＋1，F→PC；完成PC＋1：
PC→B，F=B，F→MAR：
M→MDR；取转移地址；
MDR→B，F=B，F→PC；转移地址送PC，完成操作。

以上序列中，M为存储器。

六、IO系统分析题（共15分）
解：(1)没有软件进行干预时，实际响应顺序为： ①→②→③。

在执行主程序时，出现中断请求①，于是进入中断处理程序①；
在执行中断处理程序①时，出现中断请求②，但①的级别最高②，所以②必须等①处理完。

①处理完后，回到主程序，响应②的请求，进入中断处理程序②；
在执行中断处理程序②时，出现中断请求③，但②的级别最高③，所以③必须等②处理完。

②处理完后，回到主程序，响应③的请求，进入中断处理程序③；
在执行中断处理程序③时，出现中断请求②，且②的级别最高③，所以中断处理程序③被打断，进入中断处理程序②。

在执行中断处理程序②时，出现中断请求①，且①的级别最高②，所以中断处理程序②被打断，进入中断处理程序①。

①处理完后，回到中断处理程序②；
②处理完后，回到中断处理程序③；
③处理完后，回到主程序；
5次中断处理完毕。

中断程序完成的次序如图所示。

③
②
①
主程序
0 1T 2T 3T 4T 5T
① ② ③ ② ①
(2)由于进行了软件干预，实际响应时发生了变化。

在执行主程序时，出现中断请求①，于是进入中断处理程序①；
在执行中断处理程序①时，出现中断请求②，但①的级别最高②，所以②必须等①处理完。

①处理完后，回到主程序，响应②的请求，进入中断处理程序②；
在执行中断处理程序②时，出现中断请求③，但②的级别最高③，所以③必须等②处理完。

②处理完后，回到主程序，响应③的请求，进入中断处理程序③；
在执行中断处理程序③时，出现中断请求②，虽然②的级别最高③，但软件干预屏蔽了二级中断，所以中断处理程序③继续执行，但当执行到3T时，中断处理程序③处理完后，回到主程序；
在3T时出现了中断请求①，且①的级别最高②，于是进入中断处理程序①，①处理完后，回
到主程序；
从主程序再响应②的请求，进入中断处理程序②，处理完后，回到主程序；
5次中断处理完毕。

中断程序完成的次序如图所示。

③
②
①
主程序
0 1T 2T 3T 4T 5T
① ② ③ ② ①。