数字Costas环在FPGA中的实现

合集下载

数字Costas环在FPGA中的实现

数字Costas环在FPGA中的实现摘要：Costas环是一种闭环自动调整系统,常用于抑制载波的相位调制系统中提取参考载波信号。

文中介绍了Costas环的基本原理, 提出了一种用CIC滤波器代替环路滤波器的方法,并根据该原理用matlab的simulink工具箱对costas环进行了建模和仿真,最后在Quartus Ⅱ+ ModelSim环境中用Verilog语言实现了该算法，并下载到软件无线电硬件电路中验证了该算法的正确性.仿真和实验结果表明,该Costas环路具有十分优良的性能。

关键词：Costas环；VCO压控振荡器；CIC滤波器中图分类号：文献标识码：文章编号：Implementation of Digital Costas Loop on FPGA PlatformFENG Xiao-yu，YAN Wen-fei，LIU Bi-gangAbstract：Costas loop is a closed self-adjusting system, usually used to extract reference carrier in suppressed carrier phasemodulated systems.In this paper, The basic principle is introduced,Presents a CIC filter to replace the loop filter ,and base on this principle,the Costas loop is modeled and simulated by the simulink toolbox of matlab,Finally, in Quartus Ⅱ+ ModelSim environment, using Verilog language to implement the algorithm, and downloaded to the software radio hardware circuits to validate the correctness of the algorithm.Simulation and experimental results show that high performance can be achieved using this kind of all-digita Costas loop.Key words：Costas loop；VCO；CIC filter引言在利用相干解调的数字通信系统中，载波同步是正确解调的前提，也是实际通信中的一项关键技术[1-2]，没有载波同步就不可能正确的恢复出数字信号。

基于FPGA的数字Costas锁相环路的设计

基于FPGA的数字Costas锁相环路的设计
刘殿敏;李科杰
【期刊名称】《小型微型计算机系统》
【年(卷),期】2005(026)005
【摘要】介绍了应用EDA技术设计嵌入式全数字Costas锁相环路的方法.建立了连续域环路线性模型,给出环路方程,并利用连续域和离散的变换关系,即Laplace变换和Z变换的关系,由连续域环路的线性相位模型推导出了离散域环路的线性相位模型,由此来讨论二阶Costas环路在离散域实现方法,讨论了离散域中环路滤波器的传递函数及实现,讨论了DCO的离散设计方法及实现,并采用从逻辑电路的顶层到底层以及模块化的设计思想,用VHDL编程语言,通过逻辑综合和仿真,可编程逻辑器件FPGA予以实现.
【总页数】4页(P877-880)
【作者】刘殿敏;李科杰
【作者单位】北京理工大学,机电工程学院,北京,100081;北京理工大学,机电工程学院,北京,100081
【正文语种】中文
【中图分类】TP303
【相关文献】
1.基于FPGA的数字Costas环的设计与实现 [J], 吴仁彪;汪万维;胡铁乔;钟伦珑
2.基于FPGA的全数字Costas环的设计与实现 [J], 林海都;高强
3.基于FPGA的全数字锁相环路的设计 [J], 单长虹;孟宪元
4.基于FPGA的全数字Costas锁相环的设计仿真 [J], 刘浩
5.一种基于FPGA的改进型数字Costas环的设计 [J], 张鹏;周旭广;路正高;杨志强因版权原因，仅展示原文概要，查看原文内容请购买。

costas环法bpsk信号解调的研究与实现

costas环法bpsk信号解调的研究与实现
Costas环是一种常用于解调二进制相移键控（BPSK）信号的数字环，它可以通过对输入信号进行频率差分来实现信号解调。

在环法BSPK信号解调中，Costas环被广泛应用，可以实现高效的信号解调和数据恢复。

以下是一些实现Costas环法BSPK信号解调的步骤：
1. 采样：将接收到的模拟信号采样成数字信号，通常使用模数转换器（ADC）进行采样。

2. 滤波：对数字信号进行滤波，以去除噪声和干扰。

3. BPSK解调：使用BSPK解调器对数字信号进行解调，通常采用限幅器和比较器等电路实现。

4. 频率差分：将解调后的BSPK信号进行频率差分，这可以通过运算放大器和相位锁定环等电路实现。

5. Costas环解调：将频率差分后的信号输入Costas环，通过环内反馈和控制，使环的输出频率与输入信号频率保持同步，实现信号解调。

6. 数据解码：将解调后的信号进行解码，还原出原始的二进制数据。

基于FPGA的Costas环设计

ａｒｅｄｅｓｉｇｎｅｄｂａｓｅｄｏｎＦＰＧＡ，ａｎｄｔｈｅｐａｒａｍｅｔｅｒｓａｒｅｄｅｒｉｖｅｄａｃｃｕｒａｔｅｌｙ．Ｆｉｎａｌｌｙ，ｃｏｍｂｉｎｅｄｗｉｔｈａｎａｃｕａｔｌｃａｓｅ，ｔｈｅｓｉｍｕｌａｔｉｏｎｉｓｃｏｎｄｕｃｔｅｄ．ＴｈｅｓｉｍｕｌａｔｉｏｎｒｅｓｕｌｔｓｓｈｏｗｔｈａｔｔｈｅｄｅｓｉｇｎｅｄＣｏｓｔａｓｌｏｏｐｈａｓｔｈｅａｄｖａｎｔａｇｅｏｆｈｉｇｈｔｒａｃｋｉｎｇｓｐｅｅｄａｎｄｓｍａｌｌ￣ｅｑｕｅｎｃｙｅｒｒｏｒ，ａｎｄｃａｎｍｅｅｔｔｈｅａｃｔｕａｌｄｅｍａｎｄ．
块，并对设计所需的参数进行了细致的推导，最后，结合一个实际工程给出了仿真结果，仿真结果证明本文设计的Ｃｏｓｔａｓ环跟踪速度快、频率误差小，能够满足实际需求。
关键词：载波同步；Ｃｏｓｔａｓ环；环路滤波
中图分类号：ＴＮ９６７文献标识码：Ａ文章编号：１６７４．７９７６一（２０１５）０３ — ２９４ — ０４
Ｋｅｙｗｏｒｄｓ：ＣａｒｒｉｅｒＳｙｎｃｈｒｏｎｉｚａｔｉｏｎ；ＣｏｓｔａｓＬｏｏｐ；ＬｏｏｐＦｉｌｔｅｒｉ实现频率与相位同步的提

基于FPGA的数字式GPS接收机载波环设计与实现

基于FPGA的数字式GPS接收机载波环设计与实现张博;张斌【摘要】同步系统工作的好坏，在很大程度上决定了通信系统的质量。

GPS接收机将天线接收到的卫星信号经射频前端处理后变成了数字中频信号，接收机对GPS卫星的信号处理过程，可依次分为捕获、跟踪、位同步和帧同步4个阶段。

针对GPS信号的BPSK调制和强度微弱等特点，模拟 GPS接收机基带数字信号处理过程，首先介绍了科斯塔斯（Costas）接收机的工作原理，分析研究了基于现场可编程门阵列（ field-programmable gate array ， FPGA）的软件无线电载波同步技术的实现方法，并采用Costas环实现了载波同步，性能测试验证了设计的正确性和可行性。

%The quality of communication systems can be largely determined by the synchronization technology used in the systemdesign .GPS receiver transforms a satellite signal received by an antenna into a digital medium-fre-quency signal by processing at the radiation frequency front end .The processing of the receiver for the signal of GPS satellite can be divided into four steps in order:capturing, tracking, bit synchronization and frame synchronization . Aiming at such characteristics as BPSK modulation and weak strength of GPS signal , this paper simulates the process of GPS receiver for processing digital signals of baseband .First, the working principle of Costas receiver is introduced , the realization method for FPGA-based software radio carrier synchronization technology is analyzed and researched .In addition , Costas loop is used to realize carrier synchronization .The performance testing demonstrated the accuracy and feasibility of design .【期刊名称】《应用科技》【年(卷),期】2015(000)002【总页数】5页(P29-32,38)【关键词】载波同步;伪随机码;Costas环;现场可编程门阵列【作者】张博;张斌【作者单位】空军工程大学信息与导航学院，陕西西安710077;空军工程大学信息与导航学院，陕西西安710077【正文语种】中文【中图分类】P228.42接收机对GPS卫星的信号处理过程，可以依次分为捕获、跟踪、位同步和帧同步4个阶段。

基于FPGA 的全数字锁相环的设计与实现

锁相技术题目名称：基于FPGA的全数字锁相环的设计与实现院系名称：电子信息学院班级：信息学号：学生姓名：指导教师：2011年5月基于FPGA 的全数字锁相环的设计与实现Abstract: A novel design and implementation approach to a high-order all DPLL has been proposed in this paper. In this DPLL a Proportion-Integral (PI) control algorithm based block was substituted for some conventional digital filter based ones. And it is characteristic of its simple structure, flexible control method, high phase tracking precision, excellent loop performance and easy system integration, etc. At first the system structure and principles of the high-order all DPLL are introduced, then relevant theoretic computation and computer simulation are implemented. At last its FPGA based prototype is developed by using EDA technology. It makes sure from the simulation and experiment results that the design method is correct.Key words: all digital phase-locked loop (all DPLL); proportion-integral (PI) control; EDA; computer aided simulation.1 引言锁相环在通信、雷达、测量和自动化控制等领域应用极为广泛，已经成为各种电子设备中必不可少的基本部件。

一种改进的载波同步Costas环路设计及实现

微处理机M I CROPROCE SSORS一种改进的载波同步Costas环路设计及实现张安安,张长隆,韩方景,韩方剑(国防科学技术大学电子科学与工程学院,长沙410073)摘要:提出了一种基于Costas环(科思塔斯环)载波同步的改进环路,它具有可变环路增益和可变环路带宽。

与传统的Costas环相比,改进环路增加了频差估计、增益控制和环路锁定检测三个辅助电路。

该方法能较好地处理环路带宽、稳态相位误差与环路增益之间的关系,在FPGA上已成功实现。

关键词:Costas环;改进环路;载波同步;FPGA实现中图分类号:TN911.8文献标识码:A文章编号:1002-2279(2007)03-0108-03I m prove ment on Carri e r Synchroni z er Loop Based on Cost as Loopand It s I m pl e mentati o nZ HANG A n-an,ZHANG Chang-l o ng,HAN Fang-ji n g,HAN Fang-jan (Co llege of E lectronic Science and Eng i neering,N ational Un i v.of D efense T echno logy,Chang sha410073,China) Abst ract:I n th is paper,a ne w carrier synchron izer l o op w ith variable loop ga i n and l o op bandw i d th has been discussed.Co m pared w ith the traditional l o op,three accessional c ircuits are e mp l o yed: frequency o ffset esti m ate circui,t ga i n contro l c ircu it and l o op status detector circui.t The relationsh i p a m ong loop bandw i d th,steady-state jitter and l o op gai n can be w ell-handed.The ne w loop has been i m ple m entedon FPGA.K ey w ords:C ostas loop;I m prove m en;t C arrier Synchronizer;FPGA I mp le m entati o n1引言对数字调制信号进行相干接收时,要求接收机的本地载波与发射机的载波保持同步。

基于FPGA的全数字Costas锁相环的设计仿真

2017年第1期信息通信2017(总第 169 期）I N F O R M A T I O N&C O M M U N I C A T I O N S(Sum.No 169)基于FPGA的全数字Costas锁相环的设计仿真刘浩(长春理工大学电子信息工程学院，吉林长春130022)摘要:文章主要是对XUinx公司FPGA开发工具System Generator进行了介绍，并且对全数字Costas锁相环的设计进行了相应的设计。

在介绍的过程中，首先对Costas环的工作原理进行了阐述，利用离散域变换对CORDIC算法对DDS进行设计和实现，同时，对Costas数字环路滤波器进行设计，最后利用FPGA实现了设计，并且将其进行了全面分析。

关键词:Costas锁相环;FPGA;CORDIC;DDS中图分类号:TN943 文献标识码:A文章编号:1673-1131(2017)01-0080-02Costas锁相环凭借其优异的载波跟踪性能，大量用在数字通讯、无线电子和电力自动化等多个领域，且发挥了较好的效益。

因此，基于SOC的全数字Costas锁相环随之出现。

笔者首先从基本原理对全数字Costas锁相环的设计进行论述。

继而借助分析CORDIC算法达到关键模块DDS和环路滤波器 LF，并用Xilinx的FPGA工具进行电路设计，最后对全数字 Costas锁相环的性能进行分析测试。

1论述Costas环的工作原理传统模拟Costas锁相环一般主要是由VCO、LPF、P D以及L F组成。

全数字Costas环以数字的形式做到以上模块，尤其是用NCO或是DDS实现VCO功能。

全数字Costas环的原理见下图1所示。

图1全数字Costas环原理图每当环路失锁的时候，数字鉴相器会对输入与输出信号二者间的相位差异进行比较，同时出现数字环路滤波器计数方向的控制信号。

该滤波器按照计数方向的控制信号对计数值予以调整，同时控制信号为高予以减计数，当计数值为0的时候,对借位脉冲信号进行输出；为低进行加计数，当计数值为预设值的时候，对进位脉冲信号进行输出;数控振荡器会按照进位脉冲以及借位脉冲的信号在电路输出信号的时候对脉冲进行增加与扣除，从而调整所输出信号的频率。

基于FPGA的数字Costas环的设计与实现

基于FPGA的数字Costas环的设计与实现吴仁彪;汪万维;胡铁乔;钟伦珑【摘要】通过对数字Costas环路原理的分析,提出了新的环路鉴相方式,且环路参数可根据锁定情况及时修改,确保锁相环路稳定工作.详细阐述了环路各部件的参数及电路设计.ChipScope Pro实时观测FPGA内部信号和Matlab仿真结果表明,该Costas环路具有十分优良的性能.【期刊名称】《中国民航大学学报》【年(卷),期】2010(028)002【总页数】4页(P35-38)【关键词】Costas环;鉴相环;FPGA【作者】吴仁彪;汪万维;胡铁乔;钟伦珑【作者单位】中国民航大学天津市智能信号与图像处理重点实验室,天津,300300;中国民航大学天津市智能信号与图像处理重点实验室,天津,300300;中国民航大学天津市智能信号与图像处理重点实验室,天津,300300;中国民航大学天津市智能信号与图像处理重点实验室,天津,300300【正文语种】中文【中图分类】TN911.7扩频通信系统大多采用数字调制技术，其属于载波抑制系统。

所谓载波抑制系统是指没有连续波环可跟踪残留载波分量的系统。

对抑制载波信号进行跟踪通常需要采用一些特殊的锁相环路，常见的有平方环、同向-正交环（Costas环）、判决反馈环和通用载波恢复环等。

Riter已经证明[1]，跟踪低信噪比的抑制载波信号的最佳装置是Costas环和平方环，Holmes，J.K已经证明这两种环路是等效的[2]，即有着相同的随机微积分方程。

由于平方环自身的特点，载波提取需要在高频带上进行处理，这样势必会给环路的电路制作和调试带来一定的麻烦。

故对于扩频通信系统中的BPSK调制信号来说，一般均采用Costas环进行载波跟踪。

由于笔者所从事的工程项目中接收的信号正好是BPSK调制信号，故采用之。

1 Costas环的基本原理Costas环主要由NCO（数控振荡器）、LPF（低通滤波器）、PD（鉴相器）及环路滤波器（LF）组成。

COSTAS环的仿真与实现

COSTAS环的仿真与实现COSTAS环是用于相位同步的一种回路结构，广泛应用于通信领域中数字调制解调器和同步系统中。

它的作用是通过自动调整本地振荡器（Local Oscillator, LO）的相位，使之与接收信号的相位保持一致，实现相位同步。

COSTAS环的工作原理如下：首先，接收到的信号经过低通滤波器进行滤波处理，去除高频噪声和干扰。

然后，信号经过一个解调器，提取出载波信号和基带信号。

接着，载波信号和本地振荡器的信号进入COSTAS 环结构。

在环的进制环节中，它通过生成一组正弦和余弦信号，并对信号进行调频，使调频后的信号与输入信号的频率保持一致。

最后，调频后的信号与输入信号进行乘法运算并经过滤波器得到输出信号。

COSTAS环的仿真和实现可以通过MATLAB等软件工具来完成。

仿真过程中，可以用相关指标来评估COSTAS环的性能，如相位误差、频率误差等。

通过调整各个环节的参数，可以优化COSTAS环的性能，提高相位同步的准确性和稳定性。

在实际实现中，可以使用数字信号处理器（Digital Signal Processor, DSP）来完成COSTAS环的实现。

首先，将接收到的信号输入到DSP中，通过DSP的高速计算能力对信号进行处理和解调。

然后，通过DSP内部的数字控制器来实现COSTAS环的各个环节，并通过数字控制器对参数进行调整。

最后，将处理后的信号输出到外部设备，如显示器或扬声器。

COSTAS环的仿真和实现有助于了解其工作原理和性能，以及在实际应用中如何进行参数调整和优化。

通过仿真和实现，可以更好地理解COSTAS环在相位同步中的作用，并找到适合的参数配置，以实现更好的性能和效果。

总而言之，COSTAS环的仿真和实现是一个重要的研究方向，在通信领域中有广泛的应用和研究价值。

通过深入了解COSTAS环的工作原理和性能，可以为相位同步领域的研究和应用提供更多的思路和方法。

基于FPGA硬件实现数字Costas环的设计

基于FPGA硬件实现数字Costas环的设计扩频通信系统是将基带信号的频谱扩展到很宽的频带上，然后进行传输，通过增大频带宽度来提高信噪比的一种系统。

由于扩频系统具有抗干扰能力强、保密性高、截获概率低、多址复用和任意选址等优点，在移动通信等诸多领域越来越受到重视。

在扩频通信系统中，载波同步是扩频接收机正常解调的前提，是扩频通信中的一项关键性技术。

常用的载波同步技术有平方环、Costas环和通用载波恢复环等。

其中Costas环是跟踪低信噪比的抑制载波信号的最佳装置，也是现实中应用最多的一种。

过去扩频信号载波同步常采用模拟Costas环，但是模拟环常存在I，Q通道间幅相不平衡、必须初始校准等问题。

采用全数字实现的环路能够有效地避免这些问题。

本文介绍一种全数字Costas环，他能够很好地完成由BPSK调制的扩频信号的载波同步和跟踪，从而完成对调制信息的解扩解调。

该电路具有可靠性高、体积小、功耗低、调试方便等优点。

通过编程、综合和仿真，最后在FPGA上硬件实现本模块。

测试结果表明，本模块的各项指标均达到设计要求。

2数字Costas环的基本原理Costas环主要由数字下变频器、解扩单元、积分-清零器（I-D）、数字鉴相器、数字环路滤波器（LPF）以及数字控制振荡器（DDS）等模块组成。

当输入信号中扩频码（PN码）和来自码同步环的扩频码精确同步的情况下，输入信号通过解扩单元就可以去除扩频码，解扩后I，Q两路输出分别为：当输入信号中扩频码（PN码）和来自码同步环的扩频码精确同步的情况下，输入信号通过解扩单元就可以去除扩频码，解扩后I，Q两路输出分别为：最后通过低通滤波器滤去二倍频，最终I，Q两路输出分别为：可见，两路乘法器的输出均包含有调制信号，两者相乘可消除调制信号的影响，再经环路滤波器滤波后可得DDS控制电压：由于DDS的控制电压已经去除了基带信号的成分，只受到相位误差φ的控制（k为常数），所以可以对DDS进行准确的调整，实现对载波的精确同步和跟踪。

基于FPGA的Costas环法BPSK信号解调的设计及实现

ＷＡＮＧＧｕｏ — ｑｉａｎｇ，ＣＡＯＬｉａｎｇ，ＺＨＡＮＧＦｅｎｇ — ｈｕａｎ
（ＳｃｈｏｏｌｏｆＥｌｅｃｔｒｏｎｉｃＥｎｇｉｎｅｅｒｉｎｇ。ＨｅｉｌｏｎｇｊｉａｎｇＵｎｉｖｅｒｓｉｔｙ，Ｈａｒｂｉｎ１５００８０，Ｃｈｉｎａ）
ａｒｃｔａｎｇｅｎｔａｌｇｏｒｉｔｈｍｈａｓｂｅｅｎｕｓｅｄｔｏｄｅｔｅｃｔｐｈａｓｅｅｒｒｏｒｔｏｉｍｐｒｏｖｅｔｈｅｓｔａｂｉｌｉｔｙｏｆＣｏｓｔａｓｌｏｏｐ．Ｍａｔｌａｂ
ＧＡ上硬件实现。
ＦＰＧＡ关键词：ＢＰＳＫ；解调；Ｃｏｓｔａｓ环；ｍａｔｌａｂ仿真；
中图分类号：ＴＮ９１１．８
文献标志码：Ａ
文章编号：２０９５ — ００８Ｘ（２０１３）０３ — ００７６ — ０６
ＡｂｓｔＩ．ａｃｔ：ＢＰＳＫｍｏｄｕｌａｔｉｏｎｉｓｔｈｅｍｏｓｔｂａｓｉｃａｎｄｗｉｄｅｌｙ－ｕｓｅｄｍｏｄｕｌａｔｉｏｎｉｎｓｏｆｔｗａｒｅｄｅｆｉｎｅｄｒａｄｉｏｓｖｓｔｅｍ．ＴｈｉｓａｒｔｉｃｌｅｗｏｒｋｓｏｖｅｒｔｈｅｓｔｒｕｃｔｕｒｅａｎｄｃａｐａｂｉｌｉｔｙｏｆＣｏｓｔａｓｌｏｏｐ，ａｎｄｓｔｕｄｉｅｓＢＰＳＫ

基于变步长LMS算法的Costas环在FPGA上的实现

基于变步长LMS算法的Costas环在FPGA上的实现马丛珊;高俊;娄景艺【摘要】为了满足现代通信环境对短波接收机越来越高的要求，基于传统的科斯塔斯（Costas）环，设计了一种基于变步长LMS算法的科斯塔斯（Costas）环，并将这种科斯塔斯（Costas）环通过FPGA进行实现，以完成载波同步。

通过调用Altera公司提供的IP核来进行系统设计，不仅使系统变得更加灵活，而且提高了系统的运算速度。

最后，通过搭建DSP+FPGA平台，完成了整个接收机的设计。

将QPSK信号输入系统，提取出基带信号，验证了系统的可靠性，证明其满足了对接收机的设计要求。

%To satisfy the increasingly high requirement of modern communication environment for short-wave receiver, the Costas loop based on avariable-step LMS algorithm is designed, and implemented via the FPGA platform. And with IP core from Altera , the designed system could make the system more flexible while improving the operation speed. Finally, by building up the DSP+FPGA platform the design of the whole receiver is completed. With QPSK signal input to the system and by extracting the baseband signal, the reliability of the system is verified. All this indicates the satisfaction of requirement for receiver design.【期刊名称】《通信技术》【年(卷),期】2016(049)009【总页数】6页(P1244-1249)【关键词】LMS算法;变步长;斯塔斯(Costas)环;FPGA【作者】马丛珊;高俊;娄景艺【作者单位】海军工程大学电子工程学院，湖北武汉430033;海军工程大学电子工程学院，湖北武汉430033;海军工程大学电子工程学院，湖北武汉430033【正文语种】中文【中图分类】TN911日益复杂的短波通信环境和高速发展的数字信号处理技术，对现代的短波接收机设计提出了越来越高的要求。

在FPGA中用costas环实现载波同步和数字下变频

用特殊的锁相环．即抑制载波跟
踪环以实现载波同步同相正交
环（ＣｔＳ环）可很好的满足这即ＯＳＯ即
一
高的处理速度，极强的灵活性．丰
富的资源．成为数字通信系统中流行的实现方案。尤其在数字系统算法实现之前的数字预处理设计中．ＦＧＡ更是工程师们的首选。Ｐ
要求。而且．ｃｓａｏｔｓ环在实现载波
信号转换成为低码流的基带信号同时．在数字移动通信．卫星
跟踪的同时．将接收并数字化以后信号的频谱稳定地搬移到了基带．即实现了数字下变频。目前．
中图分类号：Ｎ９３Ｔ２
一
文献标识码：Ｂ
文章编号：６３１３（０６０ —０１０１７－１２０）２０２。４１
良好的性能大大提高了接收机的
可靠性。
、
引言
将产生一定的频移和相移。为了准确的将接收信号解调到基带，我们必须采用自适应的锁相环跟
摘要：研究了数字ｃｓａ环的基本原理及其实现技术。数字ｃｓａｏｔｓｏｔｓ环能够很好的实现数字载波同

在FPGA中用costas环实现载波同步和数字下变频

在FPGA中用costas环实现载波同步和数字下变频
李波;李玉柏;彭启琮
【期刊名称】《信息通信》
【年(卷),期】2006(19)2
【摘要】研究了数字costas环的基本原理及其实现技术.数字costas环能够很好的实现数字载波同步和数字下变频.首先从理论上对数字costas环进行了分析,然后介绍了在Xilinx的FPGA芯片XC2V500完成的硬件实现,它有效的完成中频70M,码流10Mbps的QPSK信号的载波同步和数字下变频.
【总页数】5页(P21-25)
【作者】李波;李玉柏;彭启琮
【作者单位】电子科技大学通信与信息工程学院140教研室,四川·成都,610054;电子科技大学通信与信息工程学院140教研室,四川·成都,610054;电子科技大学通信与信息工程学院140教研室,四川·成都,610054
【正文语种】中文
【中图分类】TN923
【相关文献】
1.Costas环载波同步的FPGA实现 [J], 陈尚;田克纯
2.一种用于实现载波同步的改进COSTAS环研究 [J], 刘志;吴利民;邹晓清;衣向举
3.在FPGA中用costas环实现载波同步和数字下变频 [J], 李波;李玉柏;彭启琮
4.基于变步长LMS算法的Costas环在FPGA上的实现 [J], 马丛珊;高俊;娄景艺
5.基于改进Costas环的高精度数字BDPSK通信系统的FPGA实现 [J], 邢方诚;王素珍;王涛;宗卫华
因版权原因，仅展示原文概要，查看原文内容请购买。

基于FPGA的数字Costas环的设计与实现

Ｋｅｒｓ：Ｃｓａｏｐ；ｐａｅｄｔｃｅｏｐ；ＦＧ（ｅｄｐｏｒｍｍａｌａｅａｒｙｙｗｏｄｏｔｓｌｏｈｓ－ｅｅｔｄｌｏＰＡｆｌｒｇａｉｂｅｇｔｒａ）
扩频通信系统大多采用数字调制技术，其属于载波抑制系统。所谓载波抑制系统是指没有连续波环可跟踪残留载波分量的系统。对抑制载波信号进行跟航大学学报
ＪＯＵＲＮＡＬＯＦＣＩＬＶＩＡＶＩＡＴＩＯＮＵＮＩＶＥＲＳＴＯＦＣＨＩＩＹＮＡ
Ｖｏ．８１Ｎｏ２２．
Ａｐｉ２１ｒｌ００
２１００年４月
基于ＦＧＡ的数字Ｃｓｓ的设计与实现Ｐｏｔ环ａ
关键词：Ｃｓａｏｔｓ环；鉴相环；ＰＦＧＡ
中图分类号：Ｎ１．Ｔ９１７
文献标识码：Ａ
文章编号：１７ — ５０２１）２０３ — ４６４５９（０００ — ０５０
ＤｅｉｎｎＩｐｌｍｅｔｔｏｆＣｏｔｓＬｏｐＢａｅｏｓｇａｄｍｅｎａｉｎｏｓａｏｓｄｎＦＰＧＡ
吴仁彪，汪万维，胡铁乔，钟伦珑
（中国民航大学天津市智能信号与图像处理重点实验室，天津３００）０３０
摘
要：过对数字Ｃｓｓ路原理的分析，出了新的环路鉴相方式，环路参数可根据锁定情况及时修改，通ｏｔ环ａ提且确保锁相环路稳定工作。细阐述了环路各部件的参数及电路设计。ｈｐｃｐｒ详ＣｉＳｏｅＰｏ实时观测ＦＧ内部信号ＰＡ和Ｍａａｔｂ仿真结果表明．Ｃｓｓｌ该ｏｔ环路具有十分优良的性能。ａ

全数字Costas环在FPGA上的设计与实现

因此, 数字 Costas环的传递函数为: H (z) = ! K dF ( z )N ( z) o (z) = ! ( z) 1 + K dF ( z)N ( z) i
式中: 环路增益 K d = 2 K pK 0 。同时, 误差传递函数为 : ! e (z) 1 H e (z) = = ( 5) ! 1 + K dF ( z )N ( z) i(z) 对于用于载波跟踪的 Costas环 , 根据终值定理有:
R SNR, L = R SN R,
i
# 通信技术 #
电子工程师
2006 年 1 月
式中: R SNR, L为环路信噪比; B i 为输入带宽。计算可得 B L 为 9. 5 k H z, 为留一定余量 , 取 8 kH z。再由公式
[ 4]
部件的截位情况进行了详细说明, 具体实现时的另一个难点在于合理设计各部件的时钟系统 , 即各部件实现的时序关系。图 5为环路系统的时钟时序图。其中 clkmu lt为下变频乘法器驱动时钟 , c lk lf为环路滤波器累加时钟, c lk256k 为 DDS频率字写时钟及驱动时钟。
图 2 数字 Costas环的等效数字锁相环模型
- 82 , 9 , 267 , 511 , 511 , 267 , 9 , - 82 , - 41 , 9 , 16 , 5 ,共 16 级抽头 , 保留所有有效位, 则滤波器输出位数 bLPF 为 37 位。由 IP 核的生成界面中知, LPF 的运算时延为 ( 4) 3 1 个处理时钟周期。F I R 处理时钟 f proces s 频率取 64 MH z。数据有效时钟信号为 ND。 2 . 3 PD 设计数字 PD 设计非常简单, 只需取同相支路的符号位作为过零检测脉冲 , 并与正交支路进行异或运算即可。其鉴相增益为中频信号幅度, 原理框图见图 3 。

直扩导航系统中数字科思塔斯环的FPGA设计与实现

区问内，适合使用锁频环，只采用科斯塔斯环完成不故
载波频率和相位的跟踪。
环路原理
科思塔斯载波跟踪环由载波鉴相器、载波环路滤波器和载波ＮＣＯ组成。其结构原理图如图１示。所
度。常规接收机中载波跟踪是在数字延迟锁定环对伪
码相关解扩的基础上，过科斯塔斯环（Ｌ的一种）通ＰＬ重
》》潮｛桐懋塔贼环镯艨理
构载波相位解调ＢＳＰＫ数据实现的。当多普勒频移高于４０Ｈ，－４ｋｚ多普勒频率一次变化率为４Ｈ／二次变ｋｚｓ，
＝
度相同，次得到的相关采样值将位于不同的数据位每
｛［，ｃ２＋，，ｃ）。＋）。（ｓｆ）］ｓ］［一｝
■
— —
田由
；奖挂
々ｎｎＲ７一ｒ１ｒｒｎ０ｍ
经过低通滤波器之后，二倍频项被滤波器滤除，只字长取为３２位，累加时钟为６ＭＨ，要求输出频率为０ｚ有低频分量。５ＭＨ，以得到频率控制字为：０ｚ可
（）（１ｉｆ（・ｃｌｆ（ｌｆ（，Ｉｎ＋ｖｏ‰＋，）ｆ），【）ｏｓ）：・＝ｓ】
＝
｛ｆｓ２Ｈ（］ｓ）ｉ％）｝ｉ（＋［ｒｎ】ｎ＋

一种基于FPGA的改进型数字Costas环的设计

０引言
１数字Ｃｏｓｔａｓ环原理及其仿真
在通信、雷达、测控、导航等领域，为实现接收信号的相干解调，必须得到与发送端同步的载波，因而普遍存在载波恢复的问题。Ｃｏｓｔａｓ在１９５６年首先提出采用同相一正交环，即Ｃｏｓｔａｓ环来恢复载波信号之后，Ｒｉｔｅｒ证明了跟踪低信噪比的抑制载波信号的最佳装置是Ｃｏｓｔａｓ环和平方环『１］。长期以来，许多学者对Ｃｏｓｔａｓ环尤其是数字Ｃｏｓｔａｓ环进行了一系列的研究和设计，张安安等根据Ｃｏｓｔａｓ环的结构，在ＦＰＧＡ芯片中完成了硬件实现，刘殿敏等也对基于ＦＰＧＡ的Ｃｏｓｔａｓ环的各部分组成做了详细说明［５／。然而，在接收端，恢复出的载波频差或者相差将会对信号解调的准确度带来严重的影响，特别是在有大范围载波频率偏差的数据传输系统中，更需要在环路中增加相应的辅助捕获装置，以扩展捕获带宽。目前，辅助捕获频率的方式有两种：一种是通过锁频环，将频率牵引至锁相环的捕获带宽内；另一种是通过ＦＦｒ估计频率，并导入锁相环完成捕获。在实际环境中，接收信号信噪比较低，ＦＦＴｒ本身是频率的最大似然估计的离散实现形式，具有最佳的抗噪性能［３１。鉴于此，李清泉等对传统锁相环与ＦＦＴ相结合的载波同步方法进行了研究嘲，李湘鲁也提出了基于ＦＰＧＡ的ＦＦＩ ’ 频偏估计与通用载波锁相环的多调制体制通用载波同步方案同。以上著述都在基于ＦＰＧＡ的基础上，对ＦＦ］ｒ频率估计及数字Ｃｏｓｔａｓ环的实现进行了详细说明，但都未曾尝试将ＦＦＴｒ辅助捕获频率与数字Ｃｏｓｔａｓ环结合起来在ＦＰＧＡ上实现，本文就是在ＦＰＧＡ软件层面将Ｃｏｓｔａｓ环与ＦＦＴ频率估计结合起来进行了改进设计，特别是对关键的软件设计部分进行了说明。