第五章 中央处理器
合集下载
第五章 中央处理器
°
(4)把一个字写入内存
M[R[R2]] R[R1]
将寄存器R1的内容写入寄存器R2所指的主存单元 控制信号为： R1out，MDRin R2out，MARin， Write, WMFC
5. 三总线数据通路
°单总线中一个时钟内只允许传一个数据， 因而指令执行效率很低 °可采用多总线方式，同时在多个总线上传 送不同数据，提高效率 °例如：三总线数据通路
以上三步不能同时进行。
因为任何时刻只能有一个寄存器的输出送到总线，
因此，操作需要三个时钟周期（节拍）
(3)从内存中读取一个字(指令/数据/地址)
R[R2]M[R[R1]] 将寄存器R1所指的主存单元的内容装入寄存器R2 控制信号为： R1out，MARin Read, WMFC (等待MFC) MDRout，R2in
（2）主存单元存入寄存器（存结果） （3）寄存器/ALU 寄存器（取数，存结果） （4）算术/逻辑运算，结果存入寄存器（PC+1，计算地址，运算）
3.基本操作的形式化描述
描述语言称为寄存器传送语言RTL (Register Transfer Language) 本章RTL规定如下： （1）R[r]:寄存器r的内容； （2）M[addr]:主存单元addr的内容； （3）传送方向用“←”表示，传送源在右，传送目的在左； （4）程序计数器PC直接用PC表示其内容。 例如：R[$8] ← M[R[$9]+4] 将寄存器$9的内容加4得到的内存地址中的内容送寄存器$8中。 M[PC]:表示PC所指内存单元的内容。
图5.5 每个机器周期有4个节拍，每个节拍有4个脉冲。
多级时序系统
机器周期、节拍（状态）组成多级时序系统
一个指令周期包含若干个机器周期
(4)把一个字写入内存
M[R[R2]] R[R1]
将寄存器R1的内容写入寄存器R2所指的主存单元 控制信号为： R1out，MDRin R2out，MARin， Write, WMFC
5. 三总线数据通路
°单总线中一个时钟内只允许传一个数据， 因而指令执行效率很低 °可采用多总线方式，同时在多个总线上传 送不同数据，提高效率 °例如：三总线数据通路
以上三步不能同时进行。
因为任何时刻只能有一个寄存器的输出送到总线，
因此，操作需要三个时钟周期（节拍）
(3)从内存中读取一个字(指令/数据/地址)
R[R2]M[R[R1]] 将寄存器R1所指的主存单元的内容装入寄存器R2 控制信号为： R1out，MARin Read, WMFC (等待MFC) MDRout，R2in
（2）主存单元存入寄存器（存结果） （3）寄存器/ALU 寄存器（取数，存结果） （4）算术/逻辑运算，结果存入寄存器（PC+1，计算地址，运算）
3.基本操作的形式化描述
描述语言称为寄存器传送语言RTL (Register Transfer Language) 本章RTL规定如下： （1）R[r]:寄存器r的内容； （2）M[addr]:主存单元addr的内容； （3）传送方向用“←”表示，传送源在右，传送目的在左； （4）程序计数器PC直接用PC表示其内容。 例如：R[$8] ← M[R[$9]+4] 将寄存器$9的内容加4得到的内存地址中的内容送寄存器$8中。 M[PC]:表示PC所指内存单元的内容。
图5.5 每个机器周期有4个节拍，每个节拍有4个脉冲。
多级时序系统
机器周期、节拍（状态）组成多级时序系统
一个指令周期包含若干个机器周期
计算机组成与结构第5章_中央处理器
该过程为间址周期；
R2读 数据Cache写
R3读 AR锁存
R2DBUS数据Cache；
2016年11月18日星期五
28
5.2.6 JMP 101指令的指令周期
JMP指令是一条无条件转移指令，用来改变程序的 执行顺序；
JMP指令的执行需要两个CPU周期： ①取指周期（略） ②执行周期
使用JMP指令中的直接地址为PC赋值；
LAD R1 , 6
ADD R1 , R2
取数指令LAD从6号单元中取数100R1
加法指令ADD执行(R1)+(R2)R2,结果为(R2)=120
STO R2 , (R3) 存数指令STO用(R3)间接寻址,(R2)=120写入30号单元 JMP 101 AND R1 , R3
转移指令JMP改变程序执行顺序,转到101号单元 逻辑与指令AND执行(R1) ·(R3) R3
5.2.3 LAD R1 , 6指令的指令周期
LAD指令是RS型指令， 需要访存获取操作数，共 包含三个CPU周期： ①取值周期
②间址周期
从IR的地址码字段获
取操作数地址；（或 者通数送入
通用寄存器R1；
2016年11月18日星期五 20
LAD R1 , 6指令的执行过程演示
2016年11月18日星期五 5
5.1.2 CPU的基本组成
现代的CPU的组成 控制器的主要功能
PC、IR 从内存中取出一条指令，并指出下条指令的存放位置；
操作控制器
冯· 诺依曼机的定义
运算器、控制器 、片内Cache；
对指令进行译码，产生相应的操作控制信号； CU、时序电路、 控制CPU、内存和输入/输出设备之间数据流动；
第五章中央处理器
ALU 4 累加器AC
3
操作控制器 时钟 时序产生器 状态反馈 指令译码器
PC 000 022 ADD 30 IR DR
AR 000 030
地址 20 21 22 23 24 …… 30 31 40 内容 CLA ADD 30 STA 40 NOP JMP 21 …… 000 006 存和数
000 2
地址 20 21 22 23 24 …… 30 31 40 内容 CLA ADD 30 STA 40 NOP JMP 21 …… 000 006 000 006
STA 40 006 DR
IR
AR 000 040
2
ABUS
3 DBUS
存储和数
5.2.5 NOP指令和JMP指令的指令周期
NOP指令是一条空操作指令，需两个CPU周期。
控制器的主要功能： 1.取指令,PC+1送PC 2.指令译码并测试,产生相应控制信号,以便 启动 规定的动作.
3.指挥并控制CPU、内存和I/O设备之间数 据流动的方向。
运算器: 由算术逻辑单元、累加寄存器、数据缓冲 寄 存器和状态条件寄存器组成，是数据加工处理部件。 运算器所进行的所有操作都是由控制器发出的控制 信号来指挥的，它是执行部件。 运算器的主要功能：
2.指令寄存器（IR）
指令寄存器用来保存当前正在执行的一条指令。 当执行一条指令时，先把它从内存取到缓冲寄存器中， 然后再传送至指令寄存器。指令划分为操作码和地址 码字段，由二进制数字组成。为了执行任何给定的指 令，必须对操作码进行测试，以便识别所要求的操作。 指令译码器就是做这项工作的。指令寄存器中操作码 字段的输出就是指令译码器的输入。操作码一经译码 后，即可向操作控制器发出具体操作的特定信号。
第五章中央处理器-1
（2）PC→AR→主存 → 缓
DR
AR
冲寄存器DR → 指令寄存器
IR → 操作控制器
IR
（3）存储器读：M → DR
PC
→ ALU → AC
存储器写：AC → DR → M
2、CPU结构如图所示，其中一个累加寄存器AC，一个状态条件寄存器和其 它四个寄存器，各部分之间的连线表示数据通路，箭头表示信息传送方向。
根据设计方法不同，操作控制器分为：
时序逻辑型
存储逻辑型
• 硬连线控制器
• 微程序控制器
• 采用时序逻辑技术来实现 • 采用存储逻辑技术来实现
1、硬连线控制器
硬连线控制器，它是采用时序逻辑技术来实现的， 其时序控制信号形成部件是由门电路组成的复杂树形网络。
该方法是分立元件时代的产物,以使用最少器件数和取 得最高操作速度为设计目标
（1）从指令cache中取出一条指令，并指出下一条指令在指令cache中 的位置。 （2）对指令进行译码或测试，并产生相应的操作控制信号，以便启动规 定的动作。 （3）指挥并控制CPU、数据cache和输入输出设备之间数据流动的方向。
2、运算器的主要功能：
（1）执行所有的算数运算。 （2）执行所有的逻辑运算，并进行逻辑测试，如零值测试或两个值的比较。
5.2.3 LBiblioteka D指令的指令周期取指周期 执行周期
LAD R1,6
LAD指令的执行周期
LAD R1,6
⑤被③①码②冲O6O操④放O掉CC作C发L到O。发发A控C出数至出D出发制命据指此读操出器令总令，命作命O，线的L令C命令A将D执发，D令，BD行出将指U，将R周S控数令中将D上期制存执B的地；见U命6行数址号S图令周1上码单05打期的06元装装开结数8中入入所I束据R的通数示输1数0用存。出01寄地装C三0P0存址入态读U器寄缓门执出R存冲，行到1器寄将的，DA存B指动原RU器令作来；SD中如上RR1的下；；中直：的接数地10址
第5章 中央处理器PPT课件
第五章 中央处理器
01.08.2020 5:04
11
整体 概述
01.08.2020 5:04
一 请在这里输入您的主要叙述内容
二
请在这里输入您的主要 叙述内容
三 请在这里输入您的主要叙述内容
22
第五章 中央处理器
CPU的功能和组成 (掌握) 指令周期（掌握） 时序产生器和控制方式(理解) 微程序控制器（掌握） 微程序设计技术（掌握） 硬布线控制器(理解) CPU的新技术(理解)
运算器的主要功能：
1.执行所有的算术运算。
2.执行所有的逻辑运算，并进行逻辑测试。
01.08.2020 5:04
66
CPU
状态条件寄存器
算术逻辑单元
ALU
程序计数器PC
累加器AC
c
取指 控制
操作控制器
时序产生器
执行 控制
时钟
状态 反馈
c
指令译码器
c
地址寄存指令寄存器IR
地址总线ABUS
1. 从程序首地址开始。 2. 分步执行每一条指令，并形成下条待执行指令 的地址。 3. 自动地连续执行指令，直到程序的最后一条指 令。
01.08.2020 5:04
12 12
•指令的执行过程 指令周期
—读取指令
指令地址送入主存地址寄存器
读主存，读出内容送入指定的寄存器
形
—分析指令
成 下
—按指令规定内容执行指令
缓冲寄存器用来暂时存放由内存储器读出的一条指令 或一个数据字；反之，当向内存存入一条指令或一个数据 字时，也暂时将它们存放在缓冲寄存器中。
01.08.2020 5:04
10 10
CPU的功能
（1）指令控制 ：程序是指令的有序集合，保证机器 按规定的顺序执行程序。 （2）操作控制：CPU管理并产生由内存取出的每条指 令的操作信号，并把各种操作信号送往相应的部件， 从而控制这些部件按指令的要求进行动作。
01.08.2020 5:04
11
整体 概述
01.08.2020 5:04
一 请在这里输入您的主要叙述内容
二
请在这里输入您的主要 叙述内容
三 请在这里输入您的主要叙述内容
22
第五章 中央处理器
CPU的功能和组成 (掌握) 指令周期（掌握） 时序产生器和控制方式(理解) 微程序控制器（掌握） 微程序设计技术（掌握） 硬布线控制器(理解) CPU的新技术(理解)
运算器的主要功能：
1.执行所有的算术运算。
2.执行所有的逻辑运算，并进行逻辑测试。
01.08.2020 5:04
66
CPU
状态条件寄存器
算术逻辑单元
ALU
程序计数器PC
累加器AC
c
取指 控制
操作控制器
时序产生器
执行 控制
时钟
状态 反馈
c
指令译码器
c
地址寄存指令寄存器IR
地址总线ABUS
1. 从程序首地址开始。 2. 分步执行每一条指令，并形成下条待执行指令 的地址。 3. 自动地连续执行指令，直到程序的最后一条指 令。
01.08.2020 5:04
12 12
•指令的执行过程 指令周期
—读取指令
指令地址送入主存地址寄存器
读主存，读出内容送入指定的寄存器
形
—分析指令
成 下
—按指令规定内容执行指令
缓冲寄存器用来暂时存放由内存储器读出的一条指令 或一个数据字；反之，当向内存存入一条指令或一个数据 字时，也暂时将它们存放在缓冲寄存器中。
01.08.2020 5:04
10 10
CPU的功能
（1）指令控制 ：程序是指令的有序集合，保证机器 按规定的顺序执行程序。 （2）操作控制：CPU管理并产生由内存取出的每条指 令的操作信号，并把各种操作信号送往相应的部件， 从而控制这些部件按指令的要求进行动作。
第5章 中央处理器
第5章 中央处理器
目录
5.1 CPU的功能和组成 5.2 指令周期 5.3 时序产生器和控制方式 5.4 微程序控制器 5.5 硬连线控制器 5.6 流水CPU ——掌握 ——掌握 ——了解 ——掌握 ——了解 ——掌握
5.7 RISC CPU
——了解
2
5.1 CPU的组成和功能
CPU（中央处理器）
中央处理器是控制计算机自动完成取出指令和执行指令任 务的部件。它是计算机的核心部件，通常简称为CPU；
CPU的主要功能： 指令控制
保证机器按程序规定的顺序取出执行；
CPU产生每条指令对应的操作信号，并把操作信号送往相 应的部件，从而控制这些部件按指令的要求进行动作； 对各种操作的实施时间进行定时； 对数据进行算术逻辑运算；
8
LAD R1 , 6指令的执行过程演示
100
6
2016年12月25日星期日 9
ADD R1 , R2指令的执行过程演示
120 ADD R1,R2 ① 100 20
②
104 103
ADD
③
2016年12月25日星期日 10
4
CPU模型图
运算器
Cache
控制器
2016年12月25日星期日 5
CPU中的主要寄存器（1/2）
1.数据缓冲寄存器（DR）
暂时存放由内存读出或写入的数据。 2.指令寄存器（IR） 保存当前正在执行的一条指令。 3.程序计数器（PC） 始终存放下一条指令的地址。 4.地址寄存器（AR）
保存当前CPU所访问数据的内存单元地址。
7
5.1.3
CPU中的主要寄存器（2/2）
5.通用寄存器（R0～R3） 功能：为ALU提供一个工作区，暂时存放ALU运算的数据 或结果。
目录
5.1 CPU的功能和组成 5.2 指令周期 5.3 时序产生器和控制方式 5.4 微程序控制器 5.5 硬连线控制器 5.6 流水CPU ——掌握 ——掌握 ——了解 ——掌握 ——了解 ——掌握
5.7 RISC CPU
——了解
2
5.1 CPU的组成和功能
CPU（中央处理器）
中央处理器是控制计算机自动完成取出指令和执行指令任 务的部件。它是计算机的核心部件，通常简称为CPU；
CPU的主要功能： 指令控制
保证机器按程序规定的顺序取出执行；
CPU产生每条指令对应的操作信号，并把操作信号送往相 应的部件，从而控制这些部件按指令的要求进行动作； 对各种操作的实施时间进行定时； 对数据进行算术逻辑运算；
8
LAD R1 , 6指令的执行过程演示
100
6
2016年12月25日星期日 9
ADD R1 , R2指令的执行过程演示
120 ADD R1,R2 ① 100 20
②
104 103
ADD
③
2016年12月25日星期日 10
4
CPU模型图
运算器
Cache
控制器
2016年12月25日星期日 5
CPU中的主要寄存器（1/2）
1.数据缓冲寄存器（DR）
暂时存放由内存读出或写入的数据。 2.指令寄存器（IR） 保存当前正在执行的一条指令。 3.程序计数器（PC） 始终存放下一条指令的地址。 4.地址寄存器（AR）
保存当前CPU所访问数据的内存单元地址。
7
5.1.3
CPU中的主要寄存器（2/2）
5.通用寄存器（R0～R3） 功能：为ALU提供一个工作区，暂时存放ALU运算的数据 或结果。
第5章 中央处理器
6.地址总线宽度 地址总线宽度决定了CPU可以访问的最大 的物理地址空间，简单地说就是CPU到底能 够使用多大容量的主存。 7.数据总线宽度 数据总线宽度则决定了CPU与外部Cache 、主存以及输入输出设备之间进行一次数据传 输的信息量。 数据总线和地址总线互相独立，数据总 线宽度指明了芯片的信息传递能力，而地址总 线宽度说明了芯片可以处理多少主存单元。 19
17
4.片内Cache的容量和速率 片内Cache的容量和工作速率对提高计算 机的速度起着关键的作用。过去的CPU一般没有 片 内 Cache， 而 近 年 的 CPU 普 遍 均 设 有 片 内 Cache。片内Cache的运行速度与内频相同或接 近，容量可达几十KB～几百KB。 5.工作电压 工作电压指的是CPU正常工作所需的电压。 早期CPU的工作电压一般为5V，以致于CPU的 发热量太大，使得寿命缩短。随着CPU的制造工 艺与内频的提高，近年来各种CPU的工作电压逐 步下降。 18
第5章 中央处理器
1
第一节中央处理器的功能和组成
CPU对计算机系统的运行是极其 重要的，是整个计算机的核心。它包 括运算器和控制器。
2
一、 CPU的功能
若用计算机来解决某个问题，首先 要为这个问题编制解题程序，而程序又 是指令的有序集合。按“存储程序”的 概念，只要把程序装入主存储器后，即 可由计算机自动地完成取指令和执行指 令的任务。在程序运行过程中，在计算 机的各部件之间流动的指令和数据形成 了指令流和数据流。
3
需要注意的是，这里的指令流和数据流 都是程序运行的动态概念，它不同于程序中 静态的指令序列，也不同于存储器中数据的 静态分配序列。 指令流指的是CPU执行的指令序列，数 据流指的是根据指令操作要求依次存取数据 的序列。从程序运行的角度来看，CPU的基 本功能就是对指令流和数据流在时间与空间 上实施正确的控制。 对于冯· 诺依曼结构的计算机而言，数据 流是根据指令流的操作而形成的，也就是说 数据流是由指令流来驱动的。
计算机组成原理第5章 中央处理器
19
第二节 一、指令执行分析 任何一条指令的执行都要经过读取指令、分析 指令和执行指令三个阶段。指令执行过程一般可分 为：1）取指令 2 3 4 5
20
图5.5
流水处理
21
二、 计算机的功能是执行程序。执行程序时，计算 机操作由一系列指令周期组成，每个周期执行一条 机器指令，而每个指令周期又由若干个机器周期组 成，一种通常的办法是分解成取指、取操作数、执 行和中断，只有取指和执行周期总是必有的。 1 2 图
10
二、时序控制方式 计算机的基本任务是执行指令。执行一条指令 的过程是分为若干步来实现的，每一步对应某些微 操作。由于不同指令所对应的微操作及繁简程度大 不相同，因而每条指令和每个微操作所需的执行时 间也不相同，这就需要引入时序信号来对这些微操 作进行定时控制。时序控制方式，就是指微操作与 时序信号之间采取何种关系。按照同步或非同步的 关系，可将时序控制方式分为同步控制和异步控制
13
计算机从取指令到执行完指令所需要的时间称 为指令周期。不同的指令，其功能不同，其指令周 期长短也就可以不同。在系统中，通常不为指令周 期设置时间标志信号，因而也不将其作为时序的一 级。时序信号通常划分为三级，即机器周期、节拍
14
图5.2
时序系统结构框图
15
3) 异步控制方式中没有统一的时钟信号，各部件 按自身固有的速度工作，通过应答方式进行联络， 常见的应答信号有准备好（READY）或等待（ WAIT
16
图5.3 多级时序
17
图5.4
异步应答流程
18
在CPU中，控制器的任务是决定在什么时间、 根据什么条件、发什么命令、做什么操作。因此， 产生微命令的基本依据是时间、指令代码、状态、 外部请求等。这些信息或作为逻辑变量，经组合逻 辑电路产生微命令序列；或形成相应的微程序地址， 通过执行微指令直接产生微命令序列。按照微命令 的产生方式，可将控制器分为组合逻辑控制器和微
计算机组成原理 第五章中央处理器53PPT课件
❖ 指令指针IP的功能相当于一般机器的程序计 数器PC，但是IP要与代码分段寄存器CS相 配合才能形成真正的物理地址。
❖ 状态寄存器PSW由九个标志位组成，以反映 操作结果的某些状态或机器运行状态。
17
5.6.1 Intel 8088 CPU
❖ 四个16位的段寄存器，用来存放主存段地址 (代码段CS，数据段DS，堆栈段SS，附加段 ES)。 通过把某个段寄存器左移4位低位补零 后与16位偏移地址相加的方法可形成20位长 度的实际地址，从而可使主存具有一兆字节 (2的20次方=1M)的寻址能力。
第五章 中央处理器
5.5 硬连线控制器
整体概述Hale Waihona Puke 概述一点击此处输入
相关文本内容
概述二
点击此处输入
相关文本内容
概述三
点击此处输入
相关文本内容
2
1 基本思想
(1)实现方法 ❖ 通过逻辑电路直接连线而产生的，又
称为组合逻辑控制方式 (2)设计目标 ❖ 使用最少元件（复杂的树形网络） ❖ 速度最高
3
1 基本思想
7
第五章 中央处理器
5.6 传统CPU
8
1 M68000CPU
❖M6800CPU的逻辑框图如下：
9
1 M68000CPU
❖ 比较典型的单总线结构的微理器。 ❖ M6800CPU是一种8位微处理器，采用单一的5V电
源。时钟脉冲采用两相(φ1，φ2)，主频为1MHz，由 外面加入CPU。 ❖ M6800的CPU主要包括：
(1)定点运算，包括整数计算和有效 地址的计算；
(2)浮点运算； (3)可变长运算，包括十进制算术运
算和字符串操作。
22
5.6.2 IBM 370 系列 CPU
❖ 状态寄存器PSW由九个标志位组成，以反映 操作结果的某些状态或机器运行状态。
17
5.6.1 Intel 8088 CPU
❖ 四个16位的段寄存器，用来存放主存段地址 (代码段CS，数据段DS，堆栈段SS，附加段 ES)。 通过把某个段寄存器左移4位低位补零 后与16位偏移地址相加的方法可形成20位长 度的实际地址，从而可使主存具有一兆字节 (2的20次方=1M)的寻址能力。
第五章 中央处理器
5.5 硬连线控制器
整体概述Hale Waihona Puke 概述一点击此处输入
相关文本内容
概述二
点击此处输入
相关文本内容
概述三
点击此处输入
相关文本内容
2
1 基本思想
(1)实现方法 ❖ 通过逻辑电路直接连线而产生的，又
称为组合逻辑控制方式 (2)设计目标 ❖ 使用最少元件（复杂的树形网络） ❖ 速度最高
3
1 基本思想
7
第五章 中央处理器
5.6 传统CPU
8
1 M68000CPU
❖M6800CPU的逻辑框图如下：
9
1 M68000CPU
❖ 比较典型的单总线结构的微理器。 ❖ M6800CPU是一种8位微处理器，采用单一的5V电
源。时钟脉冲采用两相(φ1，φ2)，主频为1MHz，由 外面加入CPU。 ❖ M6800的CPU主要包括：
(1)定点运算，包括整数计算和有效 地址的计算；
(2)浮点运算； (3)可变长运算，包括十进制算术运
算和字符串操作。
22
5.6.2 IBM 370 系列 CPU
第5章 中央处理器
硬布线控制器：主状态周期—节拍 电位—节拍脉冲三级体制 微程序控制器：节拍电位—节拍脉冲二级体制
5.3.2、时序信号产生器
33
1.
功能：产生时序信号
各型计算机产生时序电路不相同 大、中型计算机的时序电路复杂，微型计算机的时序 电路简单
2.
构成：
时钟源
环形脉冲发生器 节拍脉冲和读写时序译码逻辑 启停控制逻辑
CAI
23
5.2.5STO指令的指令周期
5.2.6JMP指令的指令周期
24
CAI
25
5.2.6JMP指令的指令周期
5.2.7用方框图语言表示的指令周期
26
引入目的主要是为了教学目的（控制器设计） 方法：
指令系统设计（模型机的五指令系统） 方框——按CPU周期 方框内内容——数据通路操作或控制操作 菱形符号——判别或测试
5.1.2 CPU的基本组成
7
（3）控制器 控制器组成：程序计数器、指令寄存器、数
据缓冲器、地址寄存器、通用寄存器、状态寄 存器、时序发生器、指令译码器、总线（数据 通路）
程序计数器PC(Programming
Counter) 指令寄存器IR(Instruction Register)
5.1.3 CPU中的主要寄存器
CAI
34
CAI
图5.18 节拍电位与 节拍脉冲时序关系
5.3.2 时序信号产生器启停 控制逻辑
35
启停控制逻辑： 启动、停机是随机的，对读/写时 序信号也需要由启停逻辑加以控 制。 当运行触发器为“1”时，打开时 序电路。 当计算机启动时，一定要从第1 个节拍脉冲前沿开始工作。 当运行触发器“0”时，关闭时序 产生器。停机时一定要在第4个 节拍脉冲结束后关闭时序产生器。
计算机组成原理课件—中央处理器
(3)CPU中的寄存器
a)用户可见寄存器 ①通用寄存器：可用来存放地址或数据 ②数据寄存器：用于保存数据，一般为通用寄存器，需在指令中明显地给出。 ③地址寄存器：用于保存地址。可以是通用寄存器，此时，需在指令中明显地给
出。也可以是专用寄存器，不需明显给出编号。如：段指针、变址器、基址 器、堆栈指针等。 ④标志(条件码)寄存器：部分可见。值由CPU硬件根据指令执行的结果设定，只 能以隐含方式读出其中的若干位，而不能被程序员(非管理程序)改变。 b)控制和状态寄存器(用户不可使用) ①程序计数器PC ②指令寄存器IR ③存储器地址寄存器MAR ④存储器缓冲(数据)寄存器MBR/MDR ⑤程序状态字寄存器PSWR ⑥其他寄存器：如，进程控制块指针、系统堆栈指针、页表指针等。
(8)微程序定序器的实现
• 有计数器法和下址字段法两种。
(9)中断源的种类：
A. 内中断：CPU内部在执行某条指令时发生 的异常
– 故障：指令执行时异常 – 陷阱：自愿访问管理程序 – 终止：硬件故障
B. 外中断：外设或它机通过中断请求线申请， 与执行指令无关
– 非屏蔽中断 – 可屏蔽中断
流水CPU
(4)指令执行过程
取指、译码、取数、运算、存结果、查中断
– 指令周期：取出并执行一条指令的时间，由若 干个机器周期组成
– 机器周期：完成一次总线操作访问一次主存或 I/O的时间，一个机器周期由多个时钟组成(现 代计算机大多数已经没有机器周期的概念，每 个指令周期直接由若干个时钟周期组成。)
– 时钟周期：CPU中用于操作控制信号同步的信 号。是CPU中最小的时间单位。
(1)CPU的主要功能
• 指令控制（程序的顺序控制） • 操作控制（一条指令有若干操作信号实现） • 时间控制（指令各个操作实施时间的定时） • 数据加工（算术运算和逻辑运Байду номын сангаас）
第五章中央处理器
习、完成作业
• CPU的新技术(理解)
2019年6月8日3时29分
2
5.1 CPU的功能和组成
•什么是CPU？
所谓中央处理器是控制计算机来自动 完成取出指令和执行指令任务的部件。它 是计算机的核心部件，通常ຫໍສະໝຸດ 称为CPU。•CPU的基本组成
中央处理器由两个主要部 分——控制器和运算器组成。
2019年6月8日3时29分
1. 从程序首地址开始。 2. 分步执行每一条指令，并形成下条待执行指令 的地址。 3. 自动地连续执行指令，直到程序的最后一条指 令。
2019年6月8日3时29分
11
•指令的执行过程
指令周期
—读取指令
指令地址送入主存地址寄存器
读主存，读出内容送入指定的寄存器
形 成
—分析指令
下
—按指令规定内容执行指令
4. 状态条件寄存器PSW
状态条件寄存器保存由算术指令和逻辑指令运行或测试的 结果建立的各种条件码内容，同时状态条件寄存器还保存中断 和系统工作状态等信息，以便使CPU和系统能及时了解机器运行 状态和程序运行状态。因此，状态条件寄存器是一个由各种状 态条件标志拼凑而成的寄存器。
ODITSZ A P C
列。通常采用 有石英晶体振荡器组成。
2019循年环6月移8日位3时寄29分存 器。
40
环形脉冲发生器
2019年6月8日3时29分
41
节拍电位与节拍脉冲时序关系图
2019年6月8日3时29分
42
2019年6月8日3时29分
43
2019年6月8日3时29分
44
时序产生器和控制方式
• 控制方式
• 同步控制方式：在任何情况下，已定的指令在执 行时所需的机器周期数和时钟周期数都是固定不 变的。
第5章中央处理器
R1→X
Y-X→R3
-，G，R3i
三 时序产生器和控制电路
指令的执行过程就是依次产生一个确定的控制 信号序列的过程。
指令的执行是分阶段分步骤进行的。 每一步的操作是由控制器产生一些相应的控制信号实现。 各步骤的操作是有先后秩序的，控制信号的长短必须有 严格的时间控制。
常用控制器时序方式：
地址助记符 20H CLA 21H ADD 30H 22H STA 40H 23H NOP 24H JMP 21 ………… 30H 00 06 31H …… ….. …… 40H 00 06
小结：用方框图语言表示机器指令周期，一个方框代 表一个CPU周期。
例1
（1） ADD R2，R0 （2）SUB R1，R3
解 指令执行流程；（取指部 分忽略） （1）ADD R0，R1 取指 R0→SA R1→SB SA+SB→R1 （2）SUB R2，R3 R3→SA R2→SB SA-SB→R3 （3）MOV R2，R3 R2→SA，0→SB RA0 RA1 WA0 WA1 SA+SB→R3
微地址的形成方法 计数器方式（增量方式）：顺序执行时，后继地址在 现行微地址上加上一增量；非顺序执行时，需执行一 条转移微指令。 优点：设计简单，易编程． 缺点：多路转移时，速度较慢． 多路转移方式：将顺序控制字段分成测试字段（P）和 下地址字段二段。未出现多路分支时， 后继由下地址 字段直接给出，出现多路分支时计灵活； 缺点：转移地址硬件设计复杂。
例程序的执行过程 典型指令功能： 指令助记符：CLA 功能：清零 操作：0→AC 指令助记符：ADD D 功能：加法 操作：AC+（D） →AC 指令助记符：STA D 功能：数据传送 操作： AC→ （D） 指令助记符：NOP 功能：空操作 指令助记符：JMP D 功能：无条件转移 操作： D→PC
相关主题
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
指令周期
—读取指令
指令地址送入主存地址寄存器 读主存，读出内容送入指定的寄存器 形 成 下 一 条 指 令 地 址
—分析指令 —按指令规定内容执行指令
不同指令的操作步骤数 和具体操作内容差异很大
—检查有无中断请求
若无，则转入下一条指令的执行过程
2016年11月6日10时13分
12
• 指令周期的基本概念
C
2016年11月6日10时13分
8
CPU的功能和组成
5. 地址寄存器AR
地址寄存器用来保存当前CPU所访问的内存单元的地 址。由于在内存和CPU之间存在着操作速度上的差别，所 以必须使用地址寄存器来保持地址信息，直到内存的读/ 写操作完成为止。 6. 缓冲寄存器DR
缓冲寄存器用来暂时存放由内存储器读出的一条指令 或一个数据字；反之，当向内存存入一条指令或一个数据 字时，也暂时将它们存放在缓冲寄存器中。
时序产生器和控制方式
同步控制方式：
时钟
微操作信号1
微操作信号2
2016年11月6日10时13分
46
时序产生器和控制方式
•异步控制方式： 每条指令、每个操作控制信号需要多 少时间就占用多少时间。这意味着每条指 令的指令周期可由多少不等的机器周期数 组成。
2016年11月6日10时13分
47
时序产生器和控制方式
时序产生器和控制方式 • 硬布线控制器中
– 时序信号采用主状态周期——节拍电位— 节拍脉冲 三级体制。
2016年11月6日10时13分
34
时序产生器和控制方式
• 主状态周期（指令周期）：包含若干个 节拍周期，可以用一个触发器的状态持 续时间来表示。 • 节拍电位（机器周期）：表示一个CPU 周期的时间，包含若干个节拍脉冲，表 示较大的时间单位。 • 节拍脉冲（时钟周期）：表示较小的时 间单位。
2016年11月6日10时13分 10
5.2 指令周期
• 程序的执行过程： 冯.诺依曼结构的计算机执行程序的顺序：
1. 从程序首地址开始。 2. 分步执行每一条指令，并形成下条待执行指令 的地址。 3. 自动地连续执行指令，直到程序的最后一条指 令。
2016年11月6日10时13分
11
•指令的执行过程
2016年11月6日10时13分
20
2016年11月6日10时13分
5.2.5 ADD指令的指令周期
21
5.2.5 STO指令的指令周期
2016年11月6日10时13分
22
2016年11月6日10时13分
5.2.5 STO指令的指令周期
23
5.2.6 JMP指令的指令周期
2016年11月6日10时13分
第五章 中央处理器
2016年11月6日10时13分
1
第五章 中央处理器
• • • • • • • CPU的功能和组成 (掌握) 教学要求 指令周期（掌握） • 课堂上注意听 时序产生器和控制方式(理解) 讲、重要的是 理解 微程序控制器（掌握） • 课堂外一定要 看书复习或预 微程序设计技术（掌握） 习、完成作业 硬布线控制器(理解) CPU的新技术(理解)
2
2016年11月6日10时13分
5.1 CPU的功能和组成
•什么是CPU？
所谓中央处理器是控制计算机来自动 完成取出指令和执行指令任务的部件。它 是计算机的核心部件，通常简称为CPU。
•CPU的基本组成
中央处理器由两个主要部 分——控制器和运算器组成。
2016年11月6日10时13分 3
•控制器
2016年11月6日10时13分
28
微操作 信号 微操作 信号
2016年11月6日10时13分
29
5.2.7 用方框 图语言表示指 令周期
ALU0
ALU0
2016年11月6日10时13分
30
操作控制器和时序产生器
1. 数据通路：通常把许多寄存器之间传送信息的通路称 为“数据通路”。 2. 操作控制器：根据指令操作码和时序信号，产生各种 操作信号，以便正确建立数据通路，从而完成取指令和执 行指令的操作。 3. 时序产生器：因为计算机高速地进行工作，每一个动 作的时间是非常严格的，不能有任何差错。时序产生器的 作用，就是对各种操作实施时间上的控制。
2016年11月6日10时13分
38
时序产生器和控制方式
• 微程序控制器时序信号产生器的组成
–时钟源 –环形脉冲发生器 –节拍脉冲和读/写时序的译码 –启停控制逻辑
2016年11月6日10时13分
39
时序产生器和控制方式
IORQ MREQ RD WE T1 T2 T3 T4
启停控制逻辑 启停控制逻辑
40
环形脉冲发生器
2016年11月6日10时13分
41
节拍电位与节拍脉冲时序关系图
2016年11月6日10时13分
42
2016年11月6日10时13分
43
2016年11月6日10时13分
44
时序产生器和控制方式
• 控制方式 • 同步控制方式：在任何情况下，已定的指令在执 行时所需的机器周期数和时钟周期数都是固定不 变的。
26
2016年11月6日10时13分
5.2.7 用方框图语言表示指令周期
取指
执行
2016年11月6日10时13分
27
•
例：如图所示为双总线结构机器的数据通路，IR为指
令寄存器，PC为程序计数器(具有自增功能)，M为主存 (受R/W信号控制)，AR为地址寄存器，DR为数据缓冲寄 存器， ALU由加、减控制信号决定完成何种操作，控 制信号G控制的是一个门电路。另外，线上标注有小圈 表示有控制信号，例中yi表示y寄存器的输入控制信号， R1o为寄存器R1的输出控制信号，未标字符的线为直通 线，不受控制。 1.“ADD R2，R0”指令完成（R0）+（R2）→R0功能操作。假 设该指令的地址已放入PC中。 2.“SUB R1，R3”指令完成（R3）-（R1）→R3的功能操作。
2016年11月6日10时13分 5
6
2016年11月6日10时13分
6
CPU的功能和组成
• CPU的主要寄存器
1.累加寄存器AC
累加寄存器AC通常简称为累加器，它的功能是：当运 算器的算术逻辑单元（ALU）执行全部算术和逻辑运算时， 为ALU提供一个工作区。累加寄存器是暂时存放ALU运算的 结果信息。显然，运算器中至少要有一个累加寄存器。
由程序计数器(PC)、指令寄存器(IR)、指令译 码器、时序产生器和操作控制器组成，它是发布命 令的“决策机构”，即完成协调和指挥整个计算机 系统的操作。 控制器的主要功能有： 1.从内存中取出一条指令，并指出下一条指令在内 存中的位臵。 2.对指令进行译码或测试，并产生相应的控制信号。 3.输出相应的控制信号，指挥并控制 CPU ，内存和 I/O之间的数据流动的方向。
2016年11月6日10时13分 4
•运算器
由算术逻辑单位（ALU）、累加寄存器（AC）、 数据缓冲寄存器(DR)和状态条件寄存器(PSW)组成， 它是数据加工处理部件。 相对控制器而言，运算器接受控制器的命令而 进行动作，即运算器所进行的全部操作都是由控制 器发出的控制信号来指挥的，所以它是执行部件。 运算器的主要功能： 1.执行所有的算术运算。 2.执行所有的逻辑运算，并进行逻辑测试。
2016年11月6日10时13分 9
CPU的功能
（1）指令控制 ：程序是指令的有序集合，保证机器 按规定的顺序执行程序。 （2）操作控制：CPU管理并产生由内存取出的每条指 令的操作信号，并把各种操作信号送往相应的部件， 从而控制这些部件按指令的要求进行动作。 （3）时间控制： 对各种操作实施时间上的控制，计算 机中各种指令的操作信号均受到时间的严格控制。 （4）数据加工： 对数据进行算术运算和逻辑运算处 理。完成数据的加工处理，这是CPU的根本的任务。
2016年11月6日10时13分
13
指令周期
取指令
T周期
执行指令
T1
T2
T3
T4
CPU周期 （执行指令 ） 指令周期
14
CPU周期 （取指令）
2016年11月6日10时13分
15
5.2.2 MOV指令的指令周期
取指周期 执行周期
2016年11月6日10时13分
15
5.2.2 MOV指令的指令周期——取指
2016年11月6日10时13分 35
2016年11月6日10时13分
36
• 微程序控制中
– 时序信号采用节拍电位——节拍脉冲 二级体制。
控制信号，脉冲 数据，电位
触发器
数据准备好后，以电位的方式送触发器（可执行保存），
当控制信号来到后进用一个脉冲信号即可把数据装入触发器。
2016年11月6日10时13分 37
2016年11月6日10时13分
16
2016年11月6日10时13分
5.2.2 MOV指令的指令周期——执行
17
5.2.3 LAD指令的指令周期
取指周期 执行周期
2016年11月6日10时13分
18
5.2.3 LAD指令的指令周期
2016年11月6日10时13分
19
5.2.5 ADD指令的指令周期
2016年11月6日10时13分
31
时序产生器和控制方式
• 时序信号的作用和体制
– 计算机的协调动作需要时间标志，而时间 标志则是用时序信号来体现的。 – 操作控制器发出的各种控制信号都是时间 因素（时序信号）和空间因素（部件位臵） 的函数。 – 组成计算机硬件的器件特性决定了时序信 号最基本的体制是电位---脉冲制。