一种高性能参差频率合成器
基于谐波混频的高性能频率合成器
三是，直接取低频本振信号的 N 次谐波。 前面两种方法采用的是基波
混频方式。 由于混频的本振信号频率较高，频带较宽，使用基波混频合
1 宽带频率合成方式
宽带频率合成的实现方式多种多样，但本质上都是以某个高指标 参考频率为基准，在它的基础上进行分频、倍频、混频等操作，从而生 成频带更宽的信号。 目前，合成宽带频率信号常用的方法是锁相环 ，主 要 有 以 下 三 类 [2－3]： 1．1 将高频振荡器的输出进行分频， 然后与低频的参考信号进 行 锁 相，控制高频振荡器的输出，实现倍频的功能 1．2 将高频振荡器的输出与相近频率的本振信号进行混频， 然 后 与 低频的参考信号进行锁相，控制高频振荡器的输出，实现混频的功能 1．3 将低频振荡器的输出进行倍频， 然后与高频的参考信号进 行 锁 相，控制低频振荡器的输出，实现分频的功能
合成 5-10GHz 的微波信号， 采用倍频锁相的方法需要频率 很 高 的参考，并且无法实现高分辨率 。 采用分频式锁相，需要先将振荡器的 输出进行 N 次分频，来获得与参考信号频率相同的信号，在环路处于 理想的情况下，振荡器输出信号的相位噪声要比相同频偏处参考信号
图 1 混频锁相环原理框图
差 20log（N）。 采用混频式锁相，振荡器输出信号的相位噪声将取决于 参考信号和混频的本振信号，没有参考信号的倍频噪声恶化。 所以采 用混频式锁相要优于采用分频锁相和倍频锁相。
【Key words】Frequency synthesizer; Broadband; Harmonic; Mixer; VCO
0 引言
频率合成器作为信号发生的关键部件，广泛应用在各类电子设备 中。 随着无线电通信技术的不断发展，电子设备对频率合成器的性能 要求越来越高，体积要求越来越小。 因此，设计高性能，小体积的频率 合成器具有很实际的意义 。 目前宽频段、高频率分辨率、低相位噪声的 频率合成器一般采用带有 YIG 振荡器的锁相环来实现， 但 YIG 振 荡 器有其固有的缺点：首先是体积大，不利于频率合成器的小型化设计， 其次 YIG 振荡器是电流型器件， 受电路中 电 流 和 温 度 的 变 化 影 响 较 大，驱动电路比较复杂[1]。 与 YIG 振荡器相比，VCO 具有体积小，功耗 低、驱动电路简单等优点，不足之处是覆盖的频段窄，相位噪声差。 但 随着电子技术的进步，VCO 覆盖的频段越来越宽，而 性 能 指 标 也 越 来 越好。 虽然目前 VCO 的噪声同 YTO 相比还是有很大的差距，但是本 文通过采用谐波混频方式， 并利用宽带低噪声锁相环路有效抑制了 VCO 的噪声[1]，获得了接近于 YTO 频率合成器同样的性能指标。
dcpass设计电路
dcpass设计电路DCPASS是一种电路设计技术，它是直接耦合压控相移器的缩写。
DCPASS技术是一种高性能、低功耗的电路设计方案，可以实现快速相位调制和频率调制。
本文将介绍DCPASS的原理、应用以及设计要点。
我们来了解一下DCPASS的原理。
DCPASS电路是由多个直接耦合压控相移器（DCPS）组成的。
直接耦合压控相移器是一种能够在高频带宽下实现相位调制和频率调制的电路。
它由一个相移单元和一个压控振荡器（VCO）组成。
相移单元通过改变电压来实现相位调制，而VCO则通过改变电压来实现频率调制。
通过多个DCPS的级联，可以实现更大的相位调制范围和更高的频率调制范围。
接下来，我们来看一下DCPASS的应用。
DCPASS电路广泛应用于通信系统中的频率合成器、相位锁定环路等模块。
在频率合成器中，DCPASS技术可以实现高精度的频率合成，使得通信系统能够在不同的频率上进行工作。
在相位锁定环路中，DCPASS技术可以实现快速的相位调整，提高通信系统的抗干扰能力和稳定性。
在设计DCPASS电路时，有几个要点需要注意。
首先是电路的布局和连接。
由于DCPASS电路的工作频率较高，因此需要采取合适的布局和连接方式，以减少电路的串扰和噪声。
其次是电路的参数选择。
在选择相移单元和VCO的参数时，需要考虑电路的工作频率范围、相位调制范围和频率调制范围等因素。
此外，还需要注意电路的功耗和稳定性。
为了降低功耗，可以采用低功耗的器件和电路结构。
为了提高稳定性，可以采用温度补偿和自动校准技术。
总结起来，DCPASS是一种高性能、低功耗的电路设计技术，可以实现快速相位调制和频率调制。
它广泛应用于通信系统中的频率合成器、相位锁定环路等模块。
在设计DCPASS电路时，需要注意电路的布局和连接、参数选择以及功耗和稳定性等因素。
通过合理的设计和优化，可以实现更好的性能和可靠性。
ad9910原理
ad9910原理AD9910原理1. 简介AD9910是一款高性能的直接数字频率合成器（DDS），由ADI （Analog Devices Inc.）公司生产。
它能够快速生成高精度的频率和相位可调的信号，广泛应用于无线通信、雷达、医疗设备等领域。
2. DDS基本原理直接数字频率合成器（DDS）采用数字信号处理技术，通过数字控制相位累加器（Phase Accumulator）和频率控制字（Frequency Tuning Word）实现频率和相位调制。
•数字控制相位累加器：相位累加器是DDS的核心组件，它根据频率控制字决定每个时钟周期的相位增量，并将累加的相位值送入相位表（Phase Lookup Table）。
•频率控制字：频率控制字决定了每个时钟周期的相位增量的大小，它与目标输出频率相关。
3. AD9910内部结构AD9910集成了多个模块，包括相位累加器、数字与模拟转换器（DAC）、时钟发生器等。
相位累加器相位累加器以一个内部时钟（由时钟发生器提供）为基准，使用频率控制字确定相位增量大小，并生成一个相位累加序列。
数字与模拟转换器（DAC）相位累加序列经过数字与模拟转换器（DAC）转换为模拟信号，然后通过滤波器进行滤波，得到连续的输出信号。
时钟发生器AD9910内部集成了一个高性能的时钟发生器，可以根据需要生成高稳定性和低噪声的时钟信号，以提供给相位累加器和DAC使用。
4. 工作原理AD9910工作原理如下：1.用户通过SPI接口向AD9910写入频率控制字，确定所需输出频率。
2.AD9910的相位累加器根据频率控制字决定每个时钟周期的相位增量，并自动生成相位累加序列。
3.相位累加序列经过DAC转换为模拟信号，并通过滤波器得到连续的输出信号。
4.输出信号被放大、调制等处理后，用于对应应用领域。
5. 特点与应用AD9910具有以下特点：•高精度：采用32位相位累加器和14位DAC，能够实现很高的频率和相位分辨率。
adf4351 原理
adf4351 原理ADF4351是一种高性能宽频带锁相环（PLL）频率合成器，用于无线通信和射频系统中的频率合成应用。
其原理是通过锁相环技术将一个参考频率源（RF IN）和一个N位的数字控制字（DCD）相结合，从而产生所需的输出频率（RF OUT）。
具体原理如下：1. 时钟信号：ADF4351使用外部时钟信号提供基准频率，即参考频率源。
这个时钟信号一般是一个稳定的晶振信号或者其他频率源，供应商提供的规格中会指定相应的频率范围。
2. 数字控制字：通过串行接口（SPI）输入的数字控制字（DCD）决定了频率合成器的输出频率。
这个数字控制字中包含了多个寄存器，用于设置各种参数，如分频系数、增益、偏置等。
3. 预分频器（R 分频器）：数字控制字中的一个重要参数是预分频系数（R）。
预分频器将参考频率进行一定的分频，得到一个较低的频率作为锁相环的工作参考频率（RE模式下RF divide select输出的频率为Reference Frequency/R(Divide Ratio)）。
这个预分频系数决定了锁相环的频率合成范围和分辨率。
4. 锁相环反馈：ADF4351通过锁相环电路来调整输出频率与参考频率的差异。
基本原理是比较参考频率与VCO（Voltage-Controlled Oscillator）产生的输出频率之间的相位差，然后通过调整VCO的控制电压来减小这个相位差。
这个控制电压由数字控制字中的其他参数决定。
5. 后级输出：锁相环调整之后的频率信号经过后级输出放大器和滤波器，最终输出为RF OUT信号。
后级输出放大器可以根据需要进行增益的调节，以满足不同应用的需求。
总之，ADF4351通过将参考频率和数字控制字相结合，利用锁相环技术实现对输出频率的精确控制。
它具有快速锁定时间、低相位噪声、高频率分辨率等优点，非常适用于射频系统的频率合成应用。
正交锁相环拓扑-概述说明以及解释
正交锁相环拓扑-概述说明以及解释1.引言1.1 概述正交锁相环（QPLL）是一种利用正交信号进行相位锁定的PLL（锁相环）系统。
在通信系统中，时钟信号的稳定性和精确性对系统性能至关重要。
正交锁相环的独特之处在于它能够通过正交信号进行频率和相位的同步，从而实现高精度的时钟恢复和数据解调。
正交锁相环技术已经在许多通信领域得到了广泛的应用，包括无线通信、光通信、卫星通信等。
其优势在于能够提供更高的抗干扰能力和更快的时钟恢复速度，从而有效提升系统的性能和可靠性。
本文将介绍正交锁相环的工作原理、应用及未来发展趋势，为读者深入了解这一领域提供基础知识。
1.2 文章结构：本文将首先介绍正交锁相环的概念和基本原理，包括其在信号处理和通信中的重要性。
接着详细探讨正交锁相环的工作原理，阐述其如何实现信号的同步和相位调整。
最后，将重点分析正交锁相环在通信领域的应用，包括其在无线通信、卫星导航等方面的实际应用案例。
通过本文的介绍和分析，读者可以全面了解正交锁相环的优势和未来发展趋势。
1.3 目的本文旨在深入探讨正交锁相环的拓扑结构，通过对正交锁相环的工作原理和在通信领域的应用进行详细分析，以揭示其在通信系统中的重要性和价值。
通过本文的研究，读者可以更全面地了解正交锁相环在信号处理和通信中的作用，为相关领域的研究和应用提供参考和指导。
同时，通过对正交锁相环的优势及未来发展进行展望，可以促进该技术的进一步创新和应用，推动通信领域的发展和进步。
希望本文能够为相关领域的研究人员和工程师提供有益的启示和指导，推动正交锁相环技术的广泛应用和推广。
2.正文2.1 正交锁相环概述正交锁相环（QPSK）是一种常见的数字信号处理技术，用于在数字通信系统中对信号进行调制和解调。
正交锁相环是一种数字信号调制技术，它将数据信号分成两路，每路信号均为正弦波，且相位相差90度，这两路信号被称为正交信号。
在正交锁相环中，数据信号被调制成正弦波信号，并通过相移90度的正交信号进行传输。
频率合成器设计指南
频率合成器设计指南嘿，朋友们！今天咱来聊聊频率合成器设计这档子事儿。
你说频率合成器像不像一个神奇的魔法盒子呀！它能变出各种我们想要的频率来。
这可太重要啦，不管是在通信领域，还是在其他好多地方，都少不了它的身影呢。
咱设计频率合成器的时候，就好像是在搭积木一样，得一块一块地精心挑选和摆放。
首先得想好咱要实现啥样的功能，是要高精度呢，还是要宽范围呀？这就好比你要盖房子，得先确定是盖个小别墅还是大高楼。
然后呢，选器件可不能马虎。
这就跟你挑衣服似的，得找质量好、合适的。
那些电阻、电容啥的，都得好好琢磨琢磨，它们可关系到整个合成器的性能呢。
要是选得不好，那可就像穿了件不合身的衣服，别扭得很。
还有啊，电路的设计也特别关键。
这就像是给合成器画一幅蓝图，得把每条线、每个节点都考虑清楚。
不能这儿多一块，那儿少一块的，不然最后出来的东西可就没法用啦。
再说说调试吧，这可真是个需要耐心的活儿。
就跟你调校一个精密仪器似的，得一点点地试，一点点地调。
有时候可能调了半天也没啥效果，但别灰心呀，说不定下一次就成功了呢。
设计频率合成器可不是一朝一夕就能搞定的事儿，这得靠咱的经验和智慧呀。
就好像学骑自行车，一开始可能会摔跟头，但慢慢地就熟练了。
咱在设计的过程中也会遇到各种问题，但别怕呀，办法总比困难多嘛。
你想想，当你成功地设计出一个性能超棒的频率合成器的时候，那得多有成就感呀！就好像你自己亲手打造了一件绝世珍宝一样。
所以呀，朋友们，大胆地去尝试设计频率合成器吧！别担心会失败，失败了咱就再来一次。
只要咱坚持下去，就一定能设计出属于我们自己的优秀频率合成器！加油吧！。
基于ADF4106的锁相环频率合成器
1 引言在无线通信领域中，高性能频率源是通信设备、雷达、电子侦察和对抗设备、精密测量仪器的核心部件。
现代通信系统对频率源的精度、分辨率、转换时间及频谱纯度等提出了越来越高的要求，性能卓越的频率源均通过频率合成技术来实现。
本文所讨论的锁相环频率合成技术是基于锁相环路的同步原理，由一个高准确度、高稳定度的参考晶体振荡器，综合出大量离散频率的一种技术。
锁相环频率合成器是一种相位锁定装置，是一种频率稳定度较高的离散间隔型频率信号发生器。
2 锁相环频率合成器的基本原理锁相环是频率合成技术的基础。
锁相环路(PLL)通常由鉴相器(PD)、环路滤波器(LP)、压控振荡器(VCO)和可变程序分频器组成。
锁相环路是一个相位误差控制系统，它比较输入信号与压控振荡器输出信号之间的相位差，产生一个对应于两个信号相位差的误差电压，该误差电压经处理后去调整压控振荡器的频率（相位）。
当环路锁定时，输入信号与压控振荡器输出信号频差为零，相位差不再随时间变化，此时，误差控制电压为一固定值，压控振荡器输出频率与输入信号频率相等，即fo=fr。
锁相环路的这一特点，使它在自动频率控制中得到应用，以实现精确的频率控制。
环路在锁定时要得到一定的控制电压，则鉴相器必须有一个非零的输出，即，环路作用必须有相位差，相位差维持着两信号的同步，使输出信号频率稳定。
锁相环基本原理方框图如图1所示。
鉴相器又称比相器，对输入信号与环路输出信号的相位进行比较, 产生误差控制电压；环路滤波器滤除误差电压中的高频分量和噪声，以保证环路所要求的性能，增加环路的稳定性；压控振荡器的振荡频率受环路滤波器输出电压的控制，使压控振荡器输出信号频率向输入信号频率靠拢，两个信号间的相位差减小。
可变程序分频器的作用是使压控振荡器的输出频率经分频后再与参考频率进行相位比较，从而产生误差控制电压，并以误差控制电压来调整压控振荡器的相位。
锁相环路对高稳定度的参考振荡器（通常是晶体振荡器）锁定，环路串接可编程的程序分频器，通过编程改变程序分频器的分频比R、N，从而获得N/R倍参考频率的稳定输出。
lmx2594的相位差调整
LMX2594是一款高性能宽带频率合成器。
它提供了多种方式来实现相位调整，以满足不同的应用需求。
以下是一些常用的相位调整方法：
1. 电压控制相位调制（Voltage Control Phase Modulation，VCPhM）：通过调整LMX2594的相位调制输入端的电压来实现相位调整。
这种方法通常需要使用外部电压控制源来控制相位。
2. 频率分割相位锁定循环（Fractional-N Phase-Locked Loop，PLL）：LMX2594通过内部PLL 来实现分频和相位调整。
通过设置PLL的分频比例和相位偏移量来实现相位调整。
3. 软件控制相位调整：通过编程LMX2594的寄存器来实现相位调整。
具体的寄存器设置取决于所使用的软件界面和编程方法。
请注意，具体的相位调整方法可能取决于所使用的LMX2594芯片的型号和配置。
您可以参考LMX2594的数据手册或相关文档，详细了解有关相位调整的方法和操作说明。
用于无线电力系统的高精度自适应数字频率合成器的制作方法
用于无线电力系统的高精度自适应数字频率合成器的制作方法无线电力系统中的高精度自适应数字频率合成器是一种能够生成具有很高精度的调频信号的电子设备，它非常适用于需要高精度调频信号的应用领域，如无线电通信、雷达探测、卫星通信等。
下面就为大家介绍一下无线电力系统的高精度自适应数字频率合成器的制作方法。
1.设计数字频率合成器的基本结构数字频率合成器的基本结构包含：可编程振荡器、频率切换器、相位累加器、数字调制器和输出滤波器。
可编程振荡器产生一个基准频率，经过与频率切换器的切换和相位累加器的相位累加后，产生成输出信号。
数字调制器则用于对输入数据进行高速数字调制，输出滤波器则用于滤除输出信号中的杂波和无用信号，使其成为一个纯净的调频信号。
2.设计数字频率合成器的电路原理图在进行数字频率合成器的制作之前，需要先设计出数字频率合成器的电路原理图。
电路原理图应包含可编程振荡器、频率切换器、相位累加器、数字调制器和输出滤波器的各个模块。
其中，可编程振荡器可以选用基于DDS（直接数字频率合成）技术的芯片，频率切换器和相位累加器可以使用FPGA（现场可编程门阵列）实现，数字调制器可以采用高速数字信号处理器（DSP）进行实现。
3.编写数字频率合成器的控制程序数字频率合成器的控制程序主要用于对数字频率合成器的各个模块进行控制和调节。
控制程序应包含一个可编程振荡器的频率控制函数，以及一个相位累加器的相位控制函数。
其中，可编程振荡器的频率控制函数需要根据输入数据的不同进行调整，以产生不同频率的调频信号。
相位累加器的相位控制函数则需要根据输入数据的速率和调频信号的频率进行调节，以保证相位累加的正确性。
4.进行数字频率合成器的硬件设计和制作数字频率合成器的硬件设计和制作主要包括：PCB（印制线路板）设计和制作、元器件选型和采购、硬件的组装和调试等。
在进行硬件设计和制作时，需要确保电路的稳定性、传输速率和精度等方面的要求。
在元器件的选型和采购方面，需要选择高质量、稳定性好、成本合理的元器件。
低成本高性能混合频率合成器的设计
低成本高性能混合频率合成器的设计
魏志强;刘祖深;黄武;柳舒
【期刊名称】《电子测量技术》
【年(卷),期】2011(34)8
【摘要】随着移动通信、雷达、测试仪器等领域的快速发展,低成本、高性能、小体积的频率合成器一直是设计的难点。
介绍了1种混合频率合成方案,避免了单环通过简单倍频产生的相噪恶化。
采用AD9858实现频率高分辨率,利用可变带宽实现环路快速锁定,使用三级不同带宽的滤波器对环路中的相位噪声、谐波分量等进行抑制。
通过最后的实验测试,输出信号在频率2.825 GHz时的相位噪声为:-105 dBc@1 kHz、-106 dBc@10 kHz,杂散抑制为-61 dBc。
实验结果满足高性能混合频率合成器的设计指标。
【总页数】4页(P10-12)
【关键词】频率合成;高性能;环路滤波器;VCO
【作者】魏志强;刘祖深;黄武;柳舒
【作者单位】中北大学;中国电子科技集团公司第四十一研究所
【正文语种】中文
【中图分类】TN743
【相关文献】
1.高性能L频段频率合成器的改进设计 [J], 尹美良;刘向前
2.一种S频段高性能频率合成器的设计与实现 [J], 刘永智;鲍景富;高树廷
3.宽带高性能频率合成器设计 [J], 陶长亚
4.DDS激励PLL高性能频率合成器设计 [J], 付钱华;易淼
5.高性能直接数字式低频率合成器设计 [J], 李建伟
因版权原因，仅展示原文概要，查看原文内容请购买。
qpll分配参数
qpll分配参数的定义，特点以及应用
QPLL（Quadrature Phase-Locked Loop，四相锁定环路）是一种用于数字通信系统的频率合成器。
QPLL的输出频率取决于QPLL的时钟源、分频比和相位偏移量。
在QPLL中，输入时钟首先被分频，然后与本地振荡器的信号进行比较。
通过调整本地振荡器的频率，可以控制输出信号的频率和相位。
QPLL的输出频率与输入时钟的频率和分频比有关，同时也可以通过调整相位偏移量来获得不同的频率输出。
QPLL的特点包括快速锁定速度、低相位噪声、低频率抖动和低杂散干扰等。
由于其高性能和灵活性，QPLL广泛应用于数字通信系统、无线通信、频率合成器和时钟恢复等领域。
在应用方面，QPLL可以用于实现高性能的频率合成器，用于生成高精度和高稳定度的时钟信号。
此外，QPLL还可以用于数字通信系统中，用于实现高速数据传输和时钟恢复。
在无线通信领域，QPLL可以用于实现高性能的频率合成器和时钟恢复，提高无线通信系统的性能和稳定性。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
Machinery & Equipmemt︱340︱2017年8期一种高性能参差频率合成器张 勇南京熊猫通信科技有限公司，江苏 南京 210000摘要：基于UHF 频段电台频率合成器的要求，说明了锁相环频率合成器的工作原理及传统方式整数分频、小数分频锁相环在电台的应用，介绍了Si4133集成VCO 单芯片工作的特点。
具体叙述了Si4133 在电台接收机中的硬件及软件算法设计。
最后对该频率合成模块进行了测试，证明了整数锁相环芯片通过适当的算法设计可以实现频率25kHz 步进，满足频率合成器低相位噪声可靠运行。
关键词: 接收机；频率合成器；整数锁相环中图分类号：TN74 文献标识码：B 文章编号：1006-8465（2017）08-0340-02引言 现代超短波电台接收机为了实现高灵敏度，高的动态范围，一般采用二次变频超差外差[1]的架构见图1。
频率合成器模块属于电台的核心模块，它为超外差接收机混频单元提供所需的一本振和二本振信号。
其指标的优劣直接影响到电台接收性能。
对于频率合成器模块来说，一般由相位噪声、杂散抑制、频率转换时间、频率步进等关键技术指标来描述其性能，同时还受到系统体积、功耗和成本等方面的限制。
目前225MHz～400MHz 超短波电台接收机工作步进为25kHz，普遍采用一本振频率调谐变化，二本振频率固定频点的方式。
一本振实现的方式有以下几种：一种方式采用整数锁相环芯片，其体积小、功耗小、成本低，一本振的鉴相频率与频率步进设置一样，但这样相位噪声恶化。
另一种方式采用分数锁相环芯片，一本振频率步进可以满足，但这样频率杂散会增加。
再一种方式是DDS 激励PLL，但这样体积和功耗会增加，并且会有近端杂散。
本文解决传统方式中一种设计方案不能同时兼顾相位噪声、频率杂散和体积的情形，设计中提出一本振和二本振联合配置，增加一些软件复杂度，得到低相位噪声的参差调谐式频率合成器。
图1 超外差二次变频电台接收机电路结构1 频率合成器工作原理 PLL 频率合成器工作原理如图2所示。
共有5部分组成。
分别为参考分频器、鉴相器、低通滤波器、压控振荡器和可编程分频器组成。
图2 锁相环基本原理参考分频器用来分频输入的参考振荡器f OSC 得到f R ，可编程分频器用来分频压控振荡器f O 得到f P ，鉴相器比较f R 和f P 的频率，以观察他们的相位是否相同。
如果两个频率不同，将产生一个误差电压输入到低通滤波器，低通滤波器滤除噪声产生干净的直流电压输入到压控振荡器的频率控制输入端。
如果发生频率偏移该控制电压迅速使压控振荡器返回原频率。
环路调整控制的最终结果是f R 和f P 的频率一致，二者保持一个固定的相位差。
PLL 合成器的输出频率f O =(f OSC / R)×N。
最终fo 和fosc 频率稳定度相同。
2 硬件设计 频率合成器模块包含晶体振荡器，时钟分配器，集成锁相环芯片，放大器和滤波器见图3。
晶体振荡器输出经时钟分配器后分两路输出，一路供第一本振频率合成器做参考，另一路供第二本振频率合成器做参考。
频率合成器输出后经放大到合适的电平值进混频单元本振端口。
晶体振荡器频点选择时需考虑频率合成器的参考鉴相频率，频点值需要被f R1（225kHz）和f R2（200kHz）都能整除。
因此选用频点为14.4MHz。
时钟分配器选用STCD1020两通道输出的时钟分配器，它是一款低功耗，小体积，低附加相位噪声器件。
频率合成器芯片选用集成VCO 的锁相环芯片Si4133[2]，该款芯片具有以下几个特点：（1）外围电路简单，电路体积小，功耗低； （2）电路调试简单；（3）输出频率范围宽，RF1波段900MHz～1800MHz，RF2波段750MHz～1500MHz，IF 波段62.5MHz～1000MHz；（4）输出相位噪声低； 设计此电路时，控制线包含数据（Data）、时钟（CLK）、使能（SEN）和锁定指示（LD）。
两个频率合成器的控制线独立控制，采用RC 滤波，防止射频信号通过控制线路径传播。
需要仔细布板PCB 印制线电感[3]，设计完成后扫描其最低、最高频率，满足LO 频率覆盖范围。
放大器选用宽带集成MMIC 增益放大模块，其输出P1dB 功率13dBm，满足接收机通道内无源混频器的LO 端口10dBm 电平要求。
滤波器选用陶瓷LTCC 低通滤波器，抑制LO 信号的谐波参与接收信号互调。
设计中注意屏蔽和接地信号处理。
理论计算，鉴相频率225kHz 相比于传统方式25kHz 相位噪声可以提升10log(225/25)=9.5dBc，整数分频频率合成器中不是鉴相频率越高越好，选用225kHz 可满足系统要求。
机械与设备2017年8期︱341︱3软件算法设计(1-1) (1-2)接收机通道采用高中频变频方案时，f RF 频率的公式见式1-1，f IF1一中频的公式见式1-2，综合计算得(1-3)一本振的鉴相频率f R1为225kHz，二本振的鉴相频率f R2为200kHz，IF2为固定频点24MHz，IF1为900 MHz～901.6 MHz。
表1 频率计算表序号 射频频率（kHz）一本振频率（kHz）二本振频率（kHz）0 225000 1125000 924000 1 225025 1125225 924200 2 225050 1125450 924400 3 2250751125675924600 ┇ ┇ 8 225200 1126800 925600 92252251125225924000从表格归纳整理出，周期T=9，一本振频率以225kHz 步进与二本振频率以200kHz 步进参差调谐出射频频率。
用MATALB 编写一段程序代码如下：clear； %清屏f RFS =225000； %RF 初始频率 f RFE =400000； %RF 截止频率 f R =25； %RF 频率步进 f LO1S =1125000； %LO1初始频率 f LO2S =924000； %LO2初始频率 f R1=225； %LO1鉴相频率 f R1=200； %LO2鉴相频率 T=9； %循环周期 for i = 0:1: (f RFE - f RFS )/ f Rf LO1= f LO1S +（ round（i/T）+ round（i%T） ）* f R1； f LO2= f LO2S +（ round（i%T） ）* f R2； end经测算本振频率点符合225MHz～400MHz 频段要求。
4 测试为判断上述设计是否能够达到低相位噪声，一本振、二本振参差频率工作，工作人员编制STM32F103RCT6嵌入式软件，对频率合成器进行了数据配置，并进行了测试，采用万用表，频谱仪等性能较强的仪器。
实测结果见表2。
表2 实测结果信号 频率（MHz）幅度（dBm） 频率步进（kHz）相位噪声（dBm/Hz）@1kHzLO1 1125 10.3dBm 225 -89 LO292410.5dBm200-92通过对测试结果的发现，以上设计在实际电台接收机中运行稳定，工作可靠，指标满足设计要求。
5 结束语介绍了锁相环频率合成器的工作原理，简要叙述了该频率合成模块的软、硬件设计，并实际测试其性能指标，验证适用于超短波电台25kHz 频率步进，低相位噪声的应用。
参考文献：[1]王燕君.软件无线电跳频电台接收机射频前端设计[J].电讯技术,2012,(06):969-973.[2]Silicon Laboratories INC.Dual-Band RF Synthesizer with Integrated VCOs for Wireless Communication. 2003.[3] AN31 Inductor Design for the Si41xx Synthesizer Family. Rev.1.2 3/01 2001.（上接第 300 页）（3）计算接地装置①垂直接地体单根接地电阻的计算为： R cd ＝ρ/2πl·ln41/d＝2.6×104/2×3.14×3.5·ln4×3.5/0.84×0.05 ＝68.72Ω②屏蔽系数的确定需根据垂直接地体的根数进行确定，由此可以计算出闭合装置的接地周长为：L＝[（1.5×2+40）+（1.5×2+50）] ×2 ＝192m各接地体之间的距离a 在6m-7m 之间，根据垂直接地体的根数n=30，高、低压配电装置接地线大于等于两根与接地装置进行连接，则由a/L=2可确定屏蔽系数：ηc = 0.6。
由接地装置接地线的热稳定性校验可知，若要符合使用标准，接地线需要满足：S min ≤40×5=200mm24 结语现阶段的35kV 变电站防雷接地保护设计来说，还有很大的创新和发展空间，本文通过对35kV 变电站防雷接地保护设计的探讨，对接地电阻值的计算、土壤电阻率的确定以及接地装置的计算进行了分析，对变电站防雷接地保护设计具有一定的参考意义。
参考文献：[1]董向征.35/10kV 总降压变电站电气设计与防雷保护研究[J].价值工程.2013(36).[2]李博.35kV 变电站设备改造思路和设计完善[J].工业设计.2015(07). [3]牟世超,路兴平.变电站设备改造思路及设计优化方案探究[J].电子制作.2013(16).（上接第 339 页）焊接封底必须彻底。
第五，注意坡口两侧边缘处的融合情况，发现未熔合问题后及时予以处理。
5 焊瘤5.1 问题成因焊瘤质量缺陷的成因：第一，熔池温度过高。
第二，运条不均匀。
第三，电流过大，电弧过长等。
5.2 防止措施第一，对熔池的温度进行有效控制，或者在熔池温度比较低的情况下进行焊接。
第二，对焊接进行严格选拨，若选择碱性焊条，应采用短弧焊接。
6 弧坑6.1 问题成因弧坑质量缺陷的成因：第一，熄弧时间过短，中间发生过中断问题；第二，焊接时，电流过大。
第三，由于焊缝表面有焊瘤和夹渣等质量缺陷，进而造成了弧坑问题。
6.2 防止措施 第一，收弧时，焊条作短时间停留。
第二，采用多次环形运条。
第三，对焊接电流的大小进行严格控制，避免过大或过小。
第四，认真落实焊瘤和夹渣焊接质量缺陷的防止措施，可避免弧坑问题发生。
7 结语综上所述，金属材料焊接时的质量缺陷较多，要针对这些质量缺陷成因采用针对性的控制措施，方能从根本上防止发生质量缺陷，保证金属焊接质量。
此外，还应提高焊接人员的操作水平，减少操作失误，也利于提高焊接质量。
参考文献：[1]解利芹.金属材料焊接中的主要缺陷与措施分析[J].山西冶金，2016，（04）：121-123.[2]姜哮龙.金属材料焊接中的缺陷分析及对策探讨[J].科技传播，2014，（21）：112+217.[3]王伟.金属材料焊接成型中的主要缺陷及控制措施探究[J].建材与装饰，2016，（53）：178-179.作者简介：胡笛（1990-），男，助理工程师，本科，从事冷轧工艺方面工作。