第十课-ADSP处理器存储类接口设计

管脚 1 3 5 7 9 11 13 15 17 19 21 23 25 27
管脚 2 4 6 8 10 12 14 16 18 20 22 24 26 28
信号 地 I/O I/O I/O I/O I/O I/O I/O I/O N.C Ground Ground Ground CSEL
方向
名称 地
A1 A2 AOE# AWE# PF10 PF11 D7:0 ADSP-BF533
ALE CLE RD# WR# R/B# CS# I/O7:0 K9F1208U0M
ADSP-BF533与NAND Flash的连接框图
引脚名
引脚功能
引脚名
引脚功能
I/O0 ~ I/O7
数据输入/输出 地址锁存使能 读使能 写保护 准备/忙输出
I/O I/O I/O I/O I/O I/O I/O I/O
数据线位 数据线位 数据线位 数据线位 数据线位 数据线位 数据线位 数据线位 (编码管脚) 地 地 地 器件选择
I I I O
DMARQ /DIOW /DIOR IORDY
DMA确认
中断请求 地址位1 地址位0 芯片选择0 驱动器激活
I
IDE_D_TER8 IDE_D_TER9 IDE_D_TER10 IDE_D_TER11 IDE_D_TER12 IDE_D_TER13 IDE_D_TER14 IDE_D_TER15
3V3 R139 10K
IDE_IOW IDE_IOR IOCHRDY DMAACK IDE_A1 IDE_A0 /IDE_CS0 DASP#

硬件接口设计
系统框图
D[15:0]
U26 D0 D1 D2 D3 D4 D5 D6 D7 /AOE /AOE /IDE_OE 2 3 4 5 6 7 8 9 1 19 A0 A1 A2 A3 A4 A5 A6 A7 DIR OE 74LVC245 U27 D8 D9 D10 D11 D12 D13 D14 D15 R138 3V3 10K 2 3 4 5 6 7 8 9 1 19 A0 A1 A2 A3 A4 A5 A6 A7 DIR OE 74LVC245 U25 /AWE /ARE /AWE /ARE A3 A2 A1 IDE_PORT_CS1 IDE_PORT_CS0 3V3 /IDE_OE 1 19 2 3 4 5 6 7 8 9 A0 A1 A2 A3 A4 A5 A6 A7 DIR OE 74LVC245 B0 B1 B2 B3 B4 B5 B6 B7 18 17 16 15 14 13 12 11 IDE_IOW IDE_IOR IDE_A2 IDE_A1 IDE_A0 /IDE_CS1 /IDE_CS0 R140 10K R141 10K B0 B1 B2 B3 B4 B5 B6 B7 18 17 16 15 14 13 12 11 IDE_D_TER8 IDE_D_TER9 IDE_D_TER10 IDE_D_TER11 IDE_D_TER12 IDE_D_TER13 IDE_D_TER14 IDE_D_TER15 B0 B1 B2 B3 B4 B5 B6 B7 18 17 16 15 14 13 12 11 IDE_D_TER0 IDE_D_TER1 IDE_D_TER2 IDE_D_TER3 IDE_D_TER4 IDE_D_TER5 IDE_D_TER6 IDE_D_TER7
CLE
命令锁存使能 片选 写使能 未使用 电源(+2.7V~3.6V)
ALE
CE
RE
WE
WP
NC
R/B
VCC
VSS
地
K9F2G08引脚说明
D7-0
Decap
NandFlash
0.1uF
C37
G
D
D
D
D
D
D
D
D
3V3
N
7
6
5
4
3
2
1
0
D
0.1uF
C38
4
4
4
4
3
3
3
2
4
3
2
1
2
1
0
9
K9F1208
U20A
IDE_PORT_CS1 IDE_PORT_CS0
1 2
/RE SE T
U24A
74LVC08 A Y B 3
/RE SE T
J32 1 3 5 7 9 11 13 15 17 21 23 25 27 29 31 33 35 37 39 RESET DATA7 DATA6 DATA5 DATA4 DATA3 DATA2 DATA1 DATA0 DMAREQ IOW IOR IOCHRDY DMAACK IRQ ADDR1 ADDR0 CS0 DASP IDE-CONN DR40SM
IO7
IO6
IO5
IO4
IO3
IO2
IO1
IO0
CHIP
FLASH
RDY/B
CLE
ALE
W W
R
C
S
E
E
E E
P
6
7
8
9
1
1
1
1
6
7
8
9
G
N
D 0
R61
/ARE
FLASH_CE
FLASH_CLE
FLASH_ALE
/AWE
4K7
R243
总
线 0
R60
1
R132
0
忙 K
输
出
3V3
PF11
3V3
ADSP-BF533

管脚
信号
1
+12V
2
+12V地
3
+5V地
4
+5V
ATA协议电源管脚定义
名称 复位 数据线位7 数据线位 数据线位 数据线位 数据线位 数据线位 数据线位 数据线位 地 DMA请求 I/O写 I/O读 I/O准备好
方向 I I/O I/O I/O I/O I/O I/O I/O I/O
信号 /RESET DD7 DD7 DD7 DD7 DD7 DD7 DD7 DD7 Ground
A
A
2
1
SD/MMC接口设计
简介
SD卡即安全数码卡（Secure Digital Card），由松下公司、东芝公司和 美国SANDISK公司共同开发研制的多功能存储卡，具有大容量、高性 能、安全等多种优点。SD卡具有很好的兼容性、较小的体积，主要用 于数码相机、数码摄像机、PDA及手机等数码产品。 MMC卡是由美国SANDISK公司和德国西门子公司在1997年共同开发研 制的一种多功能存储卡。MMC卡采用7针接口，主要应用于数码相机、 手机和一些PDA产品。MMC卡在一定程度上改善了CF卡读写速度慢的 缺点，并且体积轻巧。MMC卡4.0标准提供了更宽的数据带宽和更快的 传输速率，并支持双电压操作模式，工作在52MHz× 8Bit模式时，数据 传输率可达52MB/s。 SD卡有9个引脚，主要引脚的定义与MMC卡区别不大，凡是能够使用 SD的设备通常都能使用MMC卡，因此SD卡相比MMC卡具有更好的兼 容性，本节以SD卡为例介绍ADSP-BF533与SD卡的接ER5 IDE_D_TER4 IDE_D_TER3 IDE_D_TER2 IDE_D_TER1 IDE_D_TER0
DATA8 DATA9 DATA10 DATA11 DATA12 DATA13 DATA14 DATA15 KEY
4 6 8 10 12 14 16 18 20
PF8 PF9 PF7 PF6 PF5 PF4 D7:0 ADSP-BF533
ALE CLE RD# WR# R/B# CS# I/O7:0 K9F1208U0M
ADSP-BF533与NAND Flash的连接系统框图

通 过 ADSP-BF533 的 外 部 总 线 接 口 （ EBIU ） 和 两 个 GPIO 口 实 现 与 NAND Flash的连接，EBIU提供数据接口，PF口提供片选及状态标志。 标准的NAND Flash在读数据期间要求CE#保持有效，所以为了兼容标 准NAND Flash和不需要片使能的Flash，利用一个GPIO口来驱动CE#， 其他信号线都与EBIU口相应的信号线连接。
CSEL IO16 PDIAG ADDR2 CS1
28 32 34 36 38
IDE_A2 /IDE_CS1
D9 LED GND
IDE_PORT_CS1 IDE_PORT_CS0
R191 1K
3V3
硬件连接 示意图
NAND Flash接口设计
flash简介及选型
Flash存储技术适用于对供电敏感的高存储密度的设备，比如在PDA， 数码相机，PMP以及其他移动通信设备。Blackfin®系列处理器适合应 用于高性能低功耗移动设备，所以实现Blackfin®处理器与Flash的连接 是很有意义的 。 NOR Flash和NAND Flash是现在市场上两种主要的非易失闪存技术。 Intel公司于1988年首先开发出NOR Flash技术，打破了原来EPROM和 EEPROM一统天下的局面。1989年东芝公司发布了另一种新型的Flash 结构：NAND Flash，这种Flash具有更低的成本，更高的性能，而且可 以轻松升级。 NOR Flash主要当成ROM使用，NAND Flash主要作为海量存储器，这 主要是由他们的特性决定的。

SPI引脚及连接 ：SPI总线为主从工作方式，由一个主控制器和多个从 控制器或外设组成，从控制器或外设只有在主控制器发出指令后才能接 收或发送数据。SPI总线一般由4根通信线组成：1根发送串行数据通信 线、1根接收串行数据通信线、1根通信目标选择线和1根同步时钟线。
SCLK 主 机 MOSI MISO
O I I I O
/DMACK
INTRQ DA1 DA0 /CS0 /DASP
29
31 33 35 37 39
30
32 34 36 38 40
Ground
IOCS16 PDIAG DA2 /CS1 Ground I I O
地
16位传输 通过自检 地址位2 芯片选择2 地
IDE引脚定义
IDE硬盘与ADSP-BF533的接口设计

NAND
Flash与ADSP-BF533的接口设计 ADSP-BF533可以采用两种方法实现其与NAND Flash的连接：通 过GPIO口或者EBIU扩展（ADSP-BF533没有专门的片上NAND Flash控制器）。

通过GPIO口来输出NAND Flash所需要的所有的控制信号实现与NAND Flash的连接，这种方法需要精确的时间延时以满足NAND Flash的时序 要求。

IDE接口简介
IDE的英文全称为“Integrated Drive Electronics”，即“电子集成驱动 器”，有时也称为ATA（Advanced Technology Attachment）总线接口， 它的本意是指把硬盘控制器与盘体集成在一起的硬盘驱动器。把盘体与 控制器集成在一起的做法减少了硬盘接口的电缆数目与长度，数据传输 的可靠性得到了增强。 IDE接口设备可以通过一条40针的带状电缆与主机相连，线缆的长度不 能超过18英寸，在Ultra DMA模式下必须使用80针的带状电缆。连接器 通常安装在线缆的两端，其中一端连接主机，另一端有两个连接器，可 以同时连接两个硬盘。
OUT3
OUT2
OUT1
从机 1 CS
从机 2 CS
ADSP处理器存储类接口设计
硬盘接口设计 Flash接口设计
IDE
NAND
SD/MMC接口设计 CF接口设计
IDE 硬盘接口设计

概述
ADSP-BF533处理器是16/32 bit嵌入式处理器，广泛应用在数字家庭 娱乐，网络和流媒体，汽车远程信息处理和娱乐系统，数字无线电， 以及移动电视等，在应用中有时会涉及到大量的数据存储，单纯依靠 Flash或者是各种数码存储卡很难满足应用需求，这就需要有一种大容 量高稳定性的廉价存储设备。 硬盘作为PC机上的一种通用设备，具有存储容量大、可靠性高的特性， 而且随着技术的不断进步这一特点更加突出。
FLASH_CE
FLASH_CLE
FLASH_ALE
ARW AWE
D7:0
PF11
A
A
1
2
ADSP-BF533与K9F1208U0M的硬件连接原理图
0 R58 0 NANDFLASH_CE D7-0 PF11 A A 2 1 CPLD I/O I/O I/O I/O /ARE /AWE
R39
0
R30

SD卡主要特性
供电电压：2.7V~3.6V 支持存储器错误校正 支持两种数据传输方式：SD模式和SPI模式 带密码保护和带电插拔保护 低电压消耗，自动断电及自动睡醒，智能电源管理

SPI接口简介
SD卡有两种工作模式：SD模式和SPI模式，SD模式具有较高的传 输速度，SPI模式具有简单的接口设计和方便的读写操作，可以很 方便地实现与DSP的连接。