去耦电容的配置

合集下载

去耦、旁路电容

在电子电路中，去耦电容和旁路电容都是起到抗干扰的作用，电容所处的位置不同，称呼就不一样了。对于同一个电路来说，旁路（bypass）电容是把输入信号中的高频噪声作为滤除对象，把前级携带的高频杂波滤除，而去耦（decoupling）电容也称退耦电容，是把输出信号的干扰作为滤除对象。去耦电容用在放大电路中不需要交流的地方，用来消除自激，使放大器稳定工作。

去耦和旁路电容的作用，一方面是集成电路的蓄能电容，另一方面旁路掉该器件的高频噪声。数字电路中典型的去耦电容值是0.1μF。这个电容的分布电感的典型值是5nH。0.1μF 的去耦电容有5nH的分布电感，它的并行共振频率大约在7MHz左右，也就是说，对于10MHz以下的噪声有较好的去耦效果，对40MHz以上的噪声几乎不起作用。1μF、10μF 的电容，并行共振频率在20MHz以上，去除高频噪声的效果要好一些。每10片左右集成电路要加一片充放电电容，或1个蓄能电容，可选10μF左右。最好不用电解电容，电解电容是两层薄膜卷起来的，这种卷起来的结构在高频时表现为电感。要使用钽电容或聚碳酸酯电容。去耦电容的选用并不严格，可按C=1/F，即10MHz取0.1μF，100MHz取0.01μF

100nf的去耦半径

一、100nf去耦电容的原理与作用

在电子系统中，去耦电容被广泛应用于滤除电源线上的噪声和干扰，以确保电路的稳定运行。去耦电容，也称为旁路电容，其主要作用是提供高频噪声的一个低阻抗路径，从而防止这些噪声干扰到敏感的电路部分。

100nf的去耦电容是一个常见的规格，其容量值在电路设计中具有特定的意义。首先，我们要了解其工作原理：当噪声电压施加到去耦电容上时，它会形成一个回路，使得高频噪声以最短的路径通过低阻抗的电容回到电源，从而消除噪声对电路的影响。

二、100nf电容的理想去耦半径计算

理想情况下，去耦半径是指去耦电容能够有效地滤除噪声的最大距离。这一半径的确定与多种因素有关，如信号的频率、导线的电感和电阻、电容的等效串联电阻（ESR）等。

对于100nf的去耦电容，其理想去耦半径可以通过以下公式进行计算：

理想去耦半径（m）= 根号下（L/pi×f×C）

其中，L是导线的电感（H），f是信号的频率（Hz），C是去耦电容的容量（F）。

在实际应用中，由于各种因素的影响，理想去耦半径的计算可能需要进行一些调整。例如，导线的电感和电阻、电容的ESR等都会影响到实际的去耦效果。因此，在确定去耦半径时，需要进行综合考虑。

三、实际应用中的考虑因素

在实际应用中，去耦半径的确定需要考虑以下几个因素：

1.信号的频率：高频信号需要更小的去耦半径，因为高频噪声更容易通过短的路径被滤除。

2.导线的电感和电阻：长导线的电感和电阻会限制电流的流动，从而影响去耦效果。因此，在确定去耦半径时，需要考虑导线的长度和截面积。

微处理器电源引脚上的去耦(旁路)电容

下载提示：该文档是本店铺精心编制而成的，希望大家下载后，能够帮助大家解决实际问题。文档下载后可定制修改，请根据实际需要进行调整和使用，谢谢!本店铺为大家提供各种类型的实用资料，如教育随笔、日记赏析、句子摘抄、古诗大全、经典美文、话题作文、工作总结、词语解析、文案摘录、其他资料等等，想了解不同资料格式和写法，敬请关注!

Download tips: This document is carefully compiled by this editor. I hope that after you download it, it can help you solve practical problems. The document can be customized and modified after downloading, please adjust and use it according to actual needs, thank you! In addition, this shop provides you with various types of practical materials, such as educational essays, diary appreciation, sentence excerpts, ancient poems, classic articles, topic composition, work summary, word parsing, copy excerpts, other materials and so on, want to know different data formats and writing methods, please pay attention!

去耦电容

设计印刷线路板时，每个集成电路的电源，地之间都要加一个去耦电容。去耦电容

有两个作用：一方面是本集成电路的蓄能电容，提供和吸收该集成电路开门关门瞬间的充

放电能；另一方面旁路掉该器件的高频噪声。数字电路中典型的去耦电容为0.1uf的去耦电

容有5nH分布电感，它的并行共振频率大约在7MHz左右，也就是说对于10MHz以下的噪声有

较好的去耦作用，对40MHz以上的噪声几乎不起作用。

1uf，10uf电容，并行共振频率在20MHz以上，去除高频率噪声的效果要好一些。在电源进

入印刷板的地方和一个1uf或10uf的去高频电容往往是有利的，即使是用电池供电的系统也

需要这种电容。

每10片左右的集成电路要加一片充放电电容，或称为蓄放电容，电容大小可选10uf。最好

不用电解电容，电解电容是两层溥膜卷起来的，这种卷起来的结构在高频时表现为电感，

最好使用胆电容或聚碳酸酝电容。

去耦电容值的选取并不严格，可按C=1/f计算；即10MHz取0.1uf，对微控制器构成的系统，

取0.1~0.01uf之间都可以。

去耦者，去耦合也。

先说说耦合couple：耦合就是把信号由本极电路送给下一级电路。耦合可以通过电阻、电容或者电感来实现。其中电容耦合是最常用的（因为电容隔离了DC分量，静态点比较容易设计），非DC信号通过电容产生的耦合作用传递到下一级，最典型的耦合是CR电路（也就是阻容耦合）。实现比较理想的阻容耦合的条件是信号的周期远远小于RC的乘积（也就是时间常数），阻容耦合的实质是：因为信号变化得比较快，电容还来不及充电或者放电（可以认为此时电容两端的电压保持不变），于是输入信号怎样变化，加到电阻上的电压也跟随着变化。可翻翻模电书的“电容充电放电”看看。

去耦电容的容值计算和布局布线

有源器件在开关时产生的高频开关噪声将沿着电源线传播。去耦电容的主要功能就是提供一个局部的直流电源给有源器件，以减少开关噪声在板上的传播，和将噪声引导到地。

去耦电容的容值计算

去耦的初衷是：不论IC对电流波动的规定和要求如何都要使电压限值维持在规定的允许误差范围之内。

使用表达式：

C·⊿U=I·⊿t

由此可计算出一个IC所要求的去耦电容的电容量C。

⊿U是实际电源总线电压所允许的降低，单位为V。

I是以A（安培）为单位的最大要求电流；

⊿t是这个要求所维持的时间。

xilinx公司推荐的去耦电容容值计算方法：

推荐使用远大于1/m乘以等效开路电容的电容值。

此处m是在IC的电源插针上所允许的电源总线电压变化的最大百分数，一般IC的数据手册都会给出具体的参数值。

等效开路电容定义为：

C=P/(f·U^2)

式中：

P——IC所耗散的总瓦数；

U——IC的最大DC供电电压；

f——IC的时钟频率。

一旦决定了等效开关电容，再用远大于1/m的值与它相乘来找出IC所要求的总去耦电容值。然后还要把结果再与连接到相同电源总线电源插针的总数相除，最后求得安装在每个连接到电源总线的所有电源插针附近的电容值。

去耦电容选择不同容值组合的原因：

在去耦电容的设计上，通常采用几个不同容值（通常相差二到三个数量级，如0.1uF与10uF），基本的出发点是分散串联谐振以获得一个较宽频率范围内的较低阻抗。

电容谐振频率的解释：

由于焊盘和引脚的原因，每个电容都存在等效串联电感（ESL），因此自身会形成一个串联谐振电路，LC串联谐振电路存在一个谐振频率，随着电力的频率不同，电容的特性也随之变化，在工作频率低于谐振频率时，电容总体呈容性，在工作频率高于谐振频率时，电容总体呈感性，此时去耦电容就失去了去耦的效果，如下图所示。因此，要提高串联谐振频率，就要尽可能降低电容的等效串联电感。

去耦电容的配置

去耦电容不是一般称的滤波电容,滤波电容指电源系统用的,去藕电容则是分布在器件附近或子电路处主要用于对付器件自身或外源性噪声的特殊滤波电容,故有特称——去耦电容,去耦指“去除(噪声)耦合”之意.

1、去耦电容的一般配置原则

● 电源输入端跨接一个10~100uF的电解电容器,如果印制电路板的位置允许,采用100uF以上的电解电容器的抗干扰效果会更好.

● 为每个集成电路芯片配置一个0.01uF的陶瓷电容器.如遇到印制电路板空间小而装不下时,可每4~10个芯片配置一个1~10uF钽电解电容器,这种器件的高频阻抗特别小,在500kHz~20MHz范围内阻抗小于1Ω,而且漏电流很小(0.5uA以下).

● 对于噪声能力弱、关断时电流变化大的器件和ROM、RAM等存储型器件,应在芯片的电源线(Vcc)和地线(GND)间直接接入去耦电容.

● 去耦电容的引线不能过长,特别是高频旁路电容不能带引线.

● 在印制板中有接触器、继电器、按钮等元件时．操作它们时均会产生较大火花放电,必须RC 电路来吸收放电电流.一般R 取 1 ~ 2K,C取2.2 ~ 47UF.

● CMOS的输入阻抗很高,且易受感应,因此在使用时对不用端要接地或接正电源.

● 设计时应确定使用高频低频中频三种去耦电容,中频与低频去耦电容可根据器件与PCB功耗决定,可分别选47-1000uF和470-3300uF;高频电容计算为: C="P/V"*V*F.

● 每个集成电路一个去耦电容.每个电解电容边上都要加一个小的高频旁路电容.

● 用大容量的钽电容或聚酷电容而不用电解电容作电路充放电储能电容.使用管状电时,外壳要接地.

4.7uf去耦电容

4.7uF去耦电容是一种常见的电子元件，它通常用于电路中的

去耦（bypass）作用。去耦电容的作用是在电路中提供一个低阻抗

的路径，以便将高频噪声或波动从电源或信号线中滤除，从而保持

电路的稳定性和可靠性。

从电路角度来看，4.7uF去耦电容可以用于直流电源滤波，消

除电源中的纹波，提供稳定的直流电压给后续电路使用。它还可以

用于模拟电路中的耦合和解耦，以确保信号的传输和接收质量。在

数字电路中，它可以用于稳定逻辑门的工作电压，减少电源噪声对

数字信号的干扰。

从元件参数来看，4.7uF表示电容的数值，单位为微法（uF），这意味着它可以存储一定数量的电荷，并且对于低频和中频信号有

较好的响应特性。而对于高频信号，它也有一定的去耦效果，但需

要结合其他元件来提高整体的去耦效果。

总的来说，4.7uF去耦电容在电子电路中扮演着重要的角色，

通过提供低阻抗的通路来滤除噪声和波动，保证电路的正常工作。

在实际应用中，需要根据具体的电路设计和要求来选择合适的去耦电容，并且合理布局和连接以发挥最佳的去耦效果。

去耦电容选择原则

1. 去耦电容的容值应选择足够大，以提供足够的电流响应能力。一般来说，容值在10uF或以上是比较常见的选择。

2. 选择电容器时，应注意其最大工作电压是否符合电路要求，以避免电容器过压损坏。

3. 需要注意电容器的尺寸和重量，以确保其可以适应所设计的电路板和整体产品结构。

4. 可以考虑使用低阻抗的电解电容器（如固态铝电解电容器）来减小电路中的串扰和噪声。

5. 根据电路的特性，可以选择使用不同类型的电容器，如铝电解电容器、固态铝电解电容器、陶瓷电容器等。

6. 在选择电解电容器时，应注意其额定寿命和温度范围是否符合电路的要求。

7. 对于需要高频去耦的电路，可以选择使用陶瓷电容器，因为其具有较低的ESR（等效串联电阻）和较好的高频性能。

8. 可以根据电路的需求选择使用多个并联的去耦电容器，以提高去耦效果和系统稳定性。

去耦电容的容值计算和布局布线

去耦电容是一种常见的电子电路组件，用来消除电源电压中的小幅度变化和高频噪声，保持电路的稳定性和准确性。去耦电容的容值计算和布局布线对于电子电路的设计和实施非常重要。在本文中，我们将详细介绍去耦电容的容值计算和布局布线的一些基本原则和步骤。

一、容值计算：

容值计算是确定去耦电容的容量大小的过程。容值的选择取决于被去耦电路的功耗和工作频率。下面是一些常见的容值计算方法：

1.基本原则：根据供电电路的功耗和工作频率，选择一个合适的容值范围。一般来说，容值越大，电路的抗干扰能力越强。但是过大的容值可能导致电容器体积过大、成本上升等问题。

2.能量平衡法：通过估计电路的能量变化情况，选择一个合适的容值范围。根据传输速率和功耗等参数，计算出电路在单位时间内的能量变化量，然后根据能量变化量和容量大小的关系来确定一个合适的容值范围。

3.经验法则：通常情况下，可以参考一些经验法则来选择去耦电容的容值。例如，对于数字电路，可以使用供电电流的10%作为参考容值；对于模拟电路，可以使用供电电流的1%作为参考容值。

二、布局布线：

布局布线是指去耦电容在电路板上的位置和连接方式。正确的布局布线可以提高电路的抗干扰能力和信号完整性。

1.位置选择：尽量将去耦电容放置在供电接口附近，以最大限度地去除电源电压中的噪声。可以通过模拟电路和数字电路分区的方式来布局。

2.布线方式：一般来说，去耦电容与供电引脚之间需要短而粗的连接

线路，以降低电阻和电感。可以使用直接连接方式或者通过PCB布线来实现。在进行PCB布线时，尽量缩短去耦电容与电源引脚之间的距离，降低

退藕电容的一般配置原则

1.14.1、退藕电容的一般配置原则

1.电源输入端跨接10~100uf的电解电容器。如有可能，接100uf 以上的更好。

2.原则上每个集成电路芯片都应布置一个0.01pf的瓷片电容，如遇印制板空隙不够，可每4~8个芯片布置一个1~10pf的但电容。

3.对于抗噪能力弱、关断时电源变化大的器件，如ram、rom存储器件，应在芯片的电源线和地线之间直接入退藕电容。

4、电容引线不能太长，尤其是高频旁路电容不能有引线。此外，还应注意以下两点：

a、在印制板中有接触器、继电器、按钮等元件时．操作它们时均会产生较大火花放电，必须采用附图所示的rc电路来吸收放电电流。一般r取1~2k，c取2.2~47uf。

b、cmos的输入阻抗很高，且易受感应，因此在使用时对不用端要接地或接正电源。

由于大部分能量的交换也是主要集中于器件的电源和地引脚，而这些引脚又是独立的直接和地电平面相连接的。这样，电压的波动实际上主要是由于电流的不合理分布引起。但电流的分布不合理主要是由于大量的过孔和隔离带造成的。这种情况下的电压波动将主要传输和影响到器件的电源和地线引脚上。

为减小集成电路芯片电源上的电压瞬时过冲，应该为集成电路芯片添加去耦电容。这可以有效去除电源上的毛刺的影响并减少在印制板上的电源环路的辐射。

当去耦电容直接连接在集成电路的电源管腿上而不是连接在电源层上时，其平滑毛刺的效果最好。这就是为什么有一些器件插座上带有去耦电容，而有的器件要求去耦电容距器件的距离要足够的小。

去耦电容配置的一般原则如下：

●电源输入端跨接一个10～100uF的电解电容器，如果印制电路板的位置允许，采用100uF以上的电解电容器的抗干扰效果会更好。

去耦电容的选择

去耦电容的选择详解

退耦电容需要满足两个要求，一个是容量需求，另一个是ESR需求。也就是说一个0.1uF的电容退耦效果也许不如两个0.01uF电容效果好。而且，0.01uF电容在较高频段有更低的阻抗，在这些频段内如果一个0.01uF电容能达到容量需求，那么它将比0.1uF电容拥有更好的退耦效果。

很多管脚较多的高速芯片设计指导手册会给出电源设计对退耦电容的要求，比如一款500多脚的BGA封装要求3.3V电源至少有30个瓷片电容，还要有几个大电容，总容量要200uF以上…

每路输入都有10nF和100nF滤杂讯，同时为了稳定压降，接有一个10uF的大电容。一般来说，小电容需要靠近芯片，而且每个Pin 一个。大电容则可放远点。

对于电源输出部分来说，除一般原则，需要考虑器件峰值电流较大，把电平拉下来的可能。因此需要一颗大电容，一般10uF以上，数字电路中典型的去耦电容值是0.1μF。这个电容的分布电感的典型值是5μH。0.1μF的去耦电容有5μH的分布电感，它的并行共振频率大约在7MHz左右，也就是说，对于10MHz以下的噪声有较好的去耦效果，对40MHz以上的噪声几乎不起作用。1μF、10μF的电容，并行共振频率在20MHz以上，去除高频噪声的效果要好一些。每10片左右集成电路要加一片充放电电容，或1个蓄能电容，可选10μF左右退藕电容的一般配置原则

1. 电源输入端跨接10 ~100uf的电解电容器。如有可能，接100uf以上的更好。

2. 原则上每个集成电路芯片都应布置一个0.01pf的瓷片电容，如遇印制板空隙不够，可每4~8个芯片布置一个1 ~ 10pf的但电容。

去耦电容的配置原则

去耦电容（Decoupling capacitor）是在电子电路中常用的元件，用于提供电流瞬态补偿和滤波作用，以保持电路的稳定性和抑制干扰。以下是去耦电容的配置原则：

1. 配置位置：去耦电容应尽量靠近目标芯片的电源引脚。这样可以最大限度地缩短电流路径，减少所经过的电阻和电感，提供更好的补偿效果。

2. 大小选择：去耦电容的大小应根据目标芯片的需求和工作频率来选择。一般而言，较大的电容值能够提供更好的瞬态补偿效果。常见的去耦电容值通常在几十微法（uF）到几百微法（uF）范围内。

3. 多电容并联：针对不同频率范围的干扰，可以配置多个电容并联来实现更好的滤波效果。例如，可以同时配置一个较小容值的陶瓷电容和一个较大容值的电解电容，以满足高频和低频噪声的补偿需求。

4. ESR选择：等效系列电阻（ESR）是电容器内部的电阻，也会影响去耦电容的性能。为了获得更好的高频响应和降低共振问题，可以选择具有较低ESR值的电容。

5. 电容类型选择：常见的去耦电容有陶瓷电容、铝电解电容等。陶瓷电容具有快速充放电能力和良好的高频特性，适用于高速数字电路；铝电解电容容量较大，适用于供电稳压和较低频的补偿。

需要注意的是，去耦电容的配置需要充分考虑目标芯片的工作环境、频率特性和噪声源情况。不同的应用场景可能需要不同的配置方式和参数选择。因此，建议在实际设计中结合具体情况进行综合考虑，并进行实际测试和优化。

去耦电容的布局与布线

去耦电容放置在负载器件的电源和地之间，主要有两个作用：一方面是作为负载器件的蓄能电容，避免由于电流的突变而使电压下降，相当于滤除纹波；另一方面旁路掉该器件的高频噪声。在很多设计中，去耦电容通常使用容量相差一个数量级以上的两个甚至更多的电容并联，为的是提高电源供应电路从高到低频的瞬态响应。

理论上电容越大，低频的通过性越好，滤波效果也越好，但电容器的原理和结构也决定了大容量电容的分布参数，如等效电感和等效电阻都明显高于小电容，同时PCB走线也存在一定的分布参数。只是这些分布参数的在低频时表现并不明显，所以布局安排上可以将大容量电容放得远离有源器件一些。

随着工作频率升高，滤波器件的感抗和PCB线路感抗开始呈现，且频率越高感抗越大，对供电回路的纹波影响越明显，因此需要选用感抗小的小容量电容提供良好的去耦。同时还应缩短滤波电容两端到负载的电源与地的距离，尽可能将去耦电容和负载器件放置在同一层。为降低EMI，也应尽量减小电源线和地回路之间包围的面积。

以下图例都是说明如何设计良好的去耦电路拓扑结构和布线策略。

图1各种布线方式对去耦质量的影响

图2 两种拓扑结构的对比

图3 多器件时两种去耦布线的对比

图4 如何减小电源和地回路所包围的面积

思考一下：对于稳压器，其输入端、输出端的电容如何放置？

以上图片均来自互联网，仅供研究、学习之用。

单片机去耦电容作用

单片机去耦电容作用是非常重要的，因为去耦电容的作用能够提供防干扰效果，从而保证单片机的正常工作。接下来，我们将详细介绍单片机去耦电容的作用和实现方式。

2. 单片机去耦电容应该如何选型

单片机去耦电容的选型需要根据单片机的工作频率和电源电压来决定。一般来说，单片机工作频率越高，需要的去耦电容就越大。电源电压也是影响去耦电容选型的因素之一。

在实际应用中，可以根据单片机厂商提供的去耦电容选型公式来确定具体的电容值。ST公司的STM32系列单片机，其去耦电容的选型公式为：

Cdec = Imax × Vdec / (ΔV × Fosc)

Cdec为单片机去耦电容的容值；Imax为单片机最大电流；Vdec为电压下降值，一般为0.3V；ΔV为电容器耐压值；Fosc为单片机操作频率。

3. 单片机去耦电容的实现方式

单片机去耦电容的实现方式一般有两种，一种是使用表面贴装电容，另一种是使用插件式电容。

表面贴装电容常用于小型电子产品中，其特点是体积小，重量轻，可以在PCB板的两侧安装，使得整个电路板更加紧凑。插件式电容则一般用于大型电子产品中，其特点是具有更好的耐用性和更大的电容值，但是体积较大，需要占用更多的空间。

1) 正确放置电容：将去耦电容放置在单片机电源引脚和电源电容之间，这样可以很好地滤除高频噪声。

2) 选择适当的引脚连接方式：将去耦电容与单片机连接的引脚长度要尽量短，同时最好使用银河屏蔽线等有一定抗干扰能力的线材来连接。

3) 正确的板布局：将去耦电容尽可能靠近单片机，同时在设计PCB板时还应尽量减少电源线的长度，从而降低由于线路电阻和电感产生的电流噪声。

47uf和100nf并联去耦电路

去耦电路（Decoupling Circuit）是一种常见的电子电路设计中

的技术手段，用于消除高频信号的噪声和稳定电源电压。去耦电路中，47uf和100nf电容并联使用是一种常见的配置。

在电子设备中，信号源通常会产生各种频率的高频噪声。这些噪

声会通过电源线路传递到其他器件，并且会对正常的电路运行产生干扰。去耦电路的作用就是通过在电源线路上增加适当的电容，可以让

高频噪声优先通过电容短路消除，从而提高整个电路的稳定性和抗干

扰能力。

对于一个去耦电路来说，两个电容的并联是一种常见的方式。其中，47uf的大电容的作用相当于一个短路，能够让高频噪声优先通过

该电容以短路的形式流入地线，从而达到消除噪声的目的。而100nf

的小电容则起到一个高频滤波器的作用，能够将高频噪声引导至地线。

首先，我们来看47uf电容，并联后对去耦电路的影响。47uf电容的特点是电容值较大，可以提供一个稳定的电源电压。在高频信号传

递过程中，该电容呈现出一个短路的状态，使得高频噪声能够更容易

地流入地线，达到消除噪声的效果。这也就是去耦电路中大电容的作用。

接下来，我们再来看100nf电容的作用。100nf电容的特点是电容值较小，能够提供一个较低的阻抗值，这对于高频噪声的滤波效果是非常有效的。100nf电容相当于一个高频滤波器，它能够将高频噪声引导至地线，从而减少信号源产生的高频噪声对其他器件的干扰。

在并联连接这两个电容的时候，我们能够充分利用它们各自的特点，达到更好的去耦效果。47uf电容主要起到了稳定电源电压和短路高频噪声的作用，而100nf电容则能够更好地去除高频噪声。

退耦电容取值

退耦电容是用于电子电路中的一种常见元件，主要用于消除电源线上的噪声和干扰。其取值需要根据具体的电路设计和需求来确定。以下是一些常见的取值方法和考虑因素：

1. 频率响应：退耦电容的取值应当考虑工作频率范围内的噪声和干扰衰减要求。一般来说，退耦电容的容值应当使得在工作频率下，其阻抗足够低以实现有效的短路，从而满足消除噪声的要求。

2. 电源系统噪声：退耦电容的取值还需要考虑电源系统的噪声水平。如果噪声较大，可以选择较大容值的退耦电容来提供更好的噪声过滤效果。

3. 设计约束：退耦电容的大小也受到电路板空间和成本等设计约束的限制。在实际应用中，需要综合考虑这些因素来确定合适的退耦电容取值。

总之，退耦电容的取值是一个综合考虑多个因素的问题，需要根据具体的电路设计和需求来确定，可以通过仿真和实验来优化和验证取值的合理性。