倍频电路设计

课程设计任务书

学生姓名：专业班级：

指导教师：工作单位：

题目：倍频电路设计

初始条件：

具较扎实的电子电路的理论知识及较强的实践能力；对电路器件的选型及电路形式的

选择有一定的了解；具备高频电子电路的基本设计能力及基本调试能力；能够正确使用实

验仪器进行电路的调试与检测。

要求完成的主要任务：

1. 采用晶体管或集成电路设计一个倍频电路；

2. 额定电压5V，电流10～15 mA ；

3. 输入频率4MHz，输出频率12 MHz 左右；

4. 输出电压≥ 1 V，输出失真小；

5. 完成课程设计报告（应包含电路图，清单、调试及设计总结）。

时间安排：

1．2011年6月3日分班集中，布置课程设计任务、选题；讲解课设具体实施计划与课程设计报告格式的要求；课设答疑事项。

2．2011年6月4日至2011年6月9日完成资料查阅、设计、制作与调试；完成课程设计报告撰写。

3. 2011年6月10日提交课程设计报告，进行课程设计验收和答辩。

指导教师签名：年月日

系主任（或责任教师）签名：年月日

目录

摘要..................................................................... I Abstract.................................................................. II

1 绪论 (1)

2 设计内容及要求 (2)

2.1 设计目的及主要任务 (2)

2.1.1 设计的目的 (2)

2.1.2 设计任务及主要技术指标 (2)

2.2 设计思想 (2)

3 设计原理及方案 (3)

3.1 设计原理 (3)

3.1.1锁相环组成介绍 (3)

3.1.2锁相环原理 (5)

3.1.3 NE564芯片介绍 (6)

3.2 设计方案 (7)

4 电路制作及硬件调试 (9)

5 心得体会 (10)

参考文献 (11)

摘要

倍频器实质上就是一种输出信号等于输入信号频率整数倍的电路，经倍频处理后，调频信号的频偏可成倍提高，即提高了调频调制的灵敏度，这样可降低对调制信号的放大要求。采作倍频器可以使载波主振荡器与高频放大器隔离，减小高频寄生耦合，有得于减少高频自激现象的产生，提高整机工作稳定性。在要求倍频噪声较小的设备中，可采用NE564芯片根据锁相环原理构成的锁相环倍频器。

关键词：倍频，NE564芯片，锁相环

Abstract

Multiplier is essentially a circuit of an output signal equals input signal frequency integer times,by multiplier processing, FM signals can be doubled the doppler frequency shift, namely improve the sensitivity of the FM modulation, so can reduce the requirement of modulation signal amplifier. For multiplier by the carrier frequency can make the oscillator and high frequency amplifier isolation and reduce parasitic coupled with high frequency, reduce the high frequency the phenomenon of self-excited, enhance the stability. In the requirements of small noise frequency doubled in equipment, can be made according to NE564chip and the principle of phase lock loop a phase lock loop multiplier.

Key words: multiplier, NE564chip, PLL

1 绪论

随着电子技术的发展，要求信号的频率越来越准确和越来越稳定，一般振荡器已不能满足系统设计的要求。在一些应用领域，往往需要在一个频率范围内提供一系列高准确度和高稳定度的频率源，这就需要应用频率合成技术来满足这一需求。频率合成是指以一个或少量的高准确度和高稳定的标准频率作为参考频率，由此导出多个或大量的输出频率，这些输出频率的准确度与稳定度与参考频率是一致的。用来产生这些频率的部件就称为频率合成器或频率综合器。频率合成器通过一个或多个标准频率产生大量的输出频率，它是通过对标准频率在频域进行加、减、乘、除来实现的，可以用混频、倍频和分频等电路来实现[1]。

集成锁相频率合成器是一种专用锁相电路。它是发展很快、采用新工艺多的专用集成电路。它将参考分频器、参考振荡器、数字鉴相器、各种逻辑控制电路等部件集成在一个或几个单元中，以构成集成频率合成器的电路系统[2]。本文即利用NE564芯片和其他元件采用锁相环原理设计一个倍频电路。

2 设计内容及要求

2.1 设计目的及主要任务

2.1.1 设计的目的

①要求具较扎实的电子电路的理论知识及较强的实践能力；对电路器件的选型及电路形式的选择有一定的了解。

②具备高频电子电路的基本设计能力及基本调试能力；能够正确使用实验仪器进行电路的调试与检测。

2.1.2 设计任务及主要技术指标

①采用晶体管或集成电路设计一个倍频电路；

②额定电压5V，电流10～15 mA；

③输入频率4MHz，输出频率12 MHz左右；

④输出电压≥ 1 V，输出失真小；

⑤完成课程设计报告（应包含电路图，清单、调试及设计总结）。

2.2 设计思想

本次设计首先要了解锁相环原理和基本组成，熟悉NE564芯片以及倍频电路，学习如何用集成锁相环构成锁相倍频电路，然后利用NE564芯片和其他元件采用锁相环原理设计一个倍频电路。