高K栅介质材料的研究进展

合集下载

先进的Hf基高k栅介质研究进展

ＸＵｏｂＸＵｕｘｉＧａ —ｏ，Ｑｉ — ａ
（ｎｔｔｔＩｓｉｅｆＭｉｒｅｅｔｏｉ，ｈｎｓＡｃｄｍｙｏＳｉｎｅ，ｅｉｇ１０２，ｈｎ）ｕｏｃｏｌｃｒｎｃＣｉｅｅａｅｆｃｅｃｓＢｉｎ００９Ｃｉａｓｊ
ＡｂｔａｔＷｉｈｅｔｒｉｆＣＭＯＳｄｖｃｃｌｇｄｗｎｉｃｎｄｏｉｅａａｅｄｅｅｔｉａｅｉｌｌｓｒｃ：ｔｔｅｆａｕｅｓｚｏｈｅｅｉｅｓａｉｏｎ，Ｓｌｏｉｘｄｓｇｔｉｌｃｒｃｍｔｒａｌｉｗｉ
ＥＥＡＣＣ：５Ｄ２７０
先进的Ｈｆ高ｋ栅介质研究进展基
＊
许高博，秋霞徐
（中国科学院微电子研究所，北京１０２）００９
摘要：ＣＳ随着ＭＯ器件特征尺寸的不断缩小，ｉ２ｓ）作为栅介质材料已不能满足集成电路技术高速发展的需求，（利用高ｋ
文献标识码：Ａ
维普资讯
第３０卷
第４期
电子器件
ＣｉｅｅＪｕｎｌＯｆＥｅｃｒｎＤｅｉｅｈｎｓｏｒａｌＦｔｏｖｃｓ
Ｖｏ．０Ｎｏ４１３．Ａｕ．０７ｇ２０
２００７年８月
ＤｅｅｏｖｌｐｍｅｔｏｎｆＡｄｖｎｅｆＢａｅｇ — ｔｅｅｔｉｓａｃｄＨｓｄＨｉｈｋＧａｅＤｉｌｃｒｃ
善其热力学稳定性，由此形成的高ｋ栅介质具有优良的电学特性，基本上满足器件的要求．文综述了这类先进的Ｈｆ高ｋ本基

高k材料

高k栅介质材料研究黄玲10092120107 摘要在传统的MOSFET中，栅介质材料大部分采用二氧化硅，因为SiO2具有良好的绝缘性能及稳定的二氧化硅—硅衬底界面。

然而对于纳米线宽的集成电路，需要高介电常数（高k）的栅极介质材料代替二氧化硅以保持优良的漏电性能。

这些栅极候选材料必须有较高的介电常数，合适的禁带宽度，与硅衬底间有良好界面和高热稳定性。

此外，其制备加工技术最好能与现行的硅集成电路工艺相兼容。

关键字：高介电常数；MOSFET；1.引言过去的几十年中，SiO2容易在硅表面氧化生长，工艺简，单热稳定性好，作为栅介质材料，是一种非常重要的绝缘材料。

但随着集成电路规模的不断增大，需要减小器件的特征尺寸。

对于给定的电压，增加电容量有两种途径:一种是减小栅绝缘层的厚度，一种是增加绝缘层的介电常数。

对于SiO2来说，由于其介电常数较小，只有3. 9 ，当超大规模集成电路的特征尺寸小于0. 1μm时，SiO2绝缘层的厚度必须小于2nm ，这时，无法控制漏电流密度。

而且，当SiO2薄膜的厚度小于7nm 时，很难控制这么薄SiO2薄膜的针孔密度。

另外SiO2难以扩散一些电极掺杂物，比如硼。

薄氧化层带来的另一个问题是，因为反型层量子化和多晶硅栅耗尽效应的存在，使等效电容减小，导致跨导下降。

因此，有必要研究一种高介质材料（又叫高- k 材料）来代替传统的SiO2。

2.1传统晶体管结构的瓶颈及转变方向进入21 世纪以来集成电路线宽进一步缩小，SiO2栅介质层厚度成为首个进入原子尺度的关键参数，由公式C=ε *ε0* A/Tox，为了保证CMOS 晶体管的功能特性，增大C，最直接的做法是降低二氧化硅的厚度Tox，然而当Tox很小时会产生以下问题:（1）漏电流增加，使MOSFET功耗增加。

（2）杂质扩散更容易通过SiO2栅介质薄膜，从栅极扩散到衬底，影响MOSFET参数，如阈值电压（3）因为反型层量子化和多晶硅栅耗尽效应的存在，使等效电容减小，导致跨导下降。

高K介质介绍

HfTaO和HfTaON：加入Ta，特性优化明显
在HfTaO的基础上进一步引入N，可以有更优的性能，是未来的发展趋势，只是这样做使得工艺的复杂度大幅度提高，不利于量产。
SiON/高K介层叠结构：
新型高K材料存在的问题：高K材料的优化仍然是有上升空间的，关键看工艺如何控制，以及选择何种元素的加入。
高K栅介质的制备工艺：PVD,MOCVE,ALD
下图可以看出，几种特性之间的关系，也就是说针对工艺，需要有取舍的选择一定的AL含量来达到一定的目的，同时放弃一定的性能。
HfSiO和HfSiON：硅的引入还是有很多优点的，但降低了EOT，无法满足进一步缩小器件尺寸的要求，只能满足过渡期的要求，要进一步应用到更小的线宽工艺上，需要更厚的电介质厚度，即需要更高的K值材料。
高K介质介绍
最近很忙，然后又有很多事情，今天又去了上海中心，所以，好像更新的东西变少了，我还是接着更新吧！上两张今天的成果照片好了，大家欣赏一下，嘿嘿！
手机比较渣，大家随便看看得了哈！
最近也没闲着，看了篇文章，介绍给大家了解了解好了，也大概能知道高K栅介质现在大致的进展情况。
稍早一些的IC工艺技术发展蓝图，那时候只到2013年，不过轨迹基本差不多。
对于上面的负面影响，解决方案就是高K材料的选择，即选择高介电常数的介质，则以保证栅介质厚度足够厚，防止隧穿电流，同时选择使用金属栅以克服多晶硅的耗尽效应，消除硼穿透效应。
近几年研究的高K材料的焦点主要集中在以下几种材料上，现在我们知道Hf基材料已经应用在了商业芯片上，但是同时研究其它材料同样重要，因为我们不知道什么时候Hf基材料又不适合了，或者其它材料是否有比Hf基材料更优的性能，这些都是要我们去进一步研究的东西。
ALD被广泛使用：

高k值HfO2栅介质材料电学特性的研究进展

２ＬｂｒｔｒｆｏｉＳａｅｉｏｔｕｔｒｈｓｓＮａｊｇＵｎｖｒｉ，Ｎａｊｇ２０９）ａｏａｏｙｏｌ－ｔｃｓｃｕｅＰｙｉ，ｎｉｉｅｓｙＳｄｔＭｒｒｃｎｔｎｉ１０３ｎ
ＡｂｔａｃｓｒｔＨｉｈｋＨｆａｅｄｅｅｔｉｓｗｉｅｏｎｆｔｅｍｏｔｐｏｓｎａｅｉｓｌｔｎｔｒｌｏｇ－０２ｇｔｉｌｃｒｌｂｃｍｅｏｅｏｈｓｒｍｉｉｇｔ－ｎｕａｉｍａｅｉｓｆｒｃ１ｇｇａ
理，可以在低温下以单原子层控制精度，在衬底上实现大面积均
ｌｍ以下，ｎ此值已经接近原子尺度＿。由于传统Ｓ２１］ｉ栅介质０本身介电常数低，已不能满足Ｓ集成电路急速发展的需要。即ｉ使采用Ｓ２Ｓ叠层结构加以改进，ＥＴ也难以降到ｉ／ｉ０Ｎ其Ｏ１５ｍ以下，．ｒｉ因此人们迫切期待用新一代高ｋ栅介质取代Ｓ２ｉ０
ｆｃ，ｄｓｎｎｓｕｏｉａｙａｌｙｒｐｒｎｆｂｓｄｇｔｔｃｔｕｔｒ，ｓｐｒｓｉｇｔｅｇｏｈｏｔｒａｉｌｌｙａｅｅｉｉｇｐｅｄｂｎｒｌｏ，ｐｅａｉＨ－ａｅａｅｓａｋｓｒｃｕｅｕｐｅｓｎｈｒｗｔｆｉｅｆｃａａｇｇｎ
ＴＩＡＮｈｆｎＥＮＧｎｃｉ，ＦＡＮｈｄｎＨＡＮＧｎＳｕｅｇ，ＰＹｉｇａＺｉｏｇ，ＺＨｏｇ
（ＣｏｌｇｆＥｌｃｒｎｃａｄＩｆｒａｉｎｌｇｎｅｉｇ，ＨｅｅＵｎｖｒｉｙａｄｎ７０２１ｌｅｏｅｔｏｉｎｎｏｍｔａｅｏＥｎｉｅｒｎｂｉｉｅｓｔ，Ｂｏｉｇ０１０；

高K-金属栅极技术

谈到高K材料的出现就不得不说晶体管的发展历史在130纳米时代，铜制互连材料取代了铝制互连材料，显著降低了电阻。在90纳米时代，我们发明了应变硅晶体管，大幅提升了性能。在45纳米时代，我们引入了革命性的高k金属栅极晶体管，不仅提升了性能，还降低了漏电能耗。在32纳米时代，我们引入了第二代高k金属栅极晶体管，在性能和低能耗方面又向前迈进了一大步。
32纳米量产曲线对比之前最快量产能力的45纳米技术，反映了 32纳米快速投入量产的能力。 Intel对45纳米制程的量产过程和产量感到非常自豪。利用45纳米技术，Intel展示了能够快速降低芯片不良品率的实力。这种进步是通过革命性特性和新的行业领先技术取得的。45纳米处理器是Intel有史以来产量最高的制程。 32纳米制程的产量将达到或超过了极为成功的45纳米制程。缺陷率的降低幅度(相对于45纳米技术)已达到两年内的预期，Intel在2009年第四季度开始的生产中已实现低不良品率和高产量。 Sandy Bridge与Westmere相比工艺相同只是采取了不通的架构与封装模式，因此仍然是第二代的高K工艺。
以前的工艺都是采用二氧化硅(SiO2)层作为栅极介电质。大家也把源极(Source)和漏极 (Drain)之间的部分叫做沟道(Channel)，在栅极氧化物上面是栅极(Gate) ，如右图所示。晶体管的工作原理其实很简单，就是用两个状态表示二进制的“0”和“1”。源极和漏极之间是沟道，当没有对栅极(G)施加电压的时候，沟道中不会聚集有效的电荷，源极(S)和漏极(D)之间不会有有效电流产生，晶体管处于关闭状态。可以把这种关闭的状态解释为“0”，当对栅极(G)施加电压的时候，沟道中会聚集有效的电荷，形成一条从源极(S)到漏极(D)导通的通道，晶体管处于开启状态，可以把这种状态解关闭状态的晶体管释为“1”。这样二进制的两个状态就由晶体管的开启和关闭状态表示出来了。我们可以把栅极比喻为控制水管的阀门，开启让水流过，关闭截止水流。晶体管的开启/关闭的速度就是我们说的频率，如果主频是1GHz，也就是晶体管可以在1秒钟开启和关闭的次数达10亿次。导通状态的晶体管

MOS器件Hf基高k栅介质的研究综述

㊀收稿日期:２０２３－０１－１１作者简介:吕品(１９７３－)ꎬ女ꎬ辽宁沈阳人ꎬ博士ꎬ副教授ꎬ研究方向:半导体技术.㊀∗通信作者:吕品ꎬＥ￣ｍａｉｌ:ｐｉｎ＿ｌｖ＠１２６.ｃｏｍ.㊀㊀辽宁大学学报㊀㊀㊀自然科学版第５１卷㊀第１期㊀２０２４年ＪＯＵＲＮＡＬＯＦＬＩＡＯＮＩＮＧＵＮＩＶＥＲＳＩＴＹＮａｔｕｒａｌＳｃｉｅｎｃｅｓＥｄｉｔｉｏｎＶｏｌ.５１㊀Ｎｏ.１㊀２０２４ＭＯＳ器件Ｈｆ基高ｋ栅介质的研究综述吕㊀品１∗ꎬ白永臣２ꎬ邱㊀巍１(１.辽宁大学物理学院ꎬ辽宁沈阳１１００３６ꎻ２.辽宁大学创新创业学院ꎬ辽宁沈阳１１００３６)摘㊀要:随着金属氧化物半导体(ＭＯＳ)器件尺寸的持续缩小ꎬＨｆＯ２因其介电常数(ｋ)高㊁带隙大等特点ꎬ成为取代传统ＳｉＯ２栅介质最有希望的候选材料.本文综述了Ｈｆ基高ｋ栅介质薄膜的近年的研究进展.针对ＨｆＯ２结晶温度低㊁在ＨｆＯ２薄膜和Ｓｉ衬底间易形成界面层导致漏电流大㊁界面态密度高㊁击穿电压低等问题ꎬ回顾了最近论文报道的两种策略ꎬ即掺杂改性和插入缓冲层.接着举例讨论了Ｈｆ基材料从二元到掺杂氧化物/复合物的演变㊁非Ｓｉ衬底上淀积Ｈｆ基高ｋ栅介质㊁Ｈｆ基高ｋ栅介质的非传统ＭＯＳ器件结构ꎬ为集成电路(ＩＣ)中ＭＯＳ器件的长期发展提供一些思路.关键词:Ｈｆ基高ｋ材料ꎻ栅介质ꎻＭＯＳ器件ꎻ介电常数中图分类号:ＴＮ３０４㊀㊀㊀文献标志码:Ａ㊀㊀㊀文章编号:１０００－５８４６(２０２４)０１－００２４－０９ＲｅｖｉｅｗｏｆＨｆ￣ＢａｓｅｄＨｉｇｈ￣ｋＧａｔｅＤｉｅｌｅｃｔｒｉｃｆｏｒＭＯＳＤｅｖｉｃｅｓＬÜＰｉｎ１∗ꎬＢＡＩＹｏｎｇ￣ｃｈｅｎ２ꎬＱＩＵＷｅｉ１(１.ＣｏｌｌｅｇｅｏｆＰｈｙｓｉｃｓꎬＬｉａｏｎｉｎｇＵｎｉｖｅｒｓｉｔｙꎬＳｈｅｎｙａｎｇ１１００３６ꎬＣｈｉｎａꎻ２.ＣｏｌｌｅｇｅｏｆＩｎｎｏｖａｔｉｏｎａｎｄＥｎｔｒｅｐｒｅｎｅｕｒｓｈｉｐꎬＬｉａｏｎｉｎｇＵｎｉｖｅｒｓｉｔｙꎬＳｈｅｎｙａｎｇ１１００３６ꎬＣｈｉｎａ)Ａｂｓｔｒａｃｔ:㊀Ａｓｔｈｅｓｉｚｅｏｆｍｅｔａｌｏｘｉｄｅｓｅｍｉｃｏｎｄｕｃｔｏｒ(ＭＯＳ)ｄｅｖｉｃｅｓｃｏｎｔｉｎｕｅｓｔｏｓｈｒｉｎｋꎬＨｆＯ２ｈａｓｂｅｃｏｍｅｔｈｅｍｏｓｔｐｒｏｍｉｓｉｎｇｃａｎｄｉｄａｔｅｍａｔｅｒｉａｌｔｏｒｅｐｌａｃｅｔｒａｄｉｔｉｏｎａｌＳｉＯ２ｇａｔｅｄｉｅｌｅｃｔｒｉｃｓｄｕｅｔｏｉｔｓｈｉｇｈｄｉｅｌｅｃｔｒｉｃｃｏｎｓｔａｎｔ(ｋ)ａｎｄｌａｒｇｅｂａｎｄｇａｐ.ＴｈｉｓｐａｐｅｒｒｅｖｉｅｗｓｔｈｅｒｅｃｅｎｔｄｅｖｅｌｏｐｍｅｎｔｏｆＨｆ￣ｂａｓｅｄｈｉｇｈ￣ｋｇａｔｅｄｉｅｌｅｃｔｒｉｃｆｉｌｍｓ.ＡｉｍｉｎｇａｔｔｈｅｐｒｏｂｌｅｍｓｏｆｌｏｗＨｆＯ２ｃｒｙｓｔａｌｌｉｚａｔｉｏｎｔｅｍｐｅｒａｔｕｒｅａｎｄｔｈｅｆｏｒｍａｔｉｏｎｏｆｉｎｔｅｒｆａｃｉａｌｌａｙｅｒｂｅｔｗｅｅｎＨｆＯ２ｔｈｉｎｆｉｌｍａｎｄＳｉｓｕｂｓｔｒａｔｅꎬｒｅｓｕｌｔｉｎｇｉｎｌａｒｇｅｌｅａｋａｇｅｃｕｒｒｅｎｔꎬｈｉｇｈｄｅｎｓｉｔｙｏｆｉｎｔｅｒｆａｃｅｓｔａｔｅｓꎬａｎｄｌｏｗｂｒｅａｋｄｏｗｎｖｏｌｔａｇｅꎬｗｅｒｅｖｉｅｗｅｄｔｗｏｓｔｒａｔｅｇｉｅｓｒｅｐｏｒｔｅｄｉｎｒｅｃｅｎｔｐａｐｅｒｓꎬｎａｍｅｌｙꎬｄｏｐｉｎｇｍｏｄｉｆｉｃａｔｉｏｎａｎｄｉｎｓｅｒｔｉｎｇｂｕｆｆｅｒｌａｙｅｒ.ＴｈｅｎꎬｔｈｅｅｖｏｌｕｔｉｏｎｏｆＨｆ￣ｂａｓｅｄｍａｔｅｒｉａｌｓｆｒｏｍｂｉｎａｒｙｔｏｄｏｐｅｄｏｘｉｄｅ/ｃｏｍｐｌｅｘꎬｄｅｐｏｓｉｔｉｎｇＨｆ￣ｂａｓｅｄｈｉｇｈ￣ｋｇａｔｅｄｉｅｌｅｃｔｒｉｃｏｎｎｏｎ￣Ｓｉｓｕｂｓｔｒａｔｅａｎｄｎｏｎ￣ｃｏｎｖｅｎｔｉｏｎａｌＭＯＳｄｅｖｉｃｅａｒｃｈｉｔｅｃｔｕｒｅｓｗｉｔｈＨｆ￣ｂａｓｅｄｈｉｇｈ￣ｋｇａｔｅｄｉｅｌｅｃｔｒｉｃａｒｅｄｉｓｃｕｓｓｅｄｕｓｉｎｇｔｈｅｓｐｅｃｉｆｉｃｅｘａｍｐｌｅｓꎬｗｈｉｃｈｃａｎｐｒｏｖｉｄｅｓｏｍｅｉｄｅａｓｆｏｒｔｈｅｌｏｎｇ￣ｔｅｒｍｄｅｖｅｌｏｐｍｅｎｔｏｆＭＯＳｄｅｖｉｃｅｓｉｎｉｎｔｅｇｒａｔｅｄｃｉｒｃｕｉｔ(ＩＣ).Ｋｅｙｗｏｒｄｓ:㊀Ｈｆ￣ｂａｓｅｄｈｉｇｈ￣ｋｍａｔｅｒｉａｌｓꎻｇａｔｅｄｉｅｌｅｃｔｒｉｃꎻＭＯＳｄｅｖｉｃｅꎻｄｉｅｌｅｃｔｒｉｃｃｏｎｓｔａｎｔ㊀㊀０㊀引言过去６０年ꎬ金属氧化物半导体(ＭＯＳ)集成电路(ＩＣ)的稳步发展和半导体产业的指数级增长一直遵循摩尔定律[１].随着ＭＯＳ器件尺寸的持续缩小ꎬＩＣ的集成度更高㊁功耗更低㊁运行速度更快[２－４].然而ꎬ随着技术节点达到４５ｎｍꎬ传统栅介质ＳｉＯ２的几何尺寸已接近材料的极限.ＳｉＯ２作为栅介质的最小厚度约为０.７ｎｍꎬ至少需要两层相邻的氧(Ｏ)原子来防止栅极/ＳｉＯ２和ＳｉＯ２/Ｓｉ界面相互重叠[５].实际上ꎬ当栅介质ＳｉＯ２的厚度小于３ｎｍ时ꎬ量子隧穿效应非常严重.过量的隧穿电流随着栅介质厚度的降低呈指数级增长ꎬ导致难以忍受的高功耗[６－９]ꎬ同时可靠性下降.ＩＣ的ＭＯＳ运行过程中ꎬ载流子流过器件ꎬ导致ＳｉＯ２栅介质层和Ｓｉ/ＳｉＯ２界面产生缺陷[１０－１１].缺陷密度达到临界值会导致ＳｉＯ２栅介质层击穿ꎬ器件失效[１２－１４].因此ꎬ采用具有更高介电常数(ｋ)的材料替代ＳｉＯ２ꎬ可以有效抑制隧穿电流[１５].通常ꎬ作为可能替代ＳｉＯ２栅介质的材料应该满足以下条件:１)高ｋ值(由于场效应晶体管的短沟道效应ꎬｋ值应小于５０)ꎻ２)热稳定性好ꎻ３)带隙超过５ｅＶꎻ４)与半导体衬底的带偏移大于１ｅＶꎻ５)在Ｓｉ/介质界面和介质材料体内ꎬ本征缺陷密度低ꎻ６)介质材料与互补金属氧化物半导体(ＣＭＯＳ)工艺兼容[１６].１㊀Ｈｆ基高ｋ材料ＨｆＯ２带隙较大(５.５~６.５ｅＶ)ꎬｋ值相对较高(２２~２５)ꎬ击穿电场高(３.９~６.７ＭＶｃｍ－１)ꎬ作为体材料热稳定性好ꎬ形成热大(－１１３４ｋＪｍｏｌ－１)[１７－１９].Ｉｎｔｅｌ公司在２００７年引入高ｋＨｆＯ２栅介质层以取代传统的ＳｉＯ２栅介质层[２０－２１].１.１㊀ＨｆＯ２结晶淀积后热退火导致ＨｆＯ２结晶是一个关键问题.晶粒边界为电子提供了传输路径ꎬ导致漏电流增大.ＨｆＯ２结晶温度高于９００ħꎬ但实际记录的局部结晶温度要低得多ꎬ原子层淀积(ＡＬＤ)法获得的ＨｆＯ２薄膜的结晶温度可低至３５０ħ[２２].引入结晶温度高的掺杂剂是抑制ＨｆＯ２结晶的方法之一.掺杂Ｇｄ可以增加ＨｆＯ２膜的结晶温度.当Ｇｄ的掺杂比增加到原子分数为１５％时ꎬ掺杂Ｇｄ的ＨｆＯ２(ＨＧＯ)膜表现出完整的非晶相.ＨＧＯ膜中Ｏ空位含量下降ꎬ载流子浓度减少ꎬ栅介质的绝缘特性增加ꎬ此时ＨＧＯ膜ｋ值为２７.１ꎬ漏电流密度为５.８ˑ１０－９Ａｃｍ－２[２３].氮溶入可提高ＨｆＯ２膜的结晶化温度㊁抑制杂质渗透㊁提高可靠性.Ｌｉｕ等[２４]以ＨｆＯ２为靶ꎬ在Ｎ２/Ａｒ气氛中利用反应溅射(ＲＦ)技术在Ｓｉ衬底上淀积了ＨｆＯｘＮｙ栅介质ꎬ成功地将氮溶入ＨｆＯ２膜中.退火温度达到８００ħ时ꎬＨｆＯｘＮｙ膜保持无定形态ꎬ退火温度增加到９００ħ时ꎬＨｆＯｘＮｙ膜弱结晶.纯ＨｆＯ２膜的结晶温度为５００ħꎬ氮溶入ＨｆＯ２膜使Ｈｆ和Ｏ原子的迁移率降低ꎬ成核温度增加ꎬ使ＨｆＯｘＮｙ膜的结晶温度增大.利用脉冲激光淀积技术(ＰＬＤ)可制备Ｈｆ－铝酸盐(ＨｆＡｌＯ)膜[２５]ꎬ当退火温度为９００ħ时仍保持无定形态ꎬ至１０００ħ时出现结晶峰ꎬ因而在ＨｆＯ２中加入Ａｌ２Ｏ３所形成的ＨｆＡｌＯ能显著提高非晶相的热稳定性.掺杂Ｌａ的高ｋＨｆＬａＯ栅介质ꎬ其结晶温度能增加至９００ħꎬ此时其漏电流较低[２６].Ｌａ的掺杂不会增加电荷陷阱中心ꎬ不会降低界面质量.随着Ｌａ掺杂量的增加ꎬ渐进击穿行为逐渐消失ꎬ介电击穿５２㊀第１期㊀㊀㊀㊀㊀㊀吕㊀品ꎬ等:ＭＯＳ器件Ｈｆ基高ｋ栅介质的研究综述㊀㊀寿命得以提高[２７].利用磁控溅射法在功率２０Ｗ下对纯ＨｆＯ２和Ｇｄ２Ｏ３靶可制得Ｇｄ２Ｏ３掺杂ＨｆＯ２(ＧＤＨ－２０)薄膜.ＧＤＨ－２０薄膜在退火温度为７００ħ时漏电流密度最低.７００ħ的快速热退火(ＲＴＡ)处理能够有效减少薄膜中的缺陷ꎬ从而减少漏电通道ꎬ降低了漏电流.当退火温度达到薄膜的结晶温度(８００ħ)后ꎬ薄膜内部开始结晶ꎬ漏电通道增加ꎬ漏电流增加[２８].ＨｆＯ２的结晶温度与膜厚相关[２９].利用ＡＬＤ法在Ｈ终止Ｓｉ表面上淀积的ＨｆＯ２薄膜成核不良ꎬ生长呈岛状结构ꎬ而在ＳｉＯ２底层上淀积的ＨｆＯ２薄膜均匀连续㊁质量好.在淀积的ＡＬＤＨｆＯ２薄膜中存在显著的非晶成分ꎬ约在６００ħ时ꎬＨｆＯ２结晶进入单斜相.随ＨｆＯ２薄膜厚度降低(从４０ｎｍ到５ｎｍ)ꎬＨｆＯ２结晶温度升高(从４３０ħ到６００ħ).薄膜厚度的增加ꎬ可能形成结晶核ꎬ薄膜厚度的进一步增加将促进新结晶核的进一步形成和现有晶体的生长[３０].１.２㊀界面层的形成当ＨｆＯ２直接淀积在Ｓｉ衬底上时ꎬＨｆＯ２薄膜和Ｓｉ衬底间易形成界面层[３１－３２].界面层的厚度与淀积温度㊁反应前体㊁生长时间㊁ＨｆＯ２膜的微结构有关.同样ꎬ界面层的组成(ＳｉＯ２[３３－３４]㊁Ｈｆ硅化物[３５]㊁Ｈｆ硅酸盐[３６－３７]㊁富含ＳｉＯ２的硅酸铪[３８])也取决于ＨｆＯ２膜的淀积条件.因为界面层通常会包含ｋ值相对低的材料ꎬ使ＣＭＯＳ器件的电容急剧下降[３９]ꎻ界面层的界面态密度增大ꎬ等效氧化物厚度(ＥＯＴ)增加[３２].ＨｆＯ２与Ｓｉ衬底反应形成硅酸盐层和副产物硅化物键(ＨｆＳｉ).界面金属硅化物键作为界面陷阱ꎬ也可以降低导带偏移能量.由于硅酸盐的ｋ值(约为１０)远低于ＨｆＯ２的ｋ值ꎬ根据高斯定律ꎬ电场主要分布在低ｋ区域ꎬ这导致高ｋＨｆＯ２/低ｋ硅酸盐结构中的有效势垒降低.高ｋＨｆＯ２/低ｋ硅酸盐结构的击穿机制复杂ꎬ软击穿发生在低ｋ层ꎬ整个电介质的硬击穿电压降低[４０].为了阻碍界面层的形成ꎬ在ＨｆＯ２膜和Ｓｉ衬底间插入缓冲层ꎬ如ＳｉＯ２[４１－４２]㊁ＳｉＯＮ[３２ꎬ４３]等或进行掺杂[４４].利用ＡＬＤ法生长ＨｆＯ２样品ꎬ其结构为ＨｆＯ２(２.５ｎｍ)/ＳｉＯ２(１ｎｍ)/Ｓｉ(衬底)ꎬ测试后表明中间层是混合的Ｈｆ０.１８Ｓｉ０.３２Ｏ０.５层(０.６ｎｍ)ꎬ而不是纯的ＳｉＯ２层(１ｎｍ).８０ＭｅＶＮｉ离子辐照可以诱导Ｓｉ和Ｈｆ在ＨｆＳｉＯ/ＨｆＯ２界面上相互扩散.中间层中Ｓｉ的浓度相对于Ｈｆ的浓度随着离子通量的变化而增加ꎻ该中间层的厚度也随着离子通量的增加而增加.在Ｓｉ和ＨｆＯ２间引入薄的氧化硅/氮化硅层有望提高界面质量[４２].在ＨｆＯ２中掺入Ｙｂꎬｋ值明显增加(Ｙｂ掺杂浓度在原子分数为８％时达到２８.４)ꎬ掺杂Ｙｂ的ＨｆＯ２薄膜稳定ꎬ漏电流低.界面ＳｉＯ２层与稀土离子间的界面反应可以消除ＳｉＯ２层ꎬ获得极低的ＥＯＴ值ꎬ形成稳定的界面[４４].利用傅里叶变换红外光谱观察ꎬ在ＨｆＯ２/Ｓｉ界面处形成了ＳｉＯ２界面层ꎬＮ２气氛下退火可使界面ＳｉＯ２层分解[３３].Ｓｉ/ＨｆＯ２/ＡｌＮ叠层的高分辨透射电镜(ＨＲＴＥＭ)图像显示在Ｓｉ衬底界面处出现ＳｉＯ２薄层ꎬ在７００ħ进行ＲＴＡ后界面ＳｉＯ２层变薄.ＡｌＮ对Ｏ具有高固溶度ꎬＡｌＮ从ＨｆＯ２中移除Ｏ.由于ＨｆＯ２在热力学上比ＳｉＯ２更稳定ꎬ首先会通过界面ＳｉＯ２来获得Ｏ[４５].通过Ｎ２Ｏ㊁ＮＨ３等离子体氮化ꎬ在Ｓｉ衬底上生长一层薄的氧氮层(ＳｉＯＮ)ꎬ接着在氮化的Ｓｉ衬底上溅射ＨｆＯ２膜ꎬ并在Ｎ２气氛下ꎬ在４００ħ进行淀积后退火(ＰＤＡ).ＳｉＯＮ层中由于Ｎ浓度低ꎬ不能完全阻止界面反应ꎬ在ＨｆＯ２/Ｓｉ界面形成了富含Ｎ的Ｈｆ硅酸盐界面层.但经Ｎ２Ｏ等离子体处理后ꎬ６２㊀㊀㊀辽宁大学学报㊀㊀自然科学版２０２４年㊀㊀㊀㊀漏电流更低ꎬ击穿场更高ꎬ电容等效厚度(ＣＥＴ)更低[４３].利用Ｎ２等离子体氮化Ｓｉ衬底形成ＳｉＮ层则可以完全阻止界面反应的发生ꎬ其ＥＯＴ更低.同时ＳｉＮ层的形成避免形成微小的传导通道和由Ｈｆ硅化物或亚氧化物造成的高密度界面态[３２]ꎬ可以降低漏电流.２㊀Ｈｆ基掺杂氧化物/复合物高ｋ栅介质如前所述ꎬＨｆＯ２具有结晶温度低ꎬ在Ｓｉ衬底上直接淀积ＨｆＯ２时易形成界面层.为了改善ＨｆＯ２的特性ꎬ对高ｋ栅氧化物的研究已经从单一金属氧化物发展为掺杂氧化物/复合物.采用射频反应共溅射法制备的ＨｆＳｉＯＮ薄膜与Ｓｉ衬底接触面较平坦ꎬ无界面层形成ꎬ经９００ħ高温退火后仍是非晶态ꎬ热稳定性好[４６].ＨｆＡｌＯｘ薄膜热稳定性好ꎬ带隙较大ꎬＯ扩散势垒较高ꎬ漏电流低[４７]ꎬ在退火温度４００ħ时ꎬＨｆＡｌＯｘ的ｋ值最大可达１２.９３.在较高温度下退火的ＨｆＡｌＯｘ薄膜表面更致密ꎬ黏附性更好ꎬ可有效抑制界面态密度和陷阱ꎬ界面质量好.铪锆氧化物(ＨｆＺｒＯ４ꎬ(ＨｆＯ２)１－ｘ(ＺｒＯ２)ｘ)膜(ＨＺＯ)ꎬ是单斜相和四方相材料的混合物ꎬＨＺＯ中的四方相比纯ＨｆＯ２具有更高的ｋ值[４８].但当Ｈｆ基㊁Ｚｒ基金属氧化物材料与Ｓｉ衬底直接接触ꎬＯ原子易与Ｓｉ衬底反应生成界面层ꎬ则ｋ值减小[４９].硅酸盐薄膜的形成可以防止ＨｆＯ２基体系中低ｋ界面氧化层的形成[５０].Ｃｈｏｉ等[５１]通过ＡＬＤ制备不同ＳｉＯ２含量的ＨｆＺｒ硅酸盐((ＨｆＺｒＯ４)１－ｘ(ＳｉＯ２)ｘ)薄膜(ＨＺＳ).ＨＺＳ与Ｓｉ衬底间无界面层形成ꎬ界面态和Ｏ空位数减少ꎬ因此ＳｉＯ２溶入铪锆氧化物ＨＺＯ膜有助于提高电介质的完整性.随着ＳｉＯ２含量的增加ꎬ漏电流密度下降ꎬ击穿电场增强.ＨＺＳ中ｘ为２０％时ꎬｋ值为１７ꎬ漏电流密度为１.２３ˑ１０－７Ａｃｍ－２(Ｖｇ＝－１Ｖ)ꎬ界面态密度降低１.０９ˑ１０１１ｃｍ－２ｅＶ－１ꎬ氧化层陷阱电荷密度降低１.８１ˑ１０１２ｃｍ－２.经化学干法刻蚀(ＣＤＥ)处理的ＴａＮ/ＨｆＯｘＮｙＭＯＳ电容器ꎬ表面更光滑ꎬ残余污染物更少ꎬ漏电流更小ꎬＥＯＴ更低(Ｖｇ＝－１.５Ｖꎬ约１.９７ｎｍ)ꎬ击穿所需时间更长[５２].利用脉冲激光淀积技术在ｐ－Ｓｉ(１００)衬底上淀积的Ａｌ１.９９７Ｈｆ０.００３Ｏ３薄膜具有稳定的六边形晶体结构ꎬ晶体分布均匀㊁致密㊁形态光滑ꎬ这是由于衬底温度为８００ħ所致[５３].在该薄膜中ꎬ更多的原子停留在表面ꎬ不饱和键的密度增加ꎬ引起薄膜中缺陷产生局域态.该薄膜越薄带隙越大(激光脉冲数量为２００００~５０００ꎬ所淀积的Ａｌ１.９９７Ｈｆ０.００３Ｏ３薄膜的带隙为５.２６~５.６４ｅＶ).所淀积Ａｌ１.９９７Ｈｆ０.００３Ｏ３薄膜的漏电流密度比Ａｌ２Ｏ３薄膜的低一个数量级ꎬ比ＨｆＯ２薄膜的低两个数量级.将Ｈｆ掺入Ａｌ２Ｏ３中ꎬｋ值显著增加(激光脉冲数量为２００００~５０００ꎬ所淀积的Ａｌ１.９９７Ｈｆ０.００３Ｏ３薄膜的ｋ值为２１.４６~２１.１８).３㊀非Ｓｉ衬底上淀积Ｈｆ基高ｋ栅介质除Ｓｉ衬底外ꎬ其他半导体材料(如Ｇｅ㊁ＧａＮ㊁ＧａＡｓ㊁４Ｈ－ＳｉＣ等)作为高速沟道或衬底材料的ＭＯＳ器件也得到了广泛研究.用高ｋＨｆＯ２取代传统的ＳｉＯ２栅介质ꎬＨｆＯ２/４Ｈ－ＳｉＣＭＯＳ的特性显著提高ꎬ主要表现为通态电阻低ꎬ载流子迁移率高ꎬ氧化层电场低ꎬ但漏电流增加ꎬ在高ｋ栅介质ＨｆＯ２和４Ｈ－ＳｉＣ界面处插入２ｎｍ厚的薄ＳｉＯ２界面层可使漏电流降低４个数量级[５４].高ｋ栅介质ＨｆＯ２进一步降低了随介质层厚度变化的阈值电压的漂移.介质层厚度固定不变(２０ｎｍ)ꎬ栅介质从ＳｉＯ２变到ＨｆＯ２(ｋ＝２５)ꎬ阈值电压的总漂移约为２.５Ｖꎬ器件跨导从６４增加至８７ꎬ有助于提高功率器件的开关能力[５５].７２㊀第１期㊀㊀㊀㊀㊀㊀吕㊀品ꎬ等:ＭＯＳ器件Ｈｆ基高ｋ栅介质的研究综述㊀㊀ｎ－ＧａＮ衬底上淀积Ｈｆ０.６４Ｓｉ０.３６Ｏｘ栅介质膜制备ＭＯＳ电容器[５６]ꎬ在８００ħ下不同气氛中(Ｏ２㊁Ｎ２㊁Ｈ２)进行退火处理.在Ｏ２气氛下退火(ＰＤＯ)后ꎬＨｆ０.６４Ｓｉ０.３６Ｏｘ膜部分结晶ꎬ晶粒边界充当电流漏电通路ꎬ漏电流密度增大ꎻ在Ｈ２气氛下退火(ＰＤＨ)后ꎬｎ－ＧａＮ/Ｈｆ０.６４Ｓｉ０.３６Ｏｘ界面处的中间过渡层Ｇａ２Ｏ３可能分解ꎬ致使Ｇａ扩散进入Ｈｆ０.６４Ｓｉ０.３６Ｏｘ膜ꎬ在ｎ－ＧａＮ/Ｈｆ０.６４Ｓｉ０.３６Ｏｘ界面处产生电缺陷ꎬ导致界面态密度增大ꎻ而在Ｎ２气氛下退火(ＰＤＮ)后ꎬＨｆ０.６４Ｓｉ０.３６Ｏｘ(ｋ＝１５.１)保持无定形态ꎬＰＤＮ电容器漏电流密度大大降低ꎬ平带电压滞后小(＋５０ＭＶ)ꎬ漂移小(０.７４Ｖ)ꎬ击穿电场大(８.７ＭＶｃｍ－１).ＰＤＮ处理形成的性能优越的Ｈｆ０.６４Ｓｉ０.３６Ｏｘ膜可用于ＧａＮ功率器件的栅介质.由于固有氧化物(Ａｓ２Ｏ３ꎬＡｓ２Ｏ５㊁Ｇａ２Ｏ３)和Ａｓ的存在ꎬＧａＡｓ表面可能由于高界面态密度而形成外部缺陷.Ｌｉａｎｇ等[５７]选取ＧａＡｓ为衬底ꎬ利用三甲基铝(ＴＭＡ)经ＡＬＤ２０个脉冲循环处理后ꎬ对其进行钝化ꎬ然后淀积掺Ｙ的ＨｆＯ２薄膜ꎬ经３００ħＰＤＡ制成电学特性优异的Ａｌ/ＨＹＯ/ＴＭＡ/ＧａＡｓ/ＡｌＭＯＳ电容器ꎬ其最大的ｋ值约为３８.３ꎬ最低的滞后电压约为０.０１Ｖꎬ最小的漏电流密度约为３.２８ˑ１０－６Ａｃｍ－２.具有自清洁效应的ＡＬＤＴＭＡ经过２０个脉冲循环处理可以有效地降低ＨＹＯ/ＧａＡｓ栅叠层界面上的固有的Ａｓ氧化物㊁Ａｓ０和Ｇａ氧化物ꎬ提高了界面质量.３００ħＰＤＡ处理可以抑制Ｇａ/Ａｓ氧化物的再生ꎬ有效地阻止低ｋ界面层的形成ꎬ有助于降低Ｏ空位相关的界面态或导带偏移增加ꎬ从而减少陷阱辅助的隧穿电流.同样用２０个循环的ＡＬＤＴＭＡ对ＧａＡｓ衬底进行预处理后淀积掺Ｇｄ的ＨｆＯ２薄膜制得的电容器也显示出极佳的电学性能[５８]ꎬ表现为无迟滞ꎬ最小界面态密度约为１.５ˑ１０１２ｃｍ－２ｅＶ－１ꎬ带偏移约为２.８６ｅＶꎬ最大ｋ值约为３５.９ꎬ最低的漏电流密度约为１.４ˑ１０－５Ａｃｍ－２.Ｍｅｅｎａ等[５９]在柔性聚酰亚胺(ＰＩ)衬底上旋涂溶胶凝胶母液ꎬ经Ｏ２等离子体预处理和退火后制成Ｈｆ－Ｚｒ－氧化物(ＨｆｘＺｒ１－ｘＯ２)栅介质的电容器ꎬ表现出超低的漏电流密度(施加电压－１０Ｖꎬ漏电流密度为３.２２ˑ１０－８Ａｃｍ－２)ꎬ较大的电容密度(在应用频率分别为１０ｋＨｚ和１ＭＨｚ时ꎬ电容密度分别为１０.３６ｆＦ μｍ－２和９.４２ｆＦ μｍ－２).以上结果表明ꎬ经Ｏ２等离子体预处理ꎬ溶胶凝胶湿膜被氧化ꎬ进一步退火导致陷阱数量减少ꎬ从而其电学性能得以提高.利用ＲＦ溅射淀积法在Ｓｉ１－ｘＧｅｘ上淀积超薄的ＨｆＡｌＯｘ高ｋ栅介质(Ａｌ和Ｈｆ的原子比为７３.３ʒ２６.６).经测试:ＥＯＴ约３ｎｍꎬ界面态密度为６ˑ１０１１ｃｍ－２ｅＶ－１ꎬ漏电流密度为６.７ˑ１０－４Ａｃｍ－２(Ｖｇ＝ʃ１Ｖ)ꎬ表明ＨｆＡｌＯｘ/Ｓｉ０.８１Ｇｅ０.１９结构界面稳定.ＨｆＡｌＯｘ/Ｓｉ０.８１Ｇｅ０.１９结构的导带和价带偏移分别为(２.０５ʃ０.２)ｅＶ和(３.１１ʃ０.２)ｅＶꎬ由于在ＨｆＡｌＯｘ和Ｓｉ１－ｘＧｅｘ间生长了界面层ꎬ引起导带和价带有０.２ｅＶ的漂移[６０].在Ｇｅ衬底上制备ＨｆＴａ基(ＨｆＴａＯＮ/ＡｌＯＮ叠层)栅介质ＭＯＳ电容器[６１].该ＭＯＳ电容器的界面态/氧化层电荷密度低㊁漏电流低㊁ＣＥＴ低(约为１.１ｎｍ)㊁ｋ值高(约为２０).ＡｌＯＮ中间层可以有效地阻断ＨｆＴａ基介质与Ｇｅ衬底之间Ｇｅ㊁Ｈｆ和Ｔａ的相互扩散和反应ꎬＡｌＯＮ层也能防止Ｏ渗透到Ｇｅ衬底ꎬ有效地抑制了低ｋＧｅＯｘ层的形成ꎬ从而降低了氧化层电荷密度和界面态密度.Ｔａ的掺入抑制了栅介质中连续晶体的生长ꎬ从而使结晶温度升高.Ｎ的掺入可以阻止物类的相互扩散ꎬ改变高ｋ材料的局部配位ꎬ抑制结晶的发生ꎬ从而降低漏电流.同时由于中间层和高ｋ介质中Ｎ的掺入ꎬ形成了Ｎ相关的强键ꎬ使ＨｆＴａＯＮ/ＡｌＯＮ叠层的可靠性非常高.采用快速热氮化在Ｇｅ(１１１)衬底上淀积ＨｆＯ２介质层ꎬ淀积后退火制成Ａｕ/Ｃｒ/ＨｆＯ２/ＧｅＯＮ/ＧｅＭＯＳ电容器[６２].光电子能谱(ＸＰＳ)和ＨＲＴＥＭ分析证明在Ｇｅ衬底上形成了ＧｅＯＮ界面层ꎬ界面层８２㊀㊀㊀辽宁大学学报㊀㊀自然科学版２０２４年㊀㊀㊀㊀清晰.在４００ħ下退火的具有ＧｅＯＮ界面层的电容器具有更好的电学性能:ｋ值为１７.２６ꎬ势垒高度为１.０４ｅＶꎬ滞后电压值为１６０ｍＶ.界面态密度和固定电荷密度稍大ꎬ分别为１.０２ˑ１０１３ｃｍ－２ｅＶ－１和１.５５ˑ１０１２ｃｍ－２ꎬ分析认为是由于Ｇｅ衬底(１１１)晶向的激活能高于(１００)和(１１０)晶向的激活能ꎬ同时氧化界面附近存在薄氮层ꎬ导致界面上的缺陷密度更大.ｐ－Ｇｅ衬底上淀积ＨｆＮ薄膜ꎬ在Ａｒ/Ｎ２气氛下进行ＰＤＡ处理后ꎬＨｆＮ转变成ＨｆＯｘＮｙꎬ制成Ｐｔ/ＨｆＯｘＮｙ/ｐ－ＧｅＭＯＳ电容器[６３].ＨｆＯｘＮｙ的ＥＯＴ随着ＰＤＡ温度和时间的增加而降低ꎬＰＤＡ处理温度为６００ħꎬ时间为５ｍｉｎ时ꎬＨｆＯｘＮｙ的ＥＯＴ降低至１.９５ｎｍ(Ｖｇ＝－１Ｖ).与ＨｆＯｘＮｙ/Ｓｉ叠层相反ꎬＰＤＡ较高的温度和较长的时间ꎬ导致ＨｆＯｘＮｙ/Ｇｅ叠层的滞后宽度更大.与ＰＤＡ时间无关ꎬ随着ＰＤＡ温度的升高ꎬ平带电压(ＶＦＢ)出现负偏移ꎬ意味着在ＨｆＯｘＮｙ/界面层中引入了更多的固定正电荷.与具有类似ＥＯＴ的ＳｉＯ２/Ｓｉ相比ꎬＨｆＯｘＮｙ/ｐ－Ｇｅ的漏电流降低了近４个数量级.在６００ħ退火５ｍｉｎ后ꎬ漏电流密度为１.８ˑ１０－５Ａｃｍ－２(Ｖｇ＝－１Ｖ).Ｗａｎｇ等[６４]在ｐ－Ｇｅ衬底上ꎬ对Ｇｅ衬底进行ＴＭＡ钝化后ꎬ利用共溅射法(ＨｆＯ２靶和Ｄｙ靶)在Ａｒ/Ｏ２气氛下常温淀积ＨｆＤｙＯｘ栅介质层.通过变化Ｄｙ靶的直流溅射功率而改变ＨｆＤｙＯｘ膜Ｄｙ的掺杂量.对ＨｆＤｙＯｘ/Ｇｅ叠层进行热退火ꎬ研究掺杂浓度和热退火处理对ＨｆＤｙＯｘ/Ｇｅ叠层界面化学和电学特性的影响.结果表明ꎬ溅射淀积的ＨｆＤｙＯｘ是多晶结构ꎬ结晶度取决于溅射功率和退火温度.随着溅射功率的增加ꎬＤｙ在ＨｆＤｙＯｘ膜中的含量增加.由于ＨｆＤｙＯｘ/Ｇｅ界面上不稳定Ｇｅ氧化物的大量减少和ＨｆＤｙＯｘ膜中Ｏ空位被Ｇｅ充分取代ꎬＤｙ靶的直流溅射功率为１０Ｗ所淀积的ＨｆＤｙＯｘ栅介质表现出最佳的界面特性.界面化学特征的演化是通过两个相互竞争的过程发生的ꎬ包括氧化物的生长和氧化物的解吸.随着退火温度的升高ꎬ氧化物解吸过程优于氧化物生长过程ꎬ所以退火处理导致界面性能下降.当Ｄｙ靶的直流溅射功率为１０Ｗ时淀积的ＨｆＤｙＯｘ/ＧｅＭＯＳ电容器表现出最佳的电学特性:ｋ值为２２.４ꎬ较小的平带电压０.０７Ｖꎬ滞后可忽略ꎬ较低的氧化层电荷密度约为１０１１ｃｍ－２ꎬ较低的漏电流密度为２.３１ˑ１０－８Ａｃｍ－２.与掺杂浓度和退火温度相关的ＨｆＤｙＯｘ/ＧｅＭＯＳ电容器ꎬ随着电场的增加ꎬ漏电流导电机制(ＣＣＭｓ)从ＳＥ发射到ＰＦ发射再到ＦＮ隧穿.４㊀Ｈｆ基高ｋ栅介质的非传统ＭＯＳ器件结构随着器件尺寸的进一步缩小ꎬ采用传统结构的纳米级器件仍受到短沟道效应及量子效应的限制.改进的非传统ＭＯＳ器件结构应运而生ꎬ如多栅ＭＯＳ结构[６５]㊁绝缘体上硅(ＳＯＩ)[６６]等.Ｐｒａｖｉｎ等[６７]仿真制备了以高ｋＨｆＯ２为栅介质的双金属栅无结ＭＯＳ(ＤＭＳＧＪＬＴ).由于双金属栅的设计ꎬ两金属的界面出现电场峰ꎬ源区出现电场峰ꎬ高ｋＨｆＯ２作栅介质的电子速度增加约３１％ꎬ可以实现良好的载流子输运.ｋ值增加ꎬ势垒高度增加ꎬ漏电流大大降低.电流开关比的量级为１０９ꎬ比ＳｉＯ２作栅介质的ＭＯＳ高５个量级ꎬ漏致势垒(ＤＩＢＬ)值呈指数下降约６１.５％.Ｋｕｍａｒ等[６８]设计了具有栅叠层的异质双环栅无结纳米管金属氧化物半导体场效应晶体管(ＭｅｔａｌｏｘｉｄｅｓｅｍｉｃｏｎｄｕｃｔｏｒｆｉｅｌｄｅｆｆｅｃｔｔｒａｎｓｉｓｔｏｒꎬＭＯＳＦＥＴ)ꎬＨｆＯ２(ｋ＝２２)和ＨｆｘＴｉ１－ｘＯ２(ｋ＝５０)被选为高ｋ栅叠层氧化物.与无栅叠层结构相比ꎬＨｆｘＴｉ１－ｘＯ２作为栅介质漏电流更低(２.４４ˑ１０－１６Ａ)ꎬ电流开关比增加至大约１０１１ꎬＤＩＢＬ(２５.０３ｍＶＶ－１)和亚阈值斜率均得以提升(６６.２６ｍＶｄｅｃ－１).引入高ｋ的侧边隔离可抑制寄生的双极结型晶体管(ＢｉｐｏｌａｒｊｕｎｃｔｉｏｎｔｒａｎｓｉｓｔｏｒꎬＢＪＴ)ꎬ使关态电流显著降低ꎬ侧边隔离的ｋ值从１变化到２５ꎬＤＩＢＬ提高了４０％.９２㊀第１期㊀㊀㊀㊀㊀㊀吕㊀品ꎬ等:ＭＯＳ器件Ｈｆ基高ｋ栅介质的研究综述㊀㊀基于高ｋＨｆＺｒＯ４的高性能３２ｎｍ绝缘体上硅Ｎ沟道金属氧化物半导体(ＳｉｌｉｃｏｎｏｎｉｎｓｕｌａｔｏｒＮ￣ｃｈａｎｎｅｌｍｅｔａｌｏｘｉｄｅｓｅｍｉｃｏｎｄｕｃｔｏｒꎬＳＯＩＮＭＯＳ)器件ꎬ在恒定的ＣＥＴ下ꎬ６００ħ１５ｓ的后功函数退火(ＰＷＦＡ)使漏电流降低约２３％ꎬ器件性能增益达到８％[６９].经７００ħ的ＰＷＦＡꎬ正偏置温度不稳定性(ＰＢＴＩ)测试表明阈值电压漂移降低５８％ꎻ而对于ＰＭＯＳ器件ꎬ没有观察到ＰＢＴＩ改善或退化.与ＰＢＴＩ相比ꎬ负偏置温度不稳定性(ＮＢＴＩ)具有完全相同的特征ꎬ尽管不那么明显.５㊀结束语先进ＣＭＯＳ技术的不断发展必将进一步推动对Ｈｆ基高ｋ栅介质材料的研究.Ｈｆ基高ｋ栅介质与衬底间的界面层对器件特性影响的机理及如何进一步提高Ｈｆ基高ｋ栅介质与衬底的界面质量㊁具有优异特性的Ｈｆ基高ｋ栅介质材料和ＭＯＳ结构仍需进一步研究.参考文献:[１]㊀ＭｏｏｒｅＧＥ.Ｃｒａｍｍｉｎｇｍｏｒｅｃｏｍｐｏｎｅｎｔｓｏｎｔｏｉｎｔｅｇｒａｔｅｄｃｉｒｃｕｉｔｓ[Ｊ].ＰｒｏｃｅｅｄｉｎｇｓｏｆｔｈｅＩＥＥＥꎬ１９９８ꎬ８６(１):８２－８５.[２]㊀ＤｅｎｎａｒｄＲＨꎬＧａｅｎｓｓｌｅｎＦＨꎬＹｕＨＮꎬｅｔａｌ.Ｄｅｓｉｇｎｏｆｉｏｎ￣ｉｍｐｌａｎｔｅｄＭＯＳＦＥＴｓｗｉｔｈｖｅｒｙｓｍａｌｌｐｈｙｓｉｃａｌｄｉｍｅｎｓｉｏｎｓ[Ｊ].ＩＥＥＥＪｏｕｒｎａｌｏｆＳｏｌｉｄ￣ＳｔａｔｅＣｉｒｃｕｉｔｓꎬ１９７４ꎬ９(５):２５６－２６８.[３]㊀ＢｏｈｒＭＴꎬＹｏｕｎｇＩＡ.ＣＭＯＳｓｃａｌｉｎｇｔｒｅｎｄｓａｎｄｂｅｙｏｎｄ[Ｊ].ＩＥＥＥＭｉｃｒｏꎬ２０１７ꎬ３７(６):２０－２９.[４]㊀ＴａｏＦꎬＱｉＱＬꎬＬｉｕＡꎬｅｔａｌ.Ｄａｔａ￣ｄｒｉｖｅｎｓｍａｒｔｍａｎｕｆａｃｔｕｒｉｎｇ[Ｊ].ＪｏｕｒｎａｌｏｆＭａｎｕｆａｃｔｕｒｉｎｇＳｙｓｔｅｍｓꎬ２０１８ꎬ４８:１５７－１６９.[５]㊀ＷｏｎｇＨꎬＩｗａｉＨ.Ｏｎｔｈｅｓｃａｌｉｎｇｉｓｓｕｅｓａｎｄｈｉｇｈ￣ｋｒｅｐｌａｃｅｍｅｎｔｏｆｕｌｔｒａｔｈｉｎｇａｔｅｄｉｅｌｅｃｔｒｉｃｓｆｏｒｎａｎｏｓｃａｌｅＭＯＳｔｒａｎｓｉｓｔｏｒｓ[Ｊ].ＭｉｃｒｏｅｌｅｃｔｒｏｎｉｃＥｎｇｉｎｅｅｒｉｎｇꎬ２００６ꎬ８３:１８６７－１９０４.[６]㊀ＫｉｎｇｏｎＡＩꎬＭａｒｉａＪＰꎬＳｔｒｅｉｆｆｅｒＳＫ.Ａｌｔｅｒｎａｔｉｖｅｄｉｅｌｅｃｔｒｉｃｓｔｏｓｉｌｉｃｏｎｄｉｏｘｉｄｅｆｏｒｍｅｍｏｒｙａｎｄｌｏｇｉｃｄｅｖｉｃｅｓ[Ｊ].Ｎａｔｕｒｅꎬ２０００ꎬ４０６:１０３２－１０３８.[７]㊀ＬｏＳＨꎬＢｕｃｈａｎａｎＤＡꎬＴａｕｒＹꎬｅｔａｌ.Ｑｕａｎｔｕｍ￣ｍｅｃｈａｎｉｃａｌｍｏｄｅｌｉｎｇｏｆｅｌｅｃｔｒｏｎｔｕｎｎｅｌｉｎｇｃｕｒｒｅｎｔｆｒｏｍｔｈｅｉｎｖｅｒｓｉｏｎｌａｙｅｒｏｆｕｌｔｒａ￣ｔｈｉｎ￣ｏｘｉｄｅｎＭＯＳＦＥＴｓ[Ｊ].ＩＥＥＥＥｌｅｃｔｒｏｎＤｅｖｉｃｅＬｅｔｔｅｒｓꎬ１９９７ꎬ１８(５):２０９－２１１.[８]㊀ＣｈｉｎｄａｌｏｒｅＧꎬＨａｒｅｌａｎｄＳＡꎬＪａｌｌｅｐａｌｌｉＳＡꎬｅｔａｌ.ＥｘｐｅｒｉｍｅｎｔａｌｄｅｔｅｒｍｉｎａｔｉｏｎｏｆｔｈｒｅｓｈｏｌｄｖｏｌｔａｇｅｓｈｉｆｔｓｄｕｅｔｏｑｕａｎｔｕｍｍｅｃｈａｎｉｃａｌｅｆｆｅｃｔｓｉｎＭＯＳｅｌｅｃｔｒｏｎａｎｄｈｏｌｅｉｎｖｅｒｓｉｏｎｌａｙｅｒｓ[Ｊ].ＩＥＥＥＥｌｅｃｔｒｏｎＤｅｖｉｃｅＬｅｔｔｅｒｓꎬ１９９７ꎬ１８(５):２０６－２０８.[９]㊀杨旭敏.新型Ｈｆ基ｋ栅介质薄膜的制备及性能的研究[Ｄ].苏州:苏州大学ꎬ２０１２.[１０]㊀ＤｉＭａｒｉａＤＪꎬＣａｒｔｉｅｒＥꎬＡｒｎｏｌｄＤ.Ｉｍｐａｃｔｉｏｎｉｚａｔｉｏｎꎬｔｒａｐｃｒｅａｔｉｏｎꎬｄｅｇｒａｄａｔｉｏｎꎬａｎｄｂｒｅａｋｄｏｗｎｉｎｓｉｌｉｃｏｎｄｉｏｘｉｄｅｆｉｌｍｓｏｎｓｉｌｉｃｏｎ[Ｊ].ＪｏｕｒｎａｌｏｆＡｐｐｌｉｅｄＰｈｙｓｉｃｓꎬ１９９３ꎬ７３(７):３３６７－３３８４.[１１]㊀ＤｉｍａｒｉａＤＪꎬＣａｒｔｉｅｒＥ.Ｍｅｃｈａｎｉｓｍｆｏｒｓｔｒｅｓｓ￣ｉｎｄｕｃｅｄｌｅａｋａｇｅｃｕｒｒｅｎｔｓｉｎｔｈｉｎｓｉｌｉｃｏｎｄｉｏｘｉｄｅｆｉｌｍｓ[Ｊ].ＪｏｕｒｎａｌｏｆＡｐｐｌｉｅｄＰｈｙｓｉｃｓꎬ１９９５ꎬ７８(６):３８８３－３８９４.[１２]㊀ＤｅｇｒａｅｖｅＲꎬＧｒｏｅｓｅｎｅｋｅｎＧꎬＢｅｌｌｅｎｓＲꎬｅｔａｌ.Ｎｅｗｉｎｓｉｇｈｔｓｉｎｔｈｅｒｅｌａｔｉｏｎｂｅｔｗｅｅｎｅｌｅｃｔｒｏｎｔｒａｐｇｅｎｅｒａｔｉｏｎａｎｄｔｈｅｓｔａｔｉｓｔｉｃａｌｐｒｏｐｅｒｔｉｅｓｏｆｏｘｉｄｅｂｒｅａｋｄｏｗｎ[Ｊ].ＩＥＥＥＴｒａｎｓａｃｔｉｏｎｓｏｎＥｌｅｃｔｒｏｎＤｅｖｉｃｅｓꎬ１９９８ꎬ４５(４):９０４－９１１.[１３]㊀ＨｏｕｓｓａＭꎬＮｉｇａｍＴꎬＭｅｒｔｅｎｓＰＷꎬｅｔａｌ.Ｍｏｄｅｌｆｏｒｔｈｅｃｕｒｒｅｎｔ￣ｖｏｌｔａｇｅｃｈａｒａｃｔｅｒｉｓｔｉｃｓｏｆｕｌｔｒａｔｈｉｎｇａｔｅｏｘｉｄｅｓａｆｔｅｒｓｏｆｔｂｒｅａｋｄｏｗｎ[Ｊ].ＪｏｕｒｎａｌｏｆＡｐｐｌｉｅｄＰｈｙｓｉｃｓꎬ１９９８ꎬ８４(８):４３５１－４３５５.[１４]㊀ＳｔａｔｈｉｓＪＨ.Ｐｅｒｃｏｌａｔｉｏｎｍｏｄｅｌｓｆｏｒｇａｔｅｏｘｉｄｅｂｒｅａｋｄｏｗｎ[Ｊ].ＪｏｕｒｎａｌｏｆＡｐｐｌｉｅｄＰｈｙｓｉｃｓꎬ１９９９ꎬ８６(１０):５７５７－５７６６.[１５]㊀ＬｉｕＬＮꎬＴａｎｇＷＭꎬＬａｉＰＴ.ＡｄｖａｎｃｅｓｉｎＬａ￣ｂａｓｅｄｈｉｇｈ￣ｋｄｉｅｌｅｃｔｒｉｃｓｆｏｒＭＯＳａｐｐｌｉｃａｔｉｏｎｓ[Ｊ].Ｃｏａｔｉｎｇｓꎬ２０１９ꎬ９(４):２１７.[１６]㊀ＨｏｕｓｓａＭ.Ｈｉｇｈ￣ｋｇａｔｅｄｉｅｌｅｃｔｒｉｃｓ[Ｍ].Ｃａｒａｂａｓ:ＣＲＣＰｒｅｓｓꎬ２０２０.[１７]㊀ＴａｎＴＴꎬＬｉｕＺＴꎬＬｉＹＹ.Ｆｉｒｓｔ￣ｐｒｉｎｃｉｐｌｅｓｃａｌｃｕｌａｔｉｏｎｓｏｆｅｌｅｃｔｒｏｎｉｃａｎｄｏｐｔｉｃａｌｐｒｏｐｅｒｔｉｅｓｏｆＴｉ￣ｄｏｐｅｄｍｏｎｏｃｌｉｎｉｃＨｆＯ２[Ｊ].ＪｏｕｒｎａｌｏｆＡｌｌｏｙｓａｎｄＣｏｍｐｏｕｎｄｓꎬ２０１２ꎬ５１０(１):７８－８２.[１８]㊀ＨｅＧꎬＤｅｎｇＢꎬＳｕｎＺＱꎬｅｔａｌ.ＣＶＤ￣ｄｅｒｉｖｅｄＨｆ￣ｂａｓｅｄｈｉｇｈ￣ｋｇａｔｅｄｉｅｌｅｃｔｒｉｃｓ[Ｊ].ＣｒｉｔｉｃａｌＲｅｖｉｅｗｓｉｎＳｏｌｉｄＳｔａｔｅａｎｄＭａｔｅｒｉａｌｓＳｃｉｅｎｃｅｓꎬ２０１３ꎬ３８(４):２３５－２６１.[１９]㊀ＴｓａｉＣＨꎬＬａｉＹＳꎬＣｈｅｎＪＳ.ＴｈｅｒｍａｌｓｔａｂｉｌｉｔｙｏｆｈａｆｎｉｕｍａｎｄｈａｆｎｉｕｍｎｉｔｒｉｄｅｇａｔｅｓｏｎＨｆＯ２ｇａｔｅｄｉｅｌｅｃｔｒｉｃｓ[Ｊ].ＪｏｕｒｎａｌｏｆＡｌｌｏｙｓａｎｄＣｏｍｐｏｕｎｄｓꎬ２００９ꎬ４８７(１/２):６８７－６９２.[２０]㊀ＬｉＳꎬＬｉｎＹＹꎬＴａｎｇＳＹꎬｅｔａｌ.Ａｒｅｖｉｅｗｏｆｒａｒｅ￣ｅａｒｔｈｏｘｉｄｅｆｉｌｍｓａｓｈｉｇｈｋｄｉｅｌｅｃｔｒｉｃｓｉｎＭＯＳｄｅｖｉｃｅｓ０３㊀㊀㊀辽宁大学学报㊀㊀自然科学版２０２４年㊀㊀㊀㊀Ｃｏｍｍｅｍｏｒａｔｉｎｇｔｈｅ１００ｔｈａｎｎｉｖｅｒｓａｒｙｏｆｔｈｅｂｉｒｔｈｏｆＡｃａｄｅｍｉｃｉａｎＧｕａｎｇｘｉａｎＸｕ[Ｊ].ＪｏｕｒｎａｌｏｆＲａｒｅＥａｒｔｈｓꎬ２０２１ꎬ３９(２):１２１－１２８.[２１]㊀ＣｈｏｉＪＨꎬＭａｏＹꎬＣｈａｎｇＪＰ.Ｄｅｖｅｌｏｐｍｅｎｔｏｆｈａｆｎｉｕｍｂａｓｅｄｈｉｇｈ－ｋｍａｔｅｒｉａｌｓａｒｅｖｉｅｗ[Ｊ].ＭａｔｅｒｉａｌｓＳｃｉｅｎｃｅａｎｄＥｎｇｉｎｅｅｒｉｎｇ:Ｒ:Ｒｅｐｏｒｔｓꎬ２０１１ꎬ７２(６):９７－１３６.[２２]㊀ＫｕｋｌｉＫꎬＩｈａｎｕｓＪꎬＲｉｔａｌａＭꎬｅｔａｌ.ＴａｉｌｏｒｉｎｇｔｈｅｄｉｅｌｅｃｔｒｉｃｐｒｏｐｅｒｔｉｅｓｏｆＨｆＯ２￣Ｔａ２Ｏ５ｎａｎｏｌａｍｉｎａｔｅｓ[Ｊ].ＡｐｐｌｉｅｄＰｈｙｓｉｃｓＬｅｔｔｅｒｓꎬ１９９６ꎬ６８(２６):３７３７－３７３９.[２３]㊀ＺｈａｎｇＹＣꎬＨｅＧꎬＷａｎｇＷＨꎬｅｔａｌ.Ａｑｕｅｏｕｓ￣ｓｏｌｕｔｉｏｎ￣ｄｒｉｖｅｎＨｆＧｄＯｘｇａｔｅｄｉｅｌｅｃｔｒｉｃｓｆｏｒｌｏｗ￣ｖｏｌｔａｇｅ￣ｏｐｅｒａｔｅｄα￣ＩｎＧａＺｎＯｔｒａｎｓｉｓｔｏｒｓａｎｄｉｎｖｅｒｔｅｒｃｉｒｃｕｉｔｓ[Ｊ].ＪｏｕｒｎａｌｏｆＭａｔｅｒｉａｌｓＳｃｉｅｎｃｅ＆Ｔｅｃｈｎｏｌｏｇｙꎬ２０２０ꎬ５０:１－１２.[２４]㊀ＬｉｕＭꎬＦａｎｇＱꎬＨｅＧꎬｅｔａｌ.ＣｈａｒａｃｔｅｒｉｚａｔｉｏｎｏｆＨｆＯｘＮｙｇａｔｅｄｉｅｌｅｃｔｒｉｃｓｕｓｉｎｇａｈａｆｎｉｕｍｏｘｉｄｅａｓｔａｒｇｅｔ[Ｊ].ＡｐｐｌｉｅｄＳｕｒｆａｃｅＳｃｉｅｎｃｅꎬ２００６ꎬ２５２(２４):８６７３－８６７６.[２５]㊀ＺｈｕＪꎬＬｉｕＺＧ.ＣｏｍｐａｒａｔｉｖｅｓｔｕｄｙｏｆｐｕｌｓｅｄｌａｓｅｒｄｅｐｏｓｉｔｅｄＨｆＯ２ａｎｄＨｆ￣ａｌｕｍｉｎａｔｅｆｉｌｍｓｆｏｒｈｉｇｈ￣ｋｇａｔｅｄｉｅｌｅｃｔｒｉｃａｐｐｌｉｃａｔｉｏｎｓ[Ｊ].ＡｐｐｌｉｅｄＰｈｙｓｉｃｓＡꎬ２００５ꎬ８０(８):１７６９－１７７３.[２６]㊀ＷａｎｇＸꎬＳｈｅｎＣꎬＬｉＭＦꎬｅｔａｌ.Ｄｕａｌｍｅｔａｌｇａｔｅｓｗｉｔｈｂａｎｄ￣ｅｄｇｅｗｏｒｋｆｕｎｃｔｉｏｎｓｏｎｎｏｖｅｌＨｆＬａＯｈｉｇｈ￣ｋｇａｔｅｄｉｅｌｅｃｔｒｉｃ[Ｃ]//２００６ＳｙｍｐｏｓｉｕｍｏｎＶＬＳＩＴｅｃｈｎｏｌｏｇｙ.Ｈｏｎｏｌｕｌｕ:ＩＥＥＥꎬ２００６:９－１０.[２７]㊀ＫｉｍＴＷꎬＪａｎｇＴＹꎬＫｉｍＤꎬｅｔａｌ.ＥｆｆｅｃｔｏｆＬａｉｎｃｏｒｐｏｒａｔｉｏｎｏｎｒｅｌｉａｂｉｌｉｔｙｃｈａｒａｃｔｅｒｉｓｔｉｃｓｏｆｍｅｔａｌ￣ｏｘｉｄｅ￣ｓｅｍｉｃｏｎｄｕｃｔｏｒｃａｐａｃｉｔｏｒｓｗｉｔｈｈａｆｎｉｕｍｂａｓｅｄｈｉｇｈ￣ｋｄｉｅｌｅｃｔｒｉｃｓ[Ｊ].ＭｉｃｒｏｅｌｅｃｔｒｏｎｉｃＥｎｇｉｎｅｅｒｉｎｇꎬ２０１２ꎬ８９:３１－３３.[２８]㊀王小娜.Ｇｄ２Ｏ３掺杂ＨｆＯ２ｋ栅介质的制备与击穿特性研究[Ｄ].北京:北京有色金属研究总院ꎬ２０１１.[２９]㊀ＧｕｓｅｖＥＰꎬＣａｂｒａｌＣꎬＣｏｐｅｌＭꎬｅｔａｌ.ＵｌｔｒａｔｈｉｎＨｆＯ２ｆｉｌｍｓｇｒｏｗｎｏｎｓｉｌｉｃｏｎｂｙａｔｏｍｉｃｌａｙｅｒｄｅｐｏｓｉｔｉｏｎｆｏｒａｄｖａｎｃｅｄｇａｔｅｄｉｅｌｅｃｔｒｉｃｓａｐｐｌｉｃａｔｉｏｎｓ[Ｊ].ＭｉｃｒｏｅｌｅｃｔｒｏｎｉｃＥｎｇｉｎｅｅｒｉｎｇꎬ２００３ꎬ６９(２/３/４):１４５－１５１.[３０]㊀ＧｏｌｏｓｏｖＤＡꎬＶｉｌｙａＮꎬＺａｖａｄｓｋｉＳМꎬｅｔａｌ.Ｉｎｆｌｕｅｎｃｅｏｆｆｉｌｍｔｈｉｃｋｎｅｓｓｏｎｔｈｅｄｉｅｌｅｃｔｒｉｃｃｈａｒａｃｔｅｒｉｓｔｉｃｓｏｆｈａｆｎｉｕｍｏｘｉｄｅｌａｙｅｒｓ[Ｊ].ＴｈｉｎＳｏｌｉｄＦｉｌｍｓꎬ２０１９ꎬ６９０:１３７５１７.[３１]㊀ＰａｒｋＢＫꎬＰａｒｋＪꎬＣｈｏＭꎬｅｔａｌ.Ｉｎｔｅｒｆａｃｉａｌｒｅａｃｔｉｏｎｂｅｔｗｅｅｎｃｈｅｍｉｃａｌｌｙｖａｐｏｒ￣ｄｅｐｏｓｉｔｅｄＨｆＯ２ｔｈｉｎｆｉｌｍｓａｎｄａＨＦ￣ｃｌｅａｎｅｄＳｉｓｕｂｓｔｒａｔｅｄｕｒｉｎｇｆｉｌｍｇｒｏｗｔｈａｎｄｐｏｓｔａｎｎｅａｌｉｎｇ[Ｊ].ＡｐｐｌｉｅｄＰｈｙｓｉｃｓＬｅｔｔｅｒｓꎬ２００２ꎬ８０(１３):２３６８－２３７０.[３２]㊀ＫｏｂａｙａｓｈｉＨꎬＩｍａｍｕｒａＫꎬＦｕｋａｙａｍａＫＩꎬｅｔａｌ.ＣｏｍｐｌｅｔｅｐｒｅｖｅｎｔｉｏｎｏｆｒｅａｃｔｉｏｎａｔＨｆＯ２/Ｓｉｉｎｔｅｒｆａｃｅｓｂｙ１ｎｍｓｉｌｉｃｏｎｎｉｔｒｉｄｅｌａｙｅｒ[Ｊ].ＳｕｒｆａｃｅＳｃｉｅｎｃｅꎬ２００８ꎬ６０２(１１):１９４８－１９５３.[３３]㊀ＨｅＧꎬＦａｎｇＱꎬＬｉｕＭꎬｅｔａｌ.ＴｈｅｓｔｒｕｃｔｕｒａｌａｎｄｉｎｔｅｒｆａｃｉａｌｐｒｏｐｅｒｔｉｅｓｏｆＨｆＯ２/ＳｉｂｙｔｈｅｐｌａｓｍａｏｘｉｄａｔｉｏｎｏｆｓｐｕｔｔｅｒｅｄｍｅｔａｌｌｉｃＨｆｔｈｉｎｆｉｌｍｓ[Ｊ].ＪｏｕｒｎａｌｏｆＣｒｙｓｔａｌＧｒｏｗｔｈꎬ２００４ꎬ２６８(１/２):１５５－１６２.[３４]㊀ＺｈａｎｇＸＹꎬＨｓｕＣＨꎬＬｉｅｎＳＹꎬｅｔａｌ.Ｔｅｍｐｅｒａｔｕｒｅ￣ｄｅｐｅｎｄｅｎｔＨｆＯ２/Ｓｉｉｎｔｅｒｆａｃｅｓｔｒｕｃｔｕｒａｌｅｖｏｌｕｔｉｏｎａｎｄｉｔｓｍｅｃｈａｎｉｓｍ[Ｊ].ＮａｎｏｓｃａｌｅＲｅｓｅａｒｃｈＬｅｔｔｅｒｓꎬ２０１９ꎬ１４(１):８３.[３５]㊀ＷａｎｇＬꎬＸｕｅＫꎬＸｕＪＢꎬｅｔａｌ.ＣｏｎｔｒｏｌｏｆｉｎｔｅｒｆａｃｉａｌｓｉｌｉｃａｔｅｂｅｔｗｅｅｎＨｆＯ２ａｎｄＳｉｂｙｈｉｇｈｃｏｎｃｅｎｔｒａｔｉｏｎｏｚｏｎｅ[Ｊ].ＡｐｐｌｉｅｄＰｈｙｓｉｃｓＬｅｔｔｅｒｓꎬ２００６ꎬ８８(７):０７２９０３.[３６]㊀ＭｉｓｒａＶꎬＬｕｃｏｖｓｋｙＧꎬＰａｒｓｏｎｓＧ.Ｉｓｓｕｅｓｉｎｈｉｇｈ￣ｋｇａｔｅｓｔａｃｋｉｎｔｅｒｆａｃｅｓ[Ｊ].ＭＲＳＢｕｌｌｅｔｉｎꎬ２００２ꎬ２７(３):２１２－２１６.[３７]㊀ＴａｅｈｏＬｅｅꎬＹｏｕｎｇ￣ＢａｅＫｉｍꎬＫｙｕｎｇＨｏｎｇꎬｅｔａｌ.Ｐｒｏｐｅｒｔｉｅｓｏｆｕｌｔｒａ￣ｔｈｉｎｈａｆｎｉｕｍｏｘｉｄｅａｎｄｉｎｔｅｒｆａｃｉａｌｌａｙｅｒｄｅｐｏｓｉｔｅｄｂｙａｔｏｍｉｃｌａｙｅｒｄｅｐｏｓｉｔｉｏｎ[Ｃ]//Ｔｈｅ８ｔｈＣｈｉｎａ￣ＫｏｒｅａＷｏｒｋｓｈｏｐｏｎＡｄｖａｎｃｅｄＭａｔｅｒｉａｌｓ.Ｃｈｅｎｇｄｕ:ＪｏｕｒｎａｌｏｆＲａｒｅＥａｒｔｈｓꎬ２００４ꎬ２２:２１－２５.[３８]㊀ＰａｒｋＰＫꎬＲｏｈＪＳꎬＣｈｏｉＢＨꎬｅｔａｌ.ＩｎｔｅｒｆａｃｉａｌｌａｙｅｒｐｒｏｐｅｒｔｉｅｓｏｆＨｆＯ２ｆｉｌｍｓｆｏｒｍｅｄｂｙｐｌａｓｍａ￣ｅｎｈａｎｃｅｄａｔｏｍｉｃｌａｙｅｒｄｅｐｏｓｉｔｉｏｎｏｎｓｉｌｉｃｏｎ[Ｊ].ＥｌｅｃｔｒｏｃｈｅｍｉｃａｌａｎｄＳｏｌｉｄ￣ＳｔａｔｅＬｅｔｔｅｒｓꎬ２００６ꎬ９(５):Ｆ３４.[３９]㊀ＬｕＪꎬＡａｒｉｋＪꎬＳｕｎｄｑｖｉｓｔＪꎬｅｔａｌ.ＡｎａｌｙｔｉｃａｌＴＥＭｃｈａｒａｃｔｅｒｉｚａｔｉｏｎｏｆｔｈｅｉｎｔｅｒｆａｃｉａｌｌａｙｅｒｂｅｔｗｅｅｎＡＬＤＨｆＯ２ｆｉｌｍａｎｄｓｉｌｉｃｏｎｓｕｂｓｔｒａｔｅ[Ｊ].ＪｏｕｒｎａｌｏｆＣｒｙｓｔａｌＧｒｏｗｔｈꎬ２００５ꎬ２７３(３/４):５１０－５１４.[４０]㊀ＷｏｎｇＨꎬＳｅｎＢꎬＦｉｌｉｐＶꎬｅｔａｌ.ＭａｔｅｒｉａｌｐｒｏｐｅｒｔｉｅｓｏｆｉｎｔｅｒｆａｃｉａｌｓｉｌｉｃａｔｅｌａｙｅｒａｎｄｉｔｓｉｎｆｌｕｅｎｃｅｏｎｔｈｅｅｌｅｃｔｒｉｃａｌｃｈａｒａｃｔｅｒｉｓｔｉｃｓｏｆＭＯＳｄｅｖｉｃｅｓｕｓｉｎｇｈａｆｎｉａａｓｔｈｅｇａｔｅｄｉｅｌｅｃｔｒｉｃ[Ｊ].ＴｈｉｎＳｏｌｉｄＦｉｌｍｓꎬ２００６ꎬ５０４(１/２):１９２－１９６.[４１]㊀ＳａｙａｎＳꎬＧａｒｆｕｎｋｅｌＥꎬＳｕｚｅｒＳ.ＳｏｆｔＸ￣ｒａｙｐｈｏｔｏｅｍｉｓｓｉｏｎｓｔｕｄｉｅｓｏｆｔｈｅＨｆＯ２/ＳｉＯ２/Ｓｉｓｙｓｔｅｍ[Ｊ].ＡｐｐｌｉｅｄＰｈｙｓｉｃｓＬｅｔｔｅｒｓꎬ２００２ꎬ８０(１２):２１３５－２１３７.[４２]㊀ＭａｎｉｋａｎｔｈａｂａｂｕＮꎬＣｈａｎＴＫꎬＰａｔｈａｋＡＰꎬｅｔａｌ.Ｉｏｎｂｅａｍｓｔｕｄｉｅｓｏｆｈａｆｎｉｕｍｂａｓｅｄａｌｔｅｒｎａｔｅｈｉｇｈ￣ｋｄｉｅｌｅｃｔｒｉｃｆｉｌｍｓｄｅｐｏｓｉｔｅｄｏｎｓｉｌｉｃｏｎ[Ｊ].ＮｕｃｌｅａｒＩｎｓｔｒｕｍｅｎｔｓａｎｄＭｅｔｈｏｄｓｉｎＰｈｙｓｉｃｓＲｅｓｅａｒｃｈＳｅｃｔｉｏｎＢꎬ２０１４ꎬ３３２:３８９－３９２.[４３]㊀ＭａｉｋａｐＳꎬＬｅｅＪＨꎬＭａｈａｐａｔｒａＲꎬｅｔａｌ.ＥｆｆｅｃｔｓｏｆｉｎｔｅｒｆａｃｉａｌＮＨ３/Ｎ２Ｏ￣ｐｌａｓｍａｔｒｅａｔｍｅｎｔｏｎｔｈｅｓｔｒｕｃｔｕｒａｌａｎｄｅｌｅｃｔｒｉｃａｌｐｒｏｐｅｒｔｉｅｓｏｆｕｌｔｒａ￣ｔｈｉｎＨｆＯ２ｇａｔｅｄｉｅｌｅｃｔｒｉｃｓｏｎｐ￣Ｓｉｓｕｂｓｔｒａｔｅｓ[Ｊ].Ｓｏｌｉｄ￣ＳｔａｔｅＥｌｅｃｔｒｏｎｉｃｓꎬ２００５ꎬ４９(４):５２４－５２８.[４４]㊀ＣｈｅｎＳꎬＬｉｕＺＴꎬＦｅｎｇＬＰꎬｅｔａｌ.Ｅｆｆｅｃｔｏｆｙｔｔｅｒｂｉｕｍｉｎｃｌｕｓｉｏｎｉｎｈａｆｎｉｕｍｏｘｉｄｅｏｎｔｈｅｓｔｒｕｃｔｕｒａｌａｎｄｅｌｅｃｔｒｉｃａｌｐｒｏｐｅｒｔｉｅｓｏｆｔｈｅｈｉｇｈ￣ｋｇａｔｅｄｉｅｌｅｃｔｒｉｃ[Ｊ].ＪｏｕｒｎａｌｏｆＲａｒｅＥａｒｔｈｓꎬ２０１４ꎬ３２(６):５８０－５８４.[４５]㊀ＡｇｕｓｔｉｎＭＰꎬＡｌｓｈａｒｅｅｆＨꎬＱｕｅｖｅｄｏ￣ＬｏｐｅｚＭＡꎬｅｔａｌ.ＩｎｆｌｕｅｎｃｅｏｆＡｌＮｌａｙｅｒｓｏｎｔｈｅｉｎｔｅｒｆａｃｅｓｔａｂｉｌｉｔｙｏｆＨｆＯ２ｇａｔｅｄｉｅｌｅｃｔｒｉｃｓｔａｃｋｓ[Ｊ].ＡｐｐｌｉｅｄＰｈｙｓｉｃｓＬｅｔｔｅｒｓꎬ２００６ꎬ８９(４):０４１９０６.１３㊀第１期㊀㊀㊀㊀㊀㊀吕㊀品ꎬ等:ＭＯＳ器件Ｈｆ基高ｋ栅介质的研究综述㊀㊀[４６]㊀冯丽萍ꎬ刘正堂ꎬ田浩.新型高ｋ栅介质ＨｆＳｉＯＮ薄膜的制备及性能研究[Ｊ].稀有金属材料与工程ꎬ２００８ꎬ３７(１１):２００８－２０１１.[４７]㊀ＪｉｎＰꎬＨｅＧꎬＦａｎｇＺＢꎬｅｔａｌ.Ａｎｎｅａｌｉｎｇ￣ｔｅｍｐｅｒａｔｕｒｅ￣ｍｏｄｕｌａｔｅｄｏｐｔｉｃａｌꎬｅｌｅｃｔｒｉｃａｌｐｒｏｐｅｒｔｉｅｓꎬａｎｄｌｅａｋａｇｅｃｕｒｒｅｎｔｔｒａｎｓｐｏｒｔｍｅｃｈａｎｉｓｍｏｆｓｏｌ￣ｇｅｌ￣ｐｒｏｃｅｓｓｅｄｈｉｇｈ￣ｋＨｆＡｌＯｘｇａｔｅｄｉｅｌｅｃｔｒｉｃｓ[Ｊ].ＣｅｒａｍｉｃｓＩｎｔｅｒｎａｔｉｏｎａｌꎬ２０１７ꎬ４３(３):３１０１－３１０６.[４８]㊀ＨｅｇｄｅＲＩꎬＴｒｉｙｏｓｏＤＨꎬＳａｍａｖｅｄａｍＳＢꎬｅｔａｌ.Ｈａｆｎｉｕｍｚｉｒｃｏｎａｔｅｇａｔｅｄｉｅｌｅｃｔｒｉｃｆｏｒａｄｖａｎｃｅｄｇａｔｅｓｔａｃｋａｐｐｌｉｃａｔｉｏｎｓ[Ｊ].ＪｏｕｒｎａｌｏｆＡｐｐｌｉｅｄＰｈｙｓｉｃｓꎬ２００７ꎬ１０１(７):０７４１１３.[４９]㊀ＦｅｒｒａｒｉＳꎬＳｃａｒｅｌＧ.ＯｘｙｇｅｎｄｉｆｆｕｓｉｏｎｉｎａｔｏｍｉｃｌａｙｅｒｄｅｐｏｓｉｔｅｄＺｒＯ２ａｎｄＨｆＯ２ｔｈｉｎｆｉｌｍｓｏｎＳｉ(１００)[Ｊ].ＪｏｕｒｎａｌｏｆＡｐｐｌｉｅｄＰｈｙｓｉｃｓꎬ２００４ꎬ９６(１):１４４－１４９.[５０]㊀ＷｉｌｋＧＤꎬＷａｌｌａｃｅＲＭꎬＡｎｔｈｏｎｙＪＭ.Ｈａｆｎｉｕｍａｎｄｚｉｒｃｏｎｉｕｍｓｉｌｉｃａｔｅｓｆｏｒａｄｖａｎｃｅｄｇａｔｅｄｉｅｌｅｃｔｒｉｃｓ[Ｊ].ＪｏｕｒｎａｌｏｆＡｐｐｌｉｅｄＰｈｙｓｉｃｓꎬ２０００ꎬ８７(１):４８４－４９２.[５１]㊀ＣｈｏｉＰꎬＢａｅｋＤꎬＨｅｏＳꎬｅｔａｌ.Ａｔｏｍｉｃｌａｙｅｒ￣ｄｅｐｏｓｉｔｅｄ(ＨｆＺｒＯ４)１￣ｘ(ＳｉＯ２)ｘｔｈｉｎｆｉｌｍｓｆｏｒｇａｔｅｓｔａｃｋａｐｐｌｉｃａｔｉｏｎｓ[Ｊ].ＴｈｉｎＳｏｌｉｄＦｉｌｍｓꎬ２０１８ꎬ６５２:２－９.[５２]㊀ＣｈｅｎｇＣＬꎬＣｈａｎｇ￣ＬｉａｏＫＳꎬＷａｎｇＴＫ.Ｉｍｐｒｏｖｅｄｅｌｅｃｔｒｉｃａｌａｎｄｓｕｒｆａｃｅｃｈａｒａｃｔｅｒｉｓｔｉｃｓｏｆｍｅｔａｌ￣ｏｘｉｄｅ￣ｓｅｍｉｃｏｎｄｕｃｔｏｒｄｅｖｉｃｅｗｉｔｈｇａｔｅｈａｆｎｉｕｍｏｘｙｎｉｔｒｉｄｅｂｙｃｈｅｍｉｃａｌｄｒｙｅｔｃｈｉｎｇ[Ｊ].Ｓｏｌｉｄ￣ＳｔａｔｅＥｌｅｃｔｒｏｎｉｃｓꎬ２００６ꎬ５０(２):１０３－１０８.[５３]㊀ＭａｈａｔＡＭꎬＭａｓｔｕｌｉＭＳꎬＢａｄａｒＮꎬｅｔａｌ.ＮｏｖｅｌＡｌ１.９９７Ｈｆ０.００３Ｏ３ｈｉｇｈ￣ｋｇａｔｅｄｉｅｌｅｃｔｒｉｃｔｈｉｎｆｉｌｍｓｇｒｏｗｎｂｙｐｕｌｓｅｄｌａｓｅｒｄｅｐｏｓｉｔｉｏｎｕｓｉｎｇｐｒｅ￣ｓｙｎｔｈｅｓｉｚｅｄｔａｒｇｅｔｍａｔｅｒｉａｌ[Ｊ].ＪｏｕｒｎａｌｏｆＭａｔｅｒｉａｌｓＳｃｉｅｎｃｅ:ＭａｔｅｒｉａｌｓｉｎＥｌｅｃｔｒｏｎｉｃｓꎬ２０２１ꎬ３２(８):１０９２７－１０９４２.[５４]㊀ＢｅｎｃｈｅｒｉｆＨꎬＰｅｚｚｉｍｅｎｔｉＦꎬＤｅｈｉｍｉＬꎬｅｔａｌ.Ａｎａｌｙｓｉｓｏｆ４Ｈ￣ＳｉＣＭＯＳＦＥＴｗｉｔｈｄｉｓｔｉｎｃｔｈｉｇｈ￣ｋ/４Ｈ￣ＳｉＣｉｎｔｅｒｆａｃｅｓｕｎｄｅｒｈｉｇｈｔｅｍｐｅｒａｔｕｒｅａｎｄｃａｒｒｉｅｒ￣ｔｒａｐｐｉｎｇｃｏｎｄｉｔｉｏｎｓ[Ｊ].ＡｐｐｌｉｅｄＰｈｙｓｉｃｓＡꎬ２０２０ꎬ１２６(１１):８５４.[５５]㊀ＮａｗａｚＭ.Ｏｎｔｈｅｅｖａｌｕａｔｉｏｎｏｆｇａｔｅｄｉｅｌｅｃｔｒｉｃｓｆｏｒ４Ｈ￣ＳｉＣｂａｓｅｄｐｏｗｅｒＭＯＳＦＥＴｓ[Ｊ].ＡｃｔｉｖｅａｎｄＰａｓｓｉｖｅＥｌｅｃｔｒｏｎｉｃＣｏｍｐｏｎｅｎｔｓꎬ２０１５ꎬ２０１５:６５１５２７.[５６]㊀ＭａｅｄａＥꎬＮａｂａｔａｍｅＴꎬＹｕｇｅＫꎬｅｔａｌ.Ｃｈａｎｇｅｏｆｃｈａｒａｃｔｅｒｉｓｔｉｃｓｏｆｎ￣ＧａＮＭＯＳｃａｐａｃｉｔｏｒｓｗｉｔｈＨｆ￣ｒｉｃｈＨｆＳｉＯｘｇａｔｅｄｉｅｌｅｃｔｒｉｃｓｂｙｐｏｓｔ￣ｄｅｐｏｓｉｔｉｏｎａｎｎｅａｌｉｎｇ[Ｊ].ＭｉｃｒｏｅｌｅｃｔｒｏｎｉｃＥｎｇｉｎｅｅｒｉｎｇꎬ２０１９ꎬ２１６:１１１０３６.[５７]㊀ＬｉａｎｇＳꎬＨｅＧꎬＷａｎｇＤꎬｅｔａｌ.Ｍｏｄｕｌａｔｉｎｇｔｈｅｉｎｔｅｒｆａｃｅｃｈｅｍｉｓｔｒｙａｎｄｅｌｅｃｔｒｉｃａｌｐｒｏｐｅｒｔｉｅｓｏｆｓｐｕｔｔｅｒｉｎｇ￣ｄｒｉｖｅｎＨｆＹＯ/ＧａＡｓｇａｔｅｓｔａｃｋｓｂｙＡＬＤｐｕｌｓｅｃｙｃｌｅｓａｎｄｔｈｅｒｍａｌｔｒｅａｔｍｅｎｔ[Ｊ].ＡＣＳＯｍｅｇａꎬ２０１９ꎬ４(７):１１６６３－１１６７２.[５８]㊀ＧａｏＪꎬＨｅＧꎬＬｉａｎｇＳꎬｅｔａｌ.Ｃｏｍｐａｒａｔｉｖｅｓｔｕｄｙｏｎｉｎｓｉｔｕｓｕｒｆａｃｅｃｌｅａｎｉｎｇｅｆｆｅｃｔｏｆｉｎｔｒｉｎｓｉｃｏｘｉｄｅ￣ｃｏｖｅｒｉｎｇＧａＡｓｓｕｒｆａｃｅｕｓｉｎｇＴＭＡｐｒｅｃｕｒｓｏｒａｎｄＡｌ２Ｏ３ｂｕｆｆｅｒｌａｙｅｒｆｏｒＨｆＧｄＯｇａｔｅｄｉｅｌｅｃｔｒｉｃｓ[Ｊ].ＪｏｕｒｎａｌｏｆＭａｔｅｒｉａｌｓＣｈｅｍｉｓｔｒｙＣꎬ２０１８ꎬ６(１０):２５４６－２５５５.[５９]㊀ＭｅｅｎａＪＳꎬＣｈｕＭＣꎬＴｉｗａｒｉＪＮꎬｅｔａｌ.Ｆｌｅｘｉｂｌｅｍｅｔａｌ￣ｉｎｓｕｌａｔｏｒ￣ｍｅｔａｌｃａｐａｃｉｔｏｒｕｓｉｎｇｐｌａｓｍａｅｎｈａｎｃｅｄｂｉｎａｒｙｈａｆｎｉｕｍ￣ｚｉｒｃｏｎｉｕｍ￣ｏｘｉｄｅａｓｇａｔｅｄｉｅｌｅｃｔｒｉｃｌａｙｅｒ[Ｊ].ＭｉｃｒｏｅｌｅｃｔｒｏｎｉｃｓＲｅｌｉａｂｉｌｉｔｙꎬ２０１０ꎬ５０(５):６５２－６５６.[６０]㊀ＭａｌｌｉｋＳꎬＭａｈａｔａＣꎬＨｏｔａＭＫꎬｅｔａｌ.ＨｆＡｌＯｘｈｉｇｈ－ｋｇａｔｅｄｉｅｌｅｃｔｒｉｃｏｎＳｉＧｅ:Ｉｎｔｅｒｆａｃｉａｌｒｅａｃｔｉｏｎꎬｅｎｅｒｇｙ￣ｂａｎｄａｌｉｇｎｍｅｎｔꎬａｎｄｃｈａｒｇｅｔｒａｐｐｉｎｇｐｒｏｐｅｒｔｉｅｓ[Ｊ].ＭｉｃｒｏｅｌｅｃｔｒｏｎｉｃＥｎｇｉｎｅｅｒｉｎｇꎬ２０１０ꎬ８７(１１):２２３４－２２４０.[６１]㊀ＸｕＪＰꎬＺｈａｎｇＸＦꎬＬｉＣＸꎬｅｔａｌ.ＣｏｍｐａｒａｔｉｖｅｓｔｕｄｙｏｆＨｆＴａ￣ｂａｓｅｄｇａｔｅ￣ｄｉｅｌｅｃｔｒｉｃＧｅｍｅｔａｌ￣ｏｘｉｄｅ￣ｓｅｍｉｃｏｎｄｕｃｔｏｒｃａｐａｃｉｔｏｒｓｗｉｔｈａｎｄｗｉｔｈｏｕｔＡｌＯＮｉｎｔｅｒｌａｙｅｒ[Ｊ].ＡｐｐｌｉｅｄＰｈｙｓｉｃｓＡꎬ２０１０ꎬ９９(１):１７７－１８０.[６２]㊀ＡｇｒａｗａｌＫＳꎬＰａｔｉｌＶＳꎬＫｈａｉｒｎａｒＡＧꎬｅｔａｌ.ＨｆＯ２ｇａｔｅｄｉｅｌｅｃｔｒｉｃｏｎＧｅ(１１１)ｗｉｔｈｕｌｔｒａｔｈｉｎｎｉｔｒｉｄｅｉｎｔｅｒｆａｃｉａｌｌａｙｅｒｆｏｒｍｅｄｂｙｒａｐｉｄｔｈｅｒｍａｌＮＨ３ｔｒｅａｔｍｅｎｔ[Ｊ].ＡｐｐｌｉｅｄＳｕｒｆａｃｅＳｃｉｅｎｃｅꎬ２０１６ꎬ３６４:７４７－７５１.[６３]㊀ＣｈｅｎｇＣＣꎬＣｈｉｅｎＣＨꎬＣｈｅｎＣＷꎬｅｔａｌ.Ｉｍｐａｃｔｏｆｐｏｓｔ￣ｄｅｐｏｓｉｔｉｏｎ￣ａｎｎｅａｌｉｎｇｏｎｔｈｅｅｌｅｃｔｒｉｃａｌｃｈａｒａｃｔｅｒｉｓｔｉｃｓｏｆＨｆＯｘＮｙｇａｔｅｄｉｅｌｅｃｔｒｉｃｏｎＧｅｓｕｂｓｔｒａｔｅ[Ｊ].ＭｉｃｒｏｅｌｅｃｔｒｏｎｉｃＥｎｇｉｎｅｅｒｉｎｇꎬ２００５ꎬ８０:３０－３３.[６４]㊀ＷａｎｇＤꎬＨｅＧꎬＦａｎｇＺＢꎬｅｔａｌ.ＩｎｔｅｒｆａｃｅｃｈｅｍｉｓｔｒｙｍｏｄｕｌａｔｉｏｎａｎｄｄｉｅｌｅｃｔｒｉｃｏｐｔｉｍｉｚａｔｉｏｎｏｆＴＭＡ￣ｐａｓｓｉｖａｔｅｄＨｆＤｙＯｘ/Ｇｅｇａｔｅｓｔａｃｋｓｕｓｉｎｇｄｏｐｉｎｇｃｏｎｃｅｎｔｒａｔｉｏｎａｎｄｔｈｅｒｍａｌｔｒｅａｔｍｅｎｔ[Ｊ].ＲＳＣＡｄｖａｎｃｅｓꎬ２０２０ꎬ１０(２):９３８－９５１.[６５]㊀刘忠立.纳米级ＣＭＯＳ集成电路的发展状况及辐射效应[Ｊ].太赫兹科学与电子信息学报ꎬ２０１６ꎬ１４(６):９５３－９６０.[６６]㊀曹磊ꎬ刘红侠.考虑量子效应的高ｋ栅介质ＳＯＩＭＯＳＦＥＴ特性研究[Ｊ].物理学报ꎬ２０１２ꎬ６１(２４):４７８－４８３.[６７]㊀ＰｒａｖｉｎＣＪꎬＮｉｒｍａｌＤꎬＰｒａｊｏｏｎＰꎬｅｔａｌ.ＩｍｐｌｅｍｅｎｔａｔｉｏｎｏｆｎａｎｏｓｃａｌｅｃｉｒｃｕｉｔｓｕｓｉｎｇｄｕａｌｍｅｔａｌｇａｔｅｅｎｇｉｎｅｅｒｅｄｎａｎｏｗｉｒｅＭＯＳＦＥＴｗｉｔｈｈｉｇｈ￣ｋｄｉｅｌｅｃｔｒｉｃｓｆｏｒｌｏｗｐｏｗｅｒａｐｐｌｉｃａｔｉｏｎｓ[Ｊ].ＰｈｙｓｉｃａＥꎬ２０１６ꎬ８３:９５－１００.[６８]㊀ＫｕｍａｒＲꎬＫｕｍａｒＡ.Ｈａｆｎｉｕｍｂａｓｅｄｈｉｇｈ￣ｋｄｉｅｌｅｃｔｒｉｃｇａｔｅ￣ｓｔａｃｋｅｄ(ＧＳ)ｇａｔｅｍａｔｅｒｉａｌｅｎｇｉｎｅｅｒｅｄ(ＧＭＥ)ｊｕｎｃｔｉｏｎｌｅｓｓｎａｎｏｔｕｂｅＭＯＳＦＥＴｆｏｒｄｉｇｉｔａｌａｐｐｌｉｃａｔｉｏｎｓ[Ｊ].ＡｐｐｌｉｅｄＰｈｙｓｉｃｓＡꎬ２０２１ꎬ１２７(１):２６.[６９]㊀ＫｅｌｗｉｎｇＴꎬＮａｕｍａｎｎＡꎬＴｒｅｎｔｚｓｃｈＭꎬｅｔａｌ.Ｉｍｐａｃｔｏｆｎｉｔｒｏｇｅｎｐｏｓｔｄｅｐｏｓｉｔｉｏｎａｎｎｅａｌｉｎｇｏｎｈａｆｎｉｕｍｚｉｒｃｏｎａｔｅｄｉｅｌｅｃｔｒｉｃｓｆｏｒ３２ｎｍｈｉｇｈ￣ｐｅｒｆｏｒｍａｎｃｅＳＯＩＣＭＯＳｔｅｃｈｎｏｌｏｇｉｅｓ[Ｊ].ＭｉｃｒｏｅｌｅｃｔｒｏｎｉｃＥｎｇｉｎｅｅｒｉｎｇꎬ２０１１ꎬ８８(２):１４１－１４４.(责任编辑㊀郑绥乾)２３㊀㊀㊀辽宁大学学报㊀㊀自然科学版２０２４年㊀㊀。

基于氮氧化物的高k栅介质研究现状

摘要：氮氧化物在Ｍ器件高ｋ介质研究中得到了广泛的重视。Ｏｓ栅本文从材料、艺、能等角度综述了目前氮氧化物的研究进展，工性对氮化改性应用于高ｋ栅介质的利弊作了重点探讨。关键词：氧化物栅介质氮化氮中图分类号：０Ｘ７１文献标识码：Ａ文章编号：６４９Ｘ（０Ｏ０（）１５２１７ —０８２１）３ｂ一００ —０
Ｆ．ｂｒｉ等人以硅烷、Ｏ、等为原材ＡｌｅｔｎＮ，Ｎ，料，备了ＰＥＣＶＤ沉积的ＳＯｘＮｙ膜，制ｉ薄并通过Ｎ和Ｎ０的流量比来调整薄膜成分，，将工艺温度降低到了３０℃ ；子辅助沉积、２离
性要求。体包含两部分，是介质自身的具一热稳定性，ｋ质在经历高温处理后要能高介段时间内，氧化物仍将是高ｋ域的研保持非晶状态，避免出现晶间漏电；氮领以二是要求硅衬底上的栅介质有良好的热动力学氮化技术以及氮氧化物栅介质的出现究重点。稳定性，可能减少同Ｓ衬底之间的扩散、尽ｉ主要是为了改善高ｋ质的热稳定性和解介反应，及由活化工艺导致的硅基Ｂ离子注以决Ｂ散问题，扩１此外，氮氧化物还具有介电３氮氧化物栅介质的性能研究入等。常数可调等优点，其成为新一代高ｋ质３．使介１常见的氮氧化物制备技术在界面热稳定性方面，高ｋ质沉积在介的理想选择。文从材料、艺、能等角本工性氮氧化物性能介于氧化物和氮化物之可度介绍了目前氮氧化物的研究进展，展间，备流程因此可以氧化物或氮化物为前的表面氮化，以阻止多晶硅活化带来并制离降望了今后的发展方向。基础。通常情况下，化物氮化要比氮化的Ｂ子扩散，低由此产生的界面缺陷。但氧高物氧化来得难。年来，了适应ＭＯＳ导除了产生于多晶硅栅的Ｂ离子扩散外，ｋ近为半Ｓｉ也２常见的氮氧化物栅介质材料体的工艺要求，低温沉积开始成为主流。介质在Ｍ０工艺条件下同Ｓ底接触时，Ｋ．

高k栅介质的研究进展

常数（）介质材料成为微电子材料研究热点。介绍了不断变薄的ｓ０栅介质层带来的问题、ＭＯＳＥ走栅ｉ２对ＦＴ栅介质材
料的要求、制备高ｋ薄膜的主要方法，总结了高ｋ材料的研究现状及有待解决的问题。
关键词微电子材料栅介质等效ｓ２ｉ厚度Ｏ薄膜
ｓｌｅｙｆｒｈｒｒｓａｃｒｕｏｖｄｂｕｔｅｅｅｒｈａｅｓｍｍａｉｄｒｚ．ｅ
Ｋｅｒｓｖｗｏｄ
ｍｉｒｅｅｔｏｉｍａｅｉｌａｅｄｅｅｔｉｓｃｏｌｃｒｎｃｔｒ，ｇｔｉｌｃｒ，ＥＯＴ，ｔｉｉｓａｃｈｎｆｍｌ
０引言
自第一块集成电路诞生以来，电子技术取得了飞速发展，微表现为器件特征尺寸越来越小，单块芯片上的器件越来越多，其规律遵循摩尔定律，图１示［。进入２世纪以来，Ｃ电路如所１］１Ｉ线宽进一步缩小，ｉ栅介质的厚度已进入原子尺度，１为ＳＯ２表２０版国际半导体技术路线图（Ｔ）０６ＩＲＳ中各技术节点对栅介质的要求。到２１００年集成电路的线宽将达到４ｎＳＯ２５ｍ，ｉ栅介质
（ＩｓｉｔｆＳｉｎｅａｄＴｅｈｏｏｙｆｒＯｐｏｅｅｔｏｉＩｆｒｔｎ，Ｙａｔｉ１ｎｔｔｅｏｃｅｃｎｃｎｌｇｏｔ－ｌｃｒｎｃｎｏｍａｉｕｏｎａｉｅｓｔ，Ｙａｔｉ６０５；Ｕｎｖｒｉｙｎａ４０２
２００８年１２月第２卷专辑 Ⅻ ２

高K栅介质材料的研究现状与前景

更加优异的物理结构、晶化温度、力学稳定性以及电学特性，与此同时也存在如何优化掺杂量、道载流子迁化等难题。针对这些挑战，讨了新型“ 探堆垛结构” 引起载流子迁移率下降的物理和机制，望了高Ｋ材料在未来先进Ｃ）展（ＭＳ器件中的应用。
ｓｒｂｄＡｈｒｕｈｅｐｓｔｎｉｍａｅｏ－ａｅｔｒｌｓｒｐｅｅｔｔｅｏｅｏｉｈＫ．Ｒｅａｅｅｅｒｈｓｈｖｃｉｅ．ｔｏｏｇｘｏｉｉｄｎＨｆｂｓｄｍａｅｉｓａｅｒｓｎａｉｎｆｈｇ－ｏｓａｖｌｔｄｒｓａｃｅａｅ
ｔａｆ），ｂｔｍｅｎｉｈｒｌｏｅｉｔｒｂｅｕｈａｏｔｐｉｚｏｉｇｈｎｅａｒｒｍｏｉｔｅｕ — ｈｎＨ（！ｕａｗｈｌｔｅｅａｓｘｓｓｐｏｌｍｓｓｃｓｈｗｏｏｔｍｉｅｄｐｎ，ｃａｎｌｒｉｂｌｙｒｄｃｅｃｅｉｔｎａｄｉｔｒａｅｄｇａａｉｎｃｕｅｙｔｅｍｉｄｅｌｙｒｉｎｎｅｆｃｅｒｄｔａｓｄｂｈｄｌａｅ．Ａｃｏｄｎｏｔｅｅｃａｌｎｅ，ｔｅｎｗ “ ｔｃｉｇｓｒｃｕｅ’ ｏｏｃｒｉｇｔｈｓｈｌｇｓｈｅｅｓａｋｎｔｕｔｒ’ ａｄｔｅｐｙｉａｃａｉｍｆｃｒｉｒｍｏｉｔｅｕｔｎａｅｄｓｕｓｄｎｈｈｓｃｌｍｅｈｎｓｏａｒｅｂｌｙｒｄｃｉｒｉｃｓｅ．ＡｔａｔｈｕｕｅａｐｉａｉｎｏｉｈＫｔｉｏｓ，ｔｅｆｔｒｐｌｔｆｈｇ — ｍａｅｌｃｏ

高K栅介质AlGaN-GaN MOS-HEMT器件研究

高K栅介质AlGaN-GaN MOS-HEMT器件研究高K栅介质AlGaN/GaN MOS-HEMT器件研究近年来，随着电子设备的不断发展和网络的飞速发展，人们对高功率、高频率、高性能功率器件的需求越来越高。

尤其是在无线通信、雷达系统、太阳能转换器等领域，功率器件的可靠性和性能成为了关注的焦点。

其中，金属氧化物半导体场效应晶体管 (Metal-Oxide-Semiconductor Heterostructure Field-Effect Transistor，MOS-HEMT) 作为一种新型的功率器件，以其低电阻、高频响应和较高的开关速度等优点备受关注。

然而，传统的MOS-HEMT器件由于栅介质层的材料限制，其输出电容较大，从而限制了器件的高频性能。

为了解决这个问题，研究人员提出了使用高绝缘常数介质的方法 (High-k Dielectric Approach)，即在传统的AlGaN/GaN材料结构中引入具有高绝缘常数的栅介质层。

这种高K栅介质AlGaN/GaN MOS-HEMT器件，具有更低的输出电容和更高的截止频率，因此其高频性能得到了有效提升。

高K栅介质AlGaN/GaN MOS-HEMT器件的研究主要包括以下几个方面。

首先，研究人员对高K栅介质的选择进行了探索。

高绝缘常数介质被引入到AlGaN/GaN材料结构中，以减小输出电容。

常用的高K栅介质材料包括氮化铝 (AlN)、氧化铝 (Al2O3)和二氧化钛 (TiO2)等。

通过比较不同高K栅介质材料的介电常数、界面特性和制备工艺等因素，选择最适合的高K栅介质材料。

其次，研究人员对高K栅介质层的制备方法进行了研究。

高K栅介质层的制备方法对于器件的性能至关重要。

常见的制备方法包括分子束外延 (MBE)、金属有机化学气相沉积(MOCVD) 和射频磁控溅射等。

通过优化工艺参数，如温度、厚度和退火条件等，来得到质量较高的高K栅介质层。

此外，研究人员还对高K栅介质AlGaN/GaN MOS-HEMT器件的电学性能进行了详细的研究。

高k栅介质／金属栅结构CMOS器件的等效氧化层厚度控制技术

ＩｉｐｐｒｔｅｍｏｔｅｅｔｅｅｒｈａｏｎｒｅｃｎｒｌｆＯＴ（ｑｉａｎ？ｘｄｈｃ— ｎｔｓａｅ，ｈｓｒｃｎｓａｃｒｕｄｗｏｌｉｔｏｔｈｒｄｎｈｏｏＥＥｕｖｌｔＯｉｅＴｉｅｋｎｓ）ｉａｏｓａＭＯｉｈｋｄｅｃｉｉｉｅｔａｅ．ｈｅｓｎｈｅｒａｅＥＴｔｅｅｓｎｎｎ — ｌＣｃｅＳｈｇｉｌｔｃｓｎｓｇｔｄＴｅｒａｏｓｗｙｔｄｃｅｓＯ，ｈｅｒｖｉｏ
收稿日期：０００ —６２１ — ２１
ｃｓｓｔｅｔｃｎｏｙｏｏｔｏｆＥＯＴｎｈｇｅｅｔｉ／ｔｌｇｔｌｃｒｄａｔｈｅｈｏｌｇｆｃｎｒｌｏｉｉｈｋｄｉｌｃｒｃｍｅａａｅｅｅｔｏｅＣＯＭＳｄｖｃ．ｅｉｅＫｅｙｗｏｄｓｒ：ＨｉｈｋｄｉｌｃｒｃＥＯＴ；Ｍｅａａｅｅｅｔｏ；Ｓａｎｉｇｇｅｅｔｉ；ｔｌｇｔｌｃｒｄｅｃｖｅｇｎ
ａｈｎｒａｃｒｉｇｔｈｅｐｉｉｅｏｆｓａｉ．Ｃｏｅｕｅｔｙｈｅｇｔｅｋａｅｃｒｅｔｉｒａｅｉ — ｎｄｔｉｎｅｃｏｄｎｏｔｒｎｃｐｌｃｌｎｇｎｓｑｎｌ，ｔａｅｌａｇｕｒｎｎｃｅｓｓｓｇｎｉｃｎｌｎｔｅｃｅｏｍｅｅｓｒｌａｌ．ＳｈｅｔａｉｉｎｌＳｉｉｌｃｒｃｃｎｎｏａｉｆｈｅｉｆａｔｙａｄｈｅｄｖｉｅｂｃｓｌｓｅｉｂｅｏｔｒｄｔｏａＯ２ｄｅｅｔｉａｔｓｔｓｙｔｎｘｅｅａｉｎｐｏｅｓｎｄｅｅｔｇｎｒｔｏｒｃｓｏ．ＴｈｅｈｇｉｌｃｒｃｗｉｌｄｆｎｔｌｅａｅＳＯ２ａｈｅｇｔｉｌｃｒｃ．ｉｈｋｄｅｅｔｉｌｅｉｅｙｒｐｌｃｉｓｔａｅｄｅｅｔｉｉ

高k材料

高k栅介质材料研究黄玲10092120107 摘要在传统的MOSFET中，栅介质材料大部分采用二氧化硅，因为SiO2具有良好的绝缘性能及稳定的二氧化硅—硅衬底界面。

然而对于纳米线宽的集成电路，需要高介电常数（高k）的栅极介质材料代替二氧化硅以保持优良的漏电性能。

这些栅极候选材料必须有较高的介电常数，合适的禁带宽度，与硅衬底间有良好界面和高热稳定性。

此外，其制备加工技术最好能与现行的硅集成电路工艺相兼容。

但随着集成电路规模的不断增大，需要减小器件的特征尺寸。

对于给定的电压，增加电容量有两种途径:一种是减小栅绝缘层的厚度，一种是增加绝缘层的介电常数。

而且，当SiO2薄膜的厚度小于7nm 时，很难控制这么薄SiO2薄膜的针孔密度。

另外SiO2难以扩散一些电极掺杂物，比如硼。

薄氧化层带来的另一个问题是，因为反型层量子化和多晶硅栅耗尽效应的存在，使等效电容减小，导致跨导下降。

因此，有必要研究一种高介质材料（又叫高- k 材料）来代替传统的SiO2。

半导体highk介质

半导体highk介质半导体highk介质：突破半导体技术瓶颈的关键随着科技的不断进步，半导体技术在现代社会中扮演着至关重要的角色。

然而，随着电子设备的不断发展和功能的不断增强，传统的半导体材料面临着一系列的挑战。

其中之一就是电子绝缘层材料的性能限制。

为了克服这一问题，科学家们引入了半导体highk介质，这一技术的出现为半导体技术的发展带来了新的希望。

半导体highk介质是一种高介电常数的材料，用于替代传统的二氧化硅（SiO2）作为电子绝缘层材料。

传统的SiO2材料在绝缘层中起到了隔离电子的作用，但随着器件尺寸的不断缩小，SiO2材料的绝缘性能逐渐变差。

这是因为当绝缘层的厚度减小到纳米级别时，SiO2材料会出现隧穿效应，导致电子泄漏，从而影响器件的性能。

半导体highk介质的引入解决了这一问题。

高介电常数意味着这种材料在相同厚度下可以提供更好的绝缘性能。

这使得半导体器件可以在更小的尺寸下工作，从而实现更高的集成度和更低的功耗。

此外，半导体highk介质还具有较高的热稳定性和较低的介电损耗，使得器件在高温环境下能够更好地工作。

半导体highk介质的研究和应用已经取得了显著的进展。

目前，最常用的半导体highk介质是氧化铝（Al2O3）、氧化钇（Y2O3）和氧化铈（CeO2）等。

这些材料具有良好的绝缘性能和热稳定性，已经成功应用于各种半导体器件中，如晶体管、电容器和存储器等。

然而，半导体highk介质的应用仍然面临一些挑战。

首先，高介电常数的材料通常具有较高的介电损耗，这会导致信号传输的能量损失。

其次，高介电常数的材料在制备过程中往往需要较高的温度，这可能会对器件的性能和稳定性产生负面影响。

此外，半导体highk介质的制备工艺也需要进一步优化，以提高材料的质量和一致性。

为了克服这些挑战，科学家们正在不断探索新的半导体highk介质材料和制备工艺。

例如，研究人员正在研究具有更低介电损耗的高介电常数材料，以提高器件的性能。

高k材料用作纳米级MOS晶体管栅介质薄层上

“半导体技术”2008年第一期趋势与展望1-高k材料用作纳米级MOs晶体管栅介质薄层（上）翁妍，汪辉技术专栏（电路设计技术）6-显示控制CMOS锁相环频率合成器设计张涛，邹雪城，沈绪榜11-高速低功耗钟控比较器的设计李亮，减佳锋，徐振，等15-基于TCAD软件的单层多晶EEPROM 器件模拟分析邓勇，宣晓峰，许高斌，等19-低功耗高动态范围CMOS图像传感器的设计朱青云，卢结成，张小波，等22-宽调节范围的二级压控振荡器倪丹，戴庆元，叶君青，等25-基于MC68HC908RF2的无线温度传感器杜吉龙30-用于时钟芯片的Pierce晶体振荡器设计刘惩，李冰35-适用于半速率CDR改进型VCO的设计与实现唐世民，何小威，陈吉华，等39-基于宏模型的同步开关噪声仿真分析蒋历国，施国勇42-基准电流源的小信号分析与设计冯春涛，冯全源，王错现代管理46-半导体测试调度研究张智聪，郑力，张涛器件制造与应用51- SiGe HBT低频噪声PSPICE模拟分析沙永萍，张万荣56-逆压电极化效应对AlGaN/GaN异质结2DEG特性的影响李若凡，武一宾，马永强，等59-表面处理与离子注人对GaN HEMT 肖特基特性的影响宋建博，杨瑞霞，张志国，等62- 5 W Si衬底GaN基HEMT研究刘晨晖，冯震，王勇，等65-槽栅型肖特基势垒静电感应晶体管杨涛，刘肃，李思渊，等工艺技术与材料68-VDSM集成电路互连特性及RC延迟研究邝嘉，黄河73-磁控溅射的TaN薄膜的扩散阻挡性能张丛春，刘兴刚，石金川，等77-退火温度对Cu膜微结构与电阻率的影响雏向东，赵海阔，吴学勇封装、测试与设备80- QPSK非平衡性调制技术赵夕彬83-可重构的低温共烧陶瓷电容高频等效电路模型李小珍，邢孟江，朱樟明，等86-塑封双极型功率晶体管的失效与案例分析霍玉杰，陈颖，谢劲松趋势与展望1—高k材料用作纳米级MOS晶体管栅介质薄层（上）翁妍，汪辉（上海交通大学微电子学院，上海200030）摘要：随着45 nm 和32 nm 技术节点的来临，传统的SiO2作为栅介质薄膜材料的厚度需缩小到1 nm 之下，材料的绝缘性、可靠性等受到了极大的挑战，已不能满足技术发展的要求。

高k栅介质材料制备技术研究进展

ｄｅｖｅｌｏｐｍｅｎｔｄｉｒｅｃｔｉｏｎｏｆＣＭＯＳｔｅｃｈｎｏｌｏｙ．Ｈｏｇｗｔｏｐｒｅｐａｒｅｈｉｇｈ— ｋｇａｔｅｄｉｅｌｅｃｔｉｃｒｆｉｌｍｗｉｔｈｓｔａｂｌｅｃｈｅｍｉｃａｌ
（中北大学电子与计算机科学技术学院仪器科学与动态测试教育部重点实验室，山西太原０３００５１）摘要：随着半导体器件特征尺寸的不断减小，传统ＳｉＯ。栅介质减薄到１ｎｍ以下时会导致栅极漏电流
增大、器件可靠性下降等诸多问题，已无法满足ＣＭＯＳ技术长远发展要求。因此，寻求替代ＳｉＯ。的新型栅介质材料，减少器件的隧穿电流，提升可靠性成为ＣＭＯＳ技术的发展方向。如何制备化学性质稳定、性能优异的栅介质薄膜成为高ｋ栅介质材料亟待解决的问题。论述了理想高ｋ栅介质材料的基本要求，重点介绍了高ｋ栅介质材料制备技术的研究进展，并分析指出了高ｋ栅介质材料制备技术的未来发
（ＣｏｌｌｅｇｅｏｆＥｌｅｃｔｒｏｎｉｃｓａｎｄＣｏｍｐｕｔｅｒＳｃｉｅｎｃｅａｎｄＴｅｃｈｎｏｌｏｇｙ，ＮｏｒｔｈＵｎｉｖｅｒｓｉｔｙ
ｏｆＣｈｉｎａ、ＫｅｙＬａｂｏｒａｔｏｒｙｏｆＩｎｓｔｒｕｍｅｎｔａｔｉｏｎＳｃｉｅｎｃｅ＆ＤｙｎａｍｉｃＭｅａｓｕｒｅｍｅｎｔ，

高k栅介质Al微掺杂HfO2电学特性研究

可靠性降低，介质厚度不均，功耗增加等．［４］从４５温度较低（５００ ℃ ），在后续的高温处理中，ＨｆＯ２
ｎｍ节点开始，高ｋ栅介质材料进入大家的视线，的结晶特性容易导致器件的泄漏电流增加，介质
传统的ＳｉＯ２／多晶硅栅结构被高ｋ栅介质／金属
栅结构（）所取代采用介电Ｈｉｇｈｋ／Ｍｅｔａｌｇａｔｅ
第３０卷第５期年月２０１８１０
北方工业大学学报
Ｊ．ＮＯＲＴＨＣＨＩＮＡＵＮＩＶ．ＯＦＴＥＣＨ．
Ｖｏｌ．３０Ｎｏ．５Ｏｃｔ．２０１８
高ｋ栅介质Ａｌ微掺杂ＨｆＯ２电学特性研究
李佳帅刘倩倩张静闫江１，２
１，２
１
１
（１．北方工业大学电子信息工程学院，１００１４４，北京；
２．中国科学院大学微电子研究所，１０００２９，北京）
摘要随着纳米器件的进一步微缩，Ｈｆ基高ｋ材料已无法满足其发展需求，需要引入新的高ｋ材料．为了减小纳米器件的等效氧化层厚度（ＥＯＴ），向ＨｆＯ２中掺入Ａｌ元素，并分别在Ｎ２、Ｏ２氛围下，对其进行不同时间（１５、ｓ３０ｓ和６０ｓ）的后沉积退火（ＰＤＡ），退火温度为６５０℃ ．结果表明，随着退火时间的增加，Ｏ２中样品的ＥＯＴ、栅极泄漏电流（Ｉｇ）以及平带电压（Ｖｆｂ）均未出现明显变化，而Ｎ２中样品的ＥＯＴ在退火时间为３０ｓ时急剧下降，Ｖｆｂ也有所上升．最终，退火温度６５０ ℃ ，退火时间３０ｓ为最佳退火条件，此时ＥＯＴ为０８８ｎｍ，满足１４／１６ｎｍ技术节点的要求．
电陷选了
微掺杂高Ａｌ