高K栅介质材料的研究进展

合集下载

高k栅介质的主要作用

首先，高k栅介质可以显著增加栅电容。栅电容是栅介质所能存储的

电荷量与栅电压之比，即Cg=Qg/Vg。由于高k栅介质具有较高的介电常数，相同的电荷量下，栅电压较小，从而有效降低了器件的功耗。同时，

由于栅电容的增加，可以在相同的极板面积下存储更多的电荷，从而提高

器件的存储能力和信号响应速度。

其次，高k栅介质还可以降低栅电压的漏电流。栅电压的漏电流是由

于栅介质的电导性引起的。高k栅介质具有较高的绝缘性能，能够有效抑

制栅电压的漏电流，从而减小了漏电功耗和热效应，提高了器件的可靠性

和寿命。

高k栅介质还可以改善器件的性能，特别是在尺寸缩放和制造工艺的

限制下。随着半导体器件尺寸的不断缩小，器件的漏极电流和盖栅电流呈

量子隧穿效应，影响了器件的稳定性和性能。使用高k栅介质可以有效降

低隧穿电流，改善器件的开关特性和电压控制。

此外，高k栅介质还可以提高器件的频率响应和工作频率。频率响应

是指器件对输入信号频率的响应能力，而工作频率是器件能够正常操作的

最高频率。由于高k栅介质的高电容特性，可以提高器件的频率响应和工

作频率，满足高速和低功耗应用的需求。

最后，通过调整高k栅介质的介电常数，还可以实现特定的器件功能。例如，通过调整高k栅介质的材料组成和独特的结构设计，可以实现金属

控制电介质场效应晶体管(MISFET)的恒定介电特性。此外，还可以利用高

k栅介质的极性调制特性，实现非易失性存储器和高性能逻辑器件等。

总而言之，高k栅介质具有提高栅电容、降低漏电流、改善器件性能、提高频率响应和工作频率等多种作用。在半导体器件中广泛应用，为提高

先进的Hf基高k栅介质研究进展

ｓｅｔｖｎｏｒｐａｅｓｌｏｉｘｄ．Ｂｕ，ｉｉｉｉｕｔｔｔｇａｅｉｉｔｈｘｓｉｇＣＭＯＳｐｏｅｓＯｐｃｉｅｏｅｔｅｌｃｉｃｎｄｏｉｅｉｔｔｓｄｆｃｌｏｉｅｒｔｏｔｅｅｉｔｆｎｔｎｎｒｃｓＷ— ｉｇｔｔｈｒｃｍｉｇｕｈａｏｃｙｔｌｚｔｏｅｐｒｔｒｎＯｏ．ＮｅＨｆｂｓｄｈｇ－ａｅｄｅｎｏｉｓｓｏｔｏｎ，ｓｃｓｌｗｒｓａｌａｉｎｔｍｅａｕｅａｄＳｎｉｗａｅｉｈｋｇｔｉ —
文献标识码：Ａ
善其热力学稳定性，由此形成的高ｋ栅介质具有优良的电学特性，基本上满足器件的要求．文综述了这类先进的Ｈｆ高ｋ本基
栅介质材料的最新研究进展．
关键词：高介电常数；０；ＯＨｆＯＨＩａＮＨｆ２ＨｆＮ；ＳＮ；ＴＯｉ
中图分类号：Ｎ０Ｔ４１
ｅｔｄｖｌｐｅｔｏｄａｃｄＨｆｂｓｄｈｇ — ａｅｄｅｅｔｉｓｓｅｅｏｍｎｆａｖｎｅａｅｉｈｋｇｔｉｌｃｒｃ．

AlGaNGaNMOS-HEMT高k栅介质ATLAS硕士论文

高k栅介质AlGaN/GaN MOS-HEMT器件特性研究

【摘要】高性能AlGaN/GaN HEMT器件在高温、微波大功率应用上拥有明显的优势,然而AlGaN/GaN异质结HEMT器件仍然存在着界面缺陷、栅泄漏电流较大和电流崩塌效应等问题,严重限制了高频、大功率及高温可靠性。为了解决这一问题,人们在采用SiO2、Si3N4作为栅绝缘层介质的MOS-HEMT器件取得了很大的进展。然而由于器件尺寸不断缩小,为保持器件良好的性能,栅介质层厚度也需要相应减小,由此带来的量子隧穿效应导致栅泄漏电流增加,器件功耗增大,可靠性变差,于是,采用高介电常数的材料作为栅介质成为发展的趋势,采用高k栅介质可以在保持栅电容不变的同时,增加栅介质层的物理厚度,从而能够有效减小栅漏电流,改善器件的性能。本文首先对高k栅介质AlGaN/GaN MOS-HEMT器件进行了仿真特性分析,通过MOSHEMT与常规的肖特基栅器件的对比,MOS结构能够使器件获得更大的饱和电流,更高的截止频率,但栅介质的插入会影响栅控能力,即引起器件跨导下降和阈值电压负方向移动。在此基础上,作者还研究了相同结构,不同介质层厚度、不同介电常数材料以及温度对MOS-HEMT器件的特性影响,结果表明,氧化层厚度的... 更多还原

【Abstract】 High-performance GaN-based high-electron

mobility transistors (HEMTs) have shown outstanding performance for high-temperature, high-power and

MOS器件高K栅介质薄膜材料研究

1 .材料的热稳定性
• 大多数高k材料与硅的界面是热不稳定的。ZrO2／Si界面比 • HfO2／Si界面热不稳定得多。由于HfO2／Si界面陷阱密度比 SiO2／Si界面陷阱密度要大，所以热处理不可少，但热处理也只能在一定程度上改善界面质量。虽然热处理能够去除金属氧化物深层陷阱中心，发现结构缺陷并且改进沉积薄层的化学计量比，但是HfO2薄层在后金属化退火温度下是热不稳定的。
5.带隙和带阶差
• 通常来说，过渡金属氧化物和SiO 的价带顶端主要由空的02p状态决定。SiO2导带底层是来自于硅原子(Si3s和3p态)的空电子态。过渡金属有未被填满的d层。与被紧紧束缚住的d中心态不同,过渡金属的d价电子键合的不紧,可以轻松地被激发到未被填满的导带。 • ZrO2／Si电子势垒很低，只有0．8～1．4 eV。虽然HfO2与 ZYO2属同一族氧化物,具有与ZrO2相似的电子结构,但它有比较少的负原子的d态能量,没有ZrO2和TiO2那么离子性,所以有一个 1．3～1．5 eV较大的导带带阶差和3．3 eV的价带带阶差。而导带带阶差或价带带价差小于1．0 eV的金属氧化物就不适合作栅介质层. • 不同金属氧化物的不同带隙值可能是由于电负性的差别和氧化物键合离子性的差别引起的,热稳定性也受化学键合离子性的支配。非金属的介电常数是由离子和电子极化来决定的。电子极化和带隙的倒数成比例,一般绝缘体都有着比较大的带隙,电子极化非常有限。高k材料都有高度极化,主要是金属一氧离子键合, 因此高的介电常数来于高的氧化物键合离子性。

高κ叠层栅MIS结构的实现与性能增强技术研究

摘要

随着半导体工艺和技术的发展，电子器件扩展至纳米尺度，传统的金属氧化物半导体场效应晶体管（MOSFETs）已经不能

满足高性能、低功耗和小尺寸的需求。因此，高κ叠层栅金

属绝缘体半导体（MIS）结构应运而生。本文通过研究高κ叠层栅MIS结构的实现与性能增强技术，探讨其在纳米尺度电子器件中的应用前景。

1. 引言

高κ叠层栅MIS结构是一种使用高介电常数（κ值）绝

缘层来代替传统氧化层的技术，能够有效降低栅电压、改善绝缘性能和减小通道跨导等问题。在纳米尺度电子器件中的应用前景广阔。

2. 高κ叠层栅MIS结构实现技术

2.1 材料选择

高κ栅结构使用高κ值绝缘材料作为栅绝缘层，如二氧化锆（ZrO2）、铝酸铈（CeO2）和钛酸钡（BaTiO3）等。这些材料具有较高的介电常数和较低的栅电容，有助于提高MIS结构的性能。

2.2 制备工艺

高κ绝缘层的制备工艺是实现高κ叠层栅MIS结构的关键。常见的制备方法包括物理气相沉积（PVD）、化学气相沉积（CVD）和溶胶-凝胶法。其中，溶胶-凝胶法制备的高κ绝缘层工艺简单、成本低且在纳米尺度下具有更好的可控性。

3. 高κ叠层栅MIS结构性能增强技术

3.1 栅工程技术

通过优化栅极材料和结构，可以改善栅电压控制能力、减小栅电压摆幅和提高栅电极与栅绝缘层的界面质量，进而提高器件性能。

3.2 通道工程技术

通过引入衬底掺杂、表面官能团修饰等方法，可以改善通道材料和结构，减小通道电阻、提高载流子迁移率，从而提高器件的导电性能。

高K介质介绍

对于上面的负面影响，解决方案就是高K材料的选择，即选择高介电常数的介质，则以保证栅介质厚度足够厚，防止隧穿电流，同时选择使用金属栅以克服多晶硅的耗尽效应，消除硼穿透效应。
近几年研究的高K材料的焦点主要集中在以下几种材料上，现在我们知道Hf基材料已经应用在了商业芯片上，但是同时研究其它材料同样重要，因为我们不知道什么时候Hf基材料又不适合了，或者其它材料是否有比Hf基材料更优的性能，这些都是要我们去进一步研究的东西。
下图可以看出，几种特性之间的关系，也就是说针对工艺，需要有取舍的选择一定的AL含量来达到一定的目的，同时放弃一定的性能。
HfSiO和HfSiON：硅的引入还是有很多优点的，但降低了EOT，无法满足进一步缩小器件尺寸的要求，只能满足过渡期的要求，要进一步应用到更小的线宽工艺上，需要更厚的电介质厚度，即需要更高的K值材料。
HfTaO和HfTaON：加入Ta，特性优化明显
在HfTaO的基础上进一步引入N，可以有更优的性能，是未来的发展趋势，只是这样做使得工艺的复杂度大幅度提高，不利于量产。
SiON/高K介层叠结构：
新型高K材料存在的问题：高K材料的优化仍然是有上升空间的，关键看工艺如何控制，以及选择何种元素的加入。
高K栅介质的制备工艺：PVD,MOCVE,ALD
高K介质介绍
最近很忙，然后又有很多事情，今天又去了上海中心，所以，好像更新的东西变少了，我还是接着更新吧！上两张今天的成果照片好了，大家欣赏一下，嘿嘿！

高K-金属栅极技术

下面的示意图中，采用了2种不同K值的材料(灰色部分)，为了方便说明，假定最左边材料的K值为1，中间和最右边材料的K值为=2。
给定相同的电压V+(图示中为正电压)，如果材料的厚度相同，K=2的材料存储电荷的能力是K=1的材料存储电荷能力的2倍——图示最左边和中间的相比。如果K=2材料的厚度为K=1材料的2倍，那么存储电荷的能力就相同了——图示最左边和最右边的相比。拥有更高的“K”值的材料可以和目前的二氧化硅做得一样厚，也可以更厚些——同时保持着更理想的属性。因此，高K材料可以大幅减少漏电量。
谈到高K材料的出现就不得不说晶体管的发展历史在130纳米时代，铜制互连材料取代了铝制互连材料，显著降低了电阻。在90纳米时代，我们发明了应变硅晶体管，大幅提升了性能。在45纳米时代，我们引入了革命性的高k金属栅极晶体管，不仅提升了性能，还降低了漏电能耗。在32纳米时代，我们引入了第二代高k金属栅极晶体管，在性能和低能耗方面又向前迈进了一大步。
“高级矢量扩展”指令集可以说大大提升了Sandy Bridge的运算效率，在工艺方面同Westmere代号的CPU一样，Sandy Bridge 主要采用了以下几点高新技术： 1.第二代高K介质金属栅极技术 2.193nm沉浸式光刻技术 3.增强型晶体管应变技术
关于高K介质金属栅极技术在接下来我会给大家做一个介绍，而Intel在2010年LithoVision大会上的报告显示193nm沉浸式光刻技术延用至15nm制程节点，其重要性不言而喻，另一项光刻技术EUV（极紫外光刻）技术则仍处于实验室阶段。能够查到关于增强型晶体管应变技术资料极少，有兴趣的同学可以仔细的去找找。百度文库

高k值HfO2栅介质材料电学特性的研究进展

ｆｃ，ｄｓｎｎｓｕｏｉａｙａｌｙｒｐｒｎｆｂｓｄｇｔｔｃｔｕｔｒ，ｓｐｒｓｉｇｔｅｇｏｈｏｔｒａｉｌｌｙａｅｅｉｉｇｐｅｄｂｎｒｌｏ，ｐｅａｉＨ－ａｅａｅｓａｋｓｒｃｕｅｕｐｅｓｎｈｒｗｔｆｉｅｆｃａａｇｇｎ
理，可以在低温下以单原子层控制精度，在衬底上实现大面积均
ｌｍ以下，ｎ此值已经接近原子尺度＿。由于传统Ｓ２１］ｉ栅介质０本身介电常数低，已不能满足Ｓ集成电路急速发展的需要。即ｉ使采用Ｓ２Ｓ叠层结构加以改进，ＥＴ也难以降到ｉ／ｉ０Ｎ其Ｏ１５ｍ以下，．ｒｉ因此人们迫切期待用新一代高ｋ栅介质取代Ｓ２ｉ０
维普资讯 http://www.cqvip.com
・
２２・
材料导报
２０年１０７月第２卷第１１期
高ｋ值Ｈｆ２介质材料电学特性的研究进展ｏ栅
田书凤彭英才，，范志东，张弘
（河北大学电子信息工程学院，１保定０１０；南京大学固体微结构物理实验室，７０２２南京２０９）１０３
２ＬｂｒｔｒｆｏｉＳａｅｉｏｔｕｔｒｈｓｓＮａｊｇＵｎｖｒｉ，Ｎａｊｇ２０９）ａｏａｏｙｏｌ－ｔｃｓｃｕｅＰｙｉ，ｎｉｉｅｓｙＳｄｔＭｒｒｃｎｔｎｉ１０３ｎ

IBM联盟研制32nm高k／金属栅SRAM

目组最近成功地研制出１ＭＢ阵列，其管芯尺寸小于０１ｍ，为４ｒ工艺代管芯的一．５．ｌ２５ａ５ｍｉ半。因为利用了高ｋ（电介质），改进了其可变性。随着栅电介质越来越薄，漏电流和可变性问题日益突出，而使用 “ ｋ高 ”就不必耽心此工艺代的可变性问题。Ｍ和ＡＭＤ（先进微器件）公司正在分别开发ＳＩ（Ｏ绝缘体上Ｓ）３ｎｉ２ｍ工艺并都使
深冷氮气用于热喷涂降温
美国空气制品公司开发出一种热喷涂降温技术。在进行热喷射涂涂层处理时以深冷氮气（约零下１０６ ℃）使加工零件保持一定温度。此项工艺使零件进行热喷涂涂层覆盖时能保持在很窄的一段特定温度范围，从而使涂层质量提高，即使用强热喷涂工艺时也可保证质量。这个工艺使涂层工艺快速实施，而且成本比传统工艺吏低。进行喷涂时，深冷气体喷嘴紧随热喷涂烟缕之后，使零件温度保持在特定范围。在极需情况下，以有多个深冷ห้องสมุดไป่ตู้嘴实行进一步降温。可零件由热成像相机或红外传感器进行连续监控，将温度反馈到由计算机控制的降温喷嘴，从而使零件自动保持在预设温度。零件温度的变化情况可以记录下来以供随后跟踪检查。（杨英惠摘译）
用高ｋ金属栅（／这是在４ｒ工艺代首次应用）５ｍｉ。体３ｎ工艺开发伙伴除Ａ２ｍＭＤ外，还有Ｃａｅｄ半导体制造有限公司（ｈｒｒｔｅ新加坡）Ｆｅｓａ半导体公司（、ｒｅｌｃｅ美国）Ｉｍｏ工艺公司、ｎｅｎｆ（国）星电子公司（国）和Ｓ德、三韩Ｔ微电子公司（士）等。瑞

高k栅介质的研究进展

０引言
自第一块集成电路诞生以来，电子技术取得了飞速发展，微表现为器件特征尺寸越来越小，单块芯片上的器件越来越多，其规律遵循摩尔定律，图１示［。进入２世纪以来，Ｃ电路如所１］１Ｉ线宽进一步缩小，ｉ栅介质的厚度已进入原子尺度，１为ＳＯ２表２０版国际半导体技术路线图（Ｔ）０６ＩＲＳ中各技术节点对栅介质的要求。到２１００年集成电路的线宽将达到４ｎＳＯ２５ｍ，ｉ栅介质
中图分类号：Ｎ０Ｔ３４
文献标识码：Ａ
ＲｅｅｒｈＰｒｇｅｓｉｇｔｅｅｔｉａｅｉｌｓａｃｏｒｓｎＨｉｈｋＧａｅＤｉｌｃｒｃＭｔｒａｓ
ＬＺｅｗｅＵｈｎｉ，ＷＵａｃｅｇ，ＸＵｙｎ，ＺＡＯｌ，ＺＡＮＧｏｉｇ，ＸｉｎｈｎＤａｉＨＬｉＨｉＤａｍｎＷＡＮＧｅｈｉ，ＺＥＮｎｒｉｎＷｎａＨＣｏｇｎａ２
ｉｅｏｎｍａｌｒａｄｓｌｒａｒｄｃｅｙＭｏｒａｓｂｃｍｉｇｓｌｎｍａｌｓｐｅｉｔｄｂｏｅＳＬｗ．Ｓｌｏｉｘｄｌｎｏｇｒｍｅｔｔｅｒｑｉｍｅｔｆｅｅｉｃｎｄｏｅｗｉｏｌｎｅｅｈｅｕｒｉｉｌｅｎｓｏ

高K栅介质材料的研究现状与前景

ＦｕｃｉｎｌＭａｅｉｌｏｎｏｍａｉｓＳａｇａｎｔｔｔｆＭｉｒｓｓｅａｄＩｆｒｔｎＴｅｈｏｏｙ，ｎｔａｔｒｓｆｒＩｆｒｔ，ｈｎｈｉＩｓｉｕｅｏｃｏｙｔｍｎｎｏｍａｉｃｎｌｇｏａｃｏＣｈｎｓａｅｙｏｃｅｃｓＳａｇａ０００ｉｅｅＡｃｄｍｆｉｎｅ，ｈｎｈｉ０５）Ｓ２ＡｂｔａｔｓｒｃＴｈｅｅｓｔｆｈｇ～ｍａｅｉｌｓｂｔｕｉｇＳＯ２ｉｈｅｈｏｏｙｎｄｅｏ４ — ２ｍｓｄ — ｅｎｃｓｉｏｉｈＫｔｒｓｕｓｉｔｉｎｔｅｔｃｎｌｇｏｅｂｌｗ５ —３ｎｉｅｙａｔｎ
ｔａｆ），ｂｔｍｅｎｉｈｒｌｏｅｉｔｒｂｅｕｈａｏｔｐｉｚｏｉｇｈｎｅａｒｒｍｏｉｔｅｕ — ｈｎＨ（！ｕａｗｈｌｔｅｅａｓｘｓｓｐｏｌｍｓｓｃｓｈｗｏｏｔｍｉｅｄｐｎ，ｃａｎｌｒｉｂｌｙｒｄｃｅｃｅｉｔｎａｄｉｔｒａｅｄｇａａｉｎｃｕｅｙｔｅｍｉｄｅｌｙｒｉｎｎｅｆｃｅｒｄｔａｓｄｂｈｄｌａｅ．Ａｃｏｄｎｏｔｅｅｃａｌｎｅ，ｔｅｎｗ “ ｔｃｉｇｓｒｃｕｅ’ ｏｏｃｒｉｇｔｈｓｈｌｇｓｈｅｅｓａｋｎｔｕｔｒ’ ａｄｔｅｐｙｉａｃａｉｍｆｃｒｉｒｍｏｉｔｅｕｔｎａｅｄｓｕｓｄｎｈｈｓｃｌｍｅｈｎｓｏａｒｅｂｌｙｒｄｃｉｒｉｃｓｅ．ＡｔａｔｈｕｕｅａｐｉａｉｎｏｉｈＫｔｉｏｓ，ｔｅｆｔｒｐｌｔｆｈｇ — ｍａｅｌｃｏ

实现高k金属栅结构的介质化学机械平坦化技术

• 113

•

近年来，随信息技术的迅猛发展，对集成电路性能、功耗不断提出更高的需求。在摩尔定律的推动下，集成电路的晶体管集成密度越来越高，不断更新迭代的先进制造技术是提升集成电路密度、提高性能、降低功耗的重要保障。集成电路制造工艺经历了从微米级向纳米级的快速发展，经历多个重要的技术节点，分别是500nm、180nm、130nm、90nm、65nm、45nm、28nm、22nm，14nm、7nm，根据国际半导体技术蓝图预测，一直可以发展到未来的1.5nm。

在集成电路关键尺寸微缩过程中，等比例特征缩小是重要原则之一。其基本概念是在器件芯片面积固定不变的情况和前提下，等比例的缩小相关器件的特征缩小尺寸，可有效的降低器件开启电压，同时提高器件集成密度，使芯片获得更快的速度和更低的成本。传统晶体管的栅堆叠结构是多晶硅栅极/二氧化硅介质层，在进入亚微米特征尺寸领域后，沟道长度和栅极氧化层厚度也在不断缩小，器件的特征尺寸按比例缩小也变得越来越困难。到了65nm 技术节点时，二氧化硅介质层逐渐达到了其薄膜物理特性极限，不可避免的带来了掺杂硼原子扩散、栅极漏电、多晶硅耗尽损耗等问题，严重影响了晶体管器件的应用。在45nm技术节点，随着晶体管的尺寸进一步缩小，源极和漏极物理距离更加接近，亟需解决源极向下的漏电问题以及源极和漏极之间的漏电问题。最好的解决办法就是寻找比二氧化硅更好的“绝缘体”，用以更好地隔离栅极和晶体管有源区，高介电常数材料，即高k材料，具有比二氧化硅更高的介电常数和更好的场效应特性，因此产业对高k材料投入了大量资源进行开发和器件集成。

IMEC报道在高k／金属栅方面的进展

件” 。该公司采取的是 “ 先高ｋ，后金属栅 ”办法。依然要通过高温退火以激活介电层与金属栅之间的掺杂剂，可保持其ｐＥＦＴ晶体管的电极有合适的功函数，使该ｐＥＦＴ的工作速度
比上一代工艺快ｌ％。５铪基栅介电层有着ｌｍ等效氧化层厚度（Ｏ）（ＦＴ和ｐＥｎＥＴｎＥＦＴ均如此），有０ｎ．ｍ界７面层（称之为过渡层）ＥＴ与反转层厚度之间差别０４．ｍ。ｋ层的物理厚度为１８被。Ｏ．±０１高ｎ．～
英特尔公司的４ｎ高ｋ金属栅工艺５ｍ／
在近期于华盛顿举行的国际电子器件会议（ＥＩＤＭ）上，英特尔公司相关负责人披露了该公司有关４ｎ高ｋ金属栅加工流程的某些细节，未告知有关ｐＥ电极金属的关键“ ５ｍ／但ＦＴ元
ＩＣ报道在高ｋ金属栅方面的进展ＭＥ／
在国际电子器件会议（正ＤＭ）上，比利时的ＥＣ公司报道了其在改进平面ＣＭＯＳ性
能方面的进展，是在３ｎ工艺代采用铪基高ｋ电介质和碳化钽（ａ）金属栅。栅电介质２ｍＴＣ与金属栅之间使用薄的介电质盖帽获得了低的阈值电压Ｖ和导带与价带边低的有效功函数ｔ（ｓ。另外，对栅堆栈加工只使用激光退火导致极小的 “ ＷＦ）可维持 ”栅长大幅减小并改善了对短沟道效应的控制。对鳍形ＦＴ（Ｅ觚Ｔ）应用与此相同的加工，可望将它用于２ｎ２ｍ工艺代。ＣＳＭＯ器件中采用高ｋ电介质方面一个主要问题是高的Ｖ从而降低器件性能，利ｔ

高k材料

高k栅介质材料研究

黄玲10092120107 摘要

在传统的MOSFET中，栅介质材料大部分采用二氧化硅，因为SiO2具有良好的绝缘性能及稳定的二氧化硅—硅衬底界面。然而对于纳米线宽的集成电路，需要高介电常数（高k）的栅极介质材料代替二氧化硅以保持优良的漏电性能。这些栅极候选材料必须有较高的介电常数，合适的禁带宽度，与硅衬底间有良好界面和高热稳定性。此外，其制备加工技术最好能与现行的硅集成电路工艺相兼容。

关键字：高介电常数；MOSFET；

1.引言

过去的几十年中，SiO2容易在硅表面氧化生长，工艺简，单热稳定性好，作为栅介质材料，是一种非常重要的绝缘材料。但随着集成电路规模的不断增大，需要减小器件的特征尺寸。对于给定的电压，增加电容量有两种途径:一种是减小栅绝缘层的厚度，一种是增加绝缘层的介电常数。对于SiO2来说，由于其介电常数较小，只有3. 9 ，当超大规模集成电路的特征尺寸小于0. 1μm时，SiO2绝缘层的厚度必须小于2nm ，这时，无法控制漏电流密度。而且，当SiO2薄膜的厚度小于7nm 时，很难控制这么薄SiO2薄膜的针孔密度。另外SiO2难以扩散一些电极掺杂物，比如硼。薄氧化层带来的另一个问题是，因为反型层量子化和多晶硅栅耗尽效应的存在，使等效电容减小，导致跨导下降。因此，有必要研究一种高介质材料（又叫高- k 材料）来代替传统的SiO2。

2.1传统晶体管结构的瓶颈及转变方向

进入21 世纪以来集成电路线宽进一步缩小，SiO2栅介质层厚度成为首个进入原子尺度的关键参数，由公式

半导体highk介质

半导体highk介质：突破半导体技术瓶颈的关键

随着科技的不断进步，半导体技术在现代社会中扮演着至关重要的角色。然而，随着电子设备的不断发展和功能的不断增强，传统的半导体材料面临着一系列的挑战。其中之一就是电子绝缘层材料的性能限制。为了克服这一问题，科学家们引入了半导体highk介质，这一技术的出现为半导体技术的发展带来了新的希望。

半导体highk介质是一种高介电常数的材料，用于替代传统的二氧化硅（SiO2）作为电子绝缘层材料。传统的SiO2材料在绝缘层中起到了隔离电子的作用，但随着器件尺寸的不断缩小，SiO2材料的绝缘性能逐渐变差。这是因为当绝缘层的厚度减小到纳米级别时，SiO2材料会出现隧穿效应，导致电子泄漏，从而影响器件的性能。

半导体highk介质的引入解决了这一问题。高介电常数意味着这种材料在相同厚度下可以提供更好的绝缘性能。这使得半导体器件可以在更小的尺寸下工作，从而实现更高的集成度和更低的功耗。此外，半导体highk介质还具有较高的热稳定性和较低的介电损耗，使得器件在高温环境下能够更好地工作。

半导体highk介质的研究和应用已经取得了显著的进展。目前，最常用的半导体highk介质是氧化铝（Al2O3）、氧化钇（Y2O3）和氧化铈（CeO2）等。这些材料具有良好的绝缘性能和热稳定性，已经成功应用于各种半导体器件中，如晶体管、电容器和存储器等。

然而，半导体highk介质的应用仍然面临一些挑战。首先，高介电

常数的材料通常具有较高的介电损耗，这会导致信号传输的能量损失。其次，高介电常数的材料在制备过程中往往需要较高的温度，这可能

高k材料／金属栅电极迈向大规模量产

一
步减薄氧化层也
在早期的高介电常数材料的研发中就已经发
不易实现。氮化物现了其与多晶硅栅电极不匹配的问题。这一问
番缸脚
屏蔽层功效显著，题不仅会导致在高介电常数材料与多晶硅材料的它能够减少隧穿漏界面上产生大量的缺陷，而且还会降低器件的电
先，显著减少ＰＭＯＳ器件中硼从多晶硅穿透进入（０ＥＴ）与介电常数呈反比。栅电极绝缘层的数量，这有助于控制阈值电压（）的漂移；其次，ＮＭ０ＳＶ．器件热载流子表现得到进一步改善；最后，这种工艺还能附加提高绝缘材料介电常数（）和降低电学厚度。ｋ值
电流。在９一０纳米子迁移率。后一问题是由于电荷散射而引起的，技术节点，栅电极这也是将这两种材料结合在一起的固有表现。
图１在对氮氯化硅（ｉ．ＳＯＮ）和＝氯化铪（ＨＯ）堆叠，ｆ金属橱电极结构进行的ＣＶ测试中没有发现曲线弯曲，意味着材料之间交界面的原子摊列是整齐光这滑的。上图显示，在高ｋ绝缘材料，金属橱电极结构中存在一层薄氮氯化硅层。在氮氯化硅，二氯化铪之间的过渡层有助于提高净介电常数数僵。以及减薄电学厚度。
封面文童ＣＥＴＹＯＶＲＳＯＲ
高ｋ材料／金属栅电极迈向大规模量产

相关主题

1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。

高K栅介质材料的研究进展

摘要：对于纳米线宽的集成电路, 需要高介电常数( 高k) 的栅极介质材料代替二氧化硅以保持一定的物理厚度和优良的漏电性能. 这些栅极候选材料必须有较高的介电常数, 合适的禁带宽度, 与硅衬底间有良好界面和高热稳定性. 此外, 其制备加工技术最好能与现行的硅集成电路工艺相兼容. 本文阐述了选择高k 栅介质材料的基本原则, 介绍了典型高k 栅介质材料性能, 并展现了引入高k 栅介质材料存在的问题.

关键词: 高k 栅介质金属氧化物 HfO2

1.传统晶体管结构及瓶颈

20世纪80年代以来，CMOS集成电路的快速发展大大促进了硅基微电子工业的发展，使其在市场的份额越来越大。而CMOS集成电路的快速发展又是得益于其电路基本单元——场效应管尺寸的缩小。场效应管尺寸缩小的关键因素就是作为栅介质层的二氧化硅（SiO2）膜厚的减小。二氧化硅的作用是隔离栅极和硅通道。作为栅介质层，二氧化硅有很多优点，如热和电学稳定性好，与硅的界面质量很好以及很好的电隔离性能等。但是随着器件尺寸的不断缩小，二氧化硅的厚度被要求减到2nm以下，随之产生了许多问题

例如：1、漏电流的增加，对于低功率器件，这将是不能忍受的，而事实上，现在低功率器件的市场需求却越来越大 2、杂质扩散。栅极、二氧化硅和硅衬底之间存在杂质的浓度梯度，所以杂质会从栅极中扩散到硅衬底中或者固定在二氧化硅中，这会影响器件的阈值电压，从而影响器件的性能。当二氧化硅的厚度减小时，杂质就更容易从栅极中扩散到硅衬底中。

所以，有必要寻求一种新的栅介质层来替代二氧化硅。从以上两个存在的问题可以看出，为了减小漏电流和降低杂质扩散，最直观的方法就是增加栅介质层的厚度，但是为了保持介质层的电容不变，新的栅介质层的介电常数必须比二氧化硅要大，而且介质层的介电常数越大，膜的厚度就可以越大，因此我们引入了高K介质。

2.高k 栅介质材料要求

( 1) 高介电常数k.高介电常数k 能维持驱动电流, 减小漏电流密度.

( 2) 较大的禁带宽度.

( 3) 与Si 导带间的偏差大于1eV.

( 4) 在Si 衬底上有良好的热力学稳定性, 生产工艺过程中尽量不与Si 发生反应, 并且相互之间扩散要小.

( 5) 与Si 界面质量应较好.新型栅介质材料与Si 之间的界面, 界面态密度和缺陷密度要低, 尽量接近于SiO2 与Si 之间的界面质量, 以削弱界面电子俘获和载流子迁移率降低造成的影响。

( 6) 非晶态结构.非晶结构栅介质材料是各向同性的, 不存在晶粒间界引起漏电流增大的现象,且较容易制备, 是新型栅介质材料的理想结构。

3 高k 材料的选择

最有希望取代SiO2 栅介质的高k 材料主要有两大类: 氮化物和金属氧化物.

3.1 氮化物

氮化物主要包括Si3N4, SiON 等.Si3N4 介电常数比SiO2 高, 作栅介质时漏电流比SiO2 小几个数量级, Si3N4 和Si 的界面状态良好, 不存在过渡层.但Si3N4 具有难以克服的硬度和脆性, 在硅基片上的界面态密度为1.2×1012eV- 1cm- 2, 因此Si3N4 并非理想的栅介质材料.超薄SiOxNy 可代替SiO2 作为栅介质, 这主要是由于SiOxNy 的介电常数比SiO2 要高, 在相同的

等效栅氧化层厚度下, SiOxNy 的物理厚度大于SiO2, 漏电流有所降低.在SiO2- Si 界面附近含有少量的氮, 这可以降低由热电子引起的界面退化, 而且氮可以阻挡硼的扩散. 东芝

公司2004 年采用SiON 作为栅介质, 多晶硅为栅极, 试制成功等效氧化层厚度( EOT) 为1nm 的符合22nm 工艺要求的晶体管, 预计2016 年量产.但SiOxNy 栅介质存在电离杂质和库仑散射等问题, 会导致载流子迁移率减小

3.2用作栅介质材料的金属氧化物主要有3 类: ⅢA 族金属氧化物、ⅢB 族金属氧化物、ⅣB 族金属氧化物.

3.2.1 ⅢA 族金属氧化物

主要是包括Al2O5, TiO2, Ta2O5. Al2O5禁带宽度(8.8eV)与SiO2接近, 导带偏移量高2.8eV, 与Si 接触时有较好的热力学稳定性,可形成稳定的界面层.但它的k 值过低, 仅为8.7,

固定电荷密度、界面陷阱密度高, 漏电流、阈值电压偏移量过大, 并且存在Al 向Si 衬底的扩散.而等效电场为1MV/cm 的条件下采用Al2O5 作为栅介质的MOSFET 的迁移率只有SiO2 栅介质的一半.这些性质严重限制了Al2O5作为栅介质的应用. 若能找到既能提高Al2O5 的介电常数, 掺入后又不减小Al2O5的带隙宽度及与Si 的能带补偿的物质, 那对Al2O5作为栅介质的应用将会有一个新的推进.TiO2和Ta2O5具有很高的介电常数, 制备技术成熟, 在离散电容以及集成储存电容等领域得到了非常成功的应用.但其禁带宽度不足不足SiO2 的二分之一, 而且Ta2O5的导带偏移量仅为0.38eV.而较小的导带偏移量不仅导致栅极直接隧穿电流增大,而且会引起流向栅绝缘体的热载流子浓度加大.TiO2 禁带宽度小, 不足SiO5 的1/2, 其理论结晶温度低, 400℃即结晶, 远低于MOS 后续处理温度.Ti—O 结构材料会因为氧不足导致氧空位浓度过高而形成载流子陷阱和漏电流通道, 而过高的k( 80) 导致二维边缘电场效应, 降低源的势垒高度和阈值电压.

3.2.2 ⅢB 族金属氧化物

ⅢB 族氧化物通常具有较高的介电常数, 因此被认为可以作为CMOS 器件绝缘层材料SiO2的替代材料.具有稳定电子组态的稀土氧化物( La, Gd 和Lu) 的禁带宽度也最大( Eg～5.5eV) . 利用分子束外延技术在Si 衬底上生长Pr2O5 薄膜和Gd2O5 薄膜, 可得到结构缺陷少,界面态低的界面.La2O5 的导带偏移量大. 与其他氧化物相比, 稀土氧化物的吸湿性以及对有机物的吸附性是面临的首要问题.La2O3 吸水后先生成氢化物, 后形成氢氧化物; La2O5 暴露于CO2 中易生成碳酸镧表面层.这些氢化物, 氢氧化物和碳酸盐都具有低介电常数, 导致稀土氧化物薄膜介电常数实验值小于理论值[.稀土氧化物的另一问题是其对O2 的催化作用. 稀土氧化物薄膜在后续退火处理过程或放置于空气中时, 极易将O2 分解为原子

O, 导致稀土氧化物与Si 衬底间形成SiOx 或Si 基化合物, 从而形成复杂的界面态.

3.2.3ⅣB 族金属氧化物.

典型过渡金属氧化物的介电常数均在20 以上, 其中HfO2 和ZrO2等过渡金属氧化物是近年来研究最为深入的栅介质材料.它们的禁带宽度( 4.7～6eV) 以及与Si 间的导带偏移量( 0.8～1.6eV) 都满足对于下一代高k 栅介质材料的要求.HfO22和ZrO2的性能相似. 是目前较少的能与多晶Si 栅兼容的高k 材料, 它们与Si 间的热力学稳定性优于TiO2 和Ta2O5.ZrO2/Si 导带偏移量为0.8～1.4eV, 较小的导带偏移量不仅导致栅极直接隧穿电流增大, 而且会引起流向栅绝缘体的热载流子浓度加大.HfO2 与ZrO2具有相似的电子结构, 然而由于与TiO2和ZrO2相比具有相对较弱的离子键特性, 因此其导带偏移量较大.HfO2导带偏移量为1.3～1.5eV, 介电常数为21, 禁带宽度为5.7eV.实验表明, ZrO2与其他Zr 基

氧化物与MOSFET 技术中其他材料间的兼容性较差, 且与多晶硅栅极间存在严重的化学反映, 它们的应用前景不如HfO2 及Hf 基高k 氧化物材料。

4高k 材料替代SiO2 带来的技术问题

高k 介质器件的门限电压可能迅速窜升到较高位; 芯片运行升温后, 晶体管门限电压出现不可预测幅摆等.

( 1) 高k 介质材料与Si 的界面存在界面态.界面态能引发费米钉扎效应( Fermi Pinning