EDA实验报告-实验3计数器电路设计(DOC)
计数器eda实验报告
计数器eda实验报告计数器EDA实验报告引言：计数器是数字电路中常见的基本模块之一，用于计算和记录输入脉冲信号的数量。
在本次实验中，我们将使用EDA工具对计数器进行设计和分析。
通过对计数器的EDA实验，我们旨在深入了解计数器的工作原理和性能特点。
一、实验目的本次实验的目的是通过EDA工具对计数器进行设计和分析，具体包括以下几个方面：1. 了解计数器的基本原理和工作方式；2. 学习使用EDA工具进行电路设计和仿真；3. 分析计数器的性能指标，如最大计数值、计数速度等。
二、实验步骤1. 设计计数器的电路原理图；2. 使用EDA工具进行电路仿真；3. 分析仿真结果，包括计数器的计数规律、计数速度等；4. 调整计数器的参数，观察对计数结果的影响；5. 总结实验结果并提出改进意见。
三、计数器的设计原理计数器是由触发器和逻辑门组成的电路，可以实现对输入脉冲信号的计数功能。
常见的计数器包括二进制计数器、十进制计数器等。
在本次实验中，我们将设计一个4位二进制计数器。
四、EDA工具的使用我们选择使用Xilinx ISE Design Suite进行电路设计和仿真。
该工具具有强大的功能和易于使用的界面，方便我们进行计数器的设计和分析。
五、仿真结果分析通过对计数器的仿真结果进行分析，我们可以得到以下结论：1. 计数器的计数规律：根据计数器的设计原理，我们可以观察到计数器的计数规律为二进制递增。
2. 计数器的计数速度：计数器的计数速度取决于输入脉冲信号的频率和计数器的时钟频率。
通过适当调整时钟频率，我们可以实现不同速度的计数。
六、参数调整与性能改进在实验过程中，我们可以通过调整计数器的参数来改进其性能。
例如，我们可以增加计数器的位数，以提高其计数范围；或者调整计数器的时钟频率，以改变其计数速度。
通过不断优化和改进，我们可以得到更加高效和灵活的计数器设计。
七、实验总结通过本次计数器EDA实验，我们深入了解了计数器的工作原理和性能特点，并学会了使用EDA工具进行电路设计和仿真。
eda技术实验报告
eda技术实验报告EDA技术实验报告引言EDA（Electronic Design Automation）技术是电子设计自动化的缩写，是现代电子设计中不可或缺的一环。
它通过计算机辅助设计，提高了电路设计的效率和质量。
本文将介绍EDA技术的背景、应用和实验结果。
背景随着电子产品的不断发展，电路设计变得越来越复杂，传统的手工设计已经无法满足需求。
EDA技术的出现填补了这一空白。
它利用计算机的强大计算能力和算法，帮助设计师完成电路设计、仿真、布局和验证等工作。
应用1. 电路设计EDA技术的核心应用是电路设计。
通过EDA工具，设计师可以绘制电路图、选择器件、进行参数设置等。
EDA工具还可以自动进行电路优化，提高电路性能。
2. 仿真验证在电路设计完成后，需要对电路进行仿真验证。
EDA技术可以提供准确的仿真结果，帮助设计师分析电路的性能和稳定性。
仿真验证可以帮助设计师发现潜在的问题，提前解决。
3. 物理布局物理布局是将电路逻辑转化为实际的物理结构。
EDA技术可以自动进行物理布局，优化电路的面积和功耗。
物理布局的好坏直接影响到电路的性能和可靠性。
4. 电路验证在电路设计完成后，需要进行电路验证，确保电路的正确性和可靠性。
EDA技术可以自动进行电路验证，提供准确的验证结果。
电路验证可以帮助设计师发现设计缺陷，提高电路的可靠性。
实验设计在本次实验中，我们选择了一款EDA工具进行实验。
首先，我们设计了一个简单的数字电路，包括与门和或门。
然后，利用EDA工具进行电路仿真和优化。
最后，对电路进行物理布局和验证。
实验结果通过实验，我们得到了以下结果：1. 仿真结果显示，设计的数字电路在不同输入条件下均能正确输出结果，验证了电路的正确性。
2. 通过优化算法，我们成功提高了电路的性能，减少了功耗和面积。
3. 物理布局结果显示，电路的布局紧凑，满足了设计要求。
4. 电路验证结果显示，电路的功能和性能均符合设计要求，验证了电路的可靠性。
项目三 模3计数器的原理图输入设计
教师评价+自评
能正确使用Quartus II软件综 合、编译、仿真并下载程序到 学习板，能正确调试电路，达 到项目要求。
4．项目总结报 告（10%）
5．职业素养 （25%）
教师评价
格式符合标准、内容完整、有 详细过程记录和分析，并能提 出一些新的建议。
教师评价+自评+ 互评
安全、文明工作，具有良好的 职业操守，学习积极性高，遵 守纪律，虚心好学，具有良好 的团队合作精神，热心帮助同 学，能用专业语言准确、流利 地进行交流
(3) 项目编译
分析综合
点击Quartus Ⅱ软件工具条上的快捷按钮 进行分析综合。
，对计数器工程
引脚分配
完成计数器的分析综合过程，得到工程的数据库文件以后， 需要给计数器的输入输出引脚进行引脚分配。
全编译
选择Processing→Start Compilation启动全编译过程。
四、项目实施——1. Quartus Ⅱ原理图设计
五、项目评价与总结提高
1.项目评价标准
考核点及占项目 分值比
1．根据项目要 求完成资讯并制 订行动方案
（15%）
2．详细设计 （20%）
建议考核方式 教师评价+互评 教师评价+互评
优
能根据项目要求很好地完成资 讯及学习，能制订合理的行动 计划，计划详细。
计数器软硬件设计正确，项目 方案可实施。
3．操作实施 （30%）
该设计可以利用JK触发器来完成。
三、项目分析
2.硬件电路设计
模3计数器完全由CPLD内部电路实现 CP连接到外部时钟，clr连接到按键开关、3位输出连接
到LED上。 硬件电路：
三、项目分析
EDA实验报告——计数器
EDA实验报告——计数器一、实验目的本实验主要是通过搭建计数器，了解计数器的基本原理和使用方法，掌握数字电路的设计方法及仿真分析方法。
二、实验原理计数器是数字电路的重要组成部分，在数字电路的多个应用中都有着广泛的应用。
计数器可以实现多种数字处理功能，如二进制计数、定量计数、计时、频率分频等。
三、实验材料1. Protues软件2. 74LS90集成电路3. 7段数码管4. 4位拨动开关5. 4个LED灯6. 电路板、杜邦线等。
四、实验内容1. 给定 74LS90 计数器数据手册，分析本实验使用到的 74LS90 芯片的接口及特性。
2. 根据实验需求，用 Protues 软件搭建计数器电路图。
3. 在计数器电路图中连通 74LS90 芯片的译码器输出端口，设置与四个拨动开关相连的输入端口以及 LED 显示器输出端口，实现计数器的计数。
4. 在计数器的输出端口增加 7 段数码管，通过数码管显示计数值。
5. 根据实验需求搭建模电流源电路，对实验电路进行仿真分析，并对仿真结果进行评估。
五、实验步骤2. 从库中拖动 74LS90 芯片、7 段数码管、拨动开关、LED 灯等元件到设计图中。
4. 在 74LS90 芯片工作模式的选择端口接上拨动开关，选择计数器的计数方式。
5. 配置模电流源电路，并设置仿真参数。
6. 进行仿真并记录仿真结果。
七、实验结果本实验搭建的计数器能够正确地进行计数，并且将计数结果通过数码管和 LED 灯显示出来。
在进行仿真分析时，根据仿真数据评估实验电路的合理性。
本实验通过搭建计数器，了解计数器的基本原理和使用方法，掌握数字电路的设计方法及仿真分析方法。
实验中主要学习了数字计数器的结构、性能和工作原理，在搭建计数器电路时主要包括了 74LS90 芯片的接口和设置以及输入输出端口的设置。
通过本实验，我进一步了解了计数器的基本知识和原理，也学习了如何使用 Protues 软件进行电路的搭建和仿真。
EDA实验报告
实验一：QUARTUS II 软件使用及组合电路设计仿真页脚内容1实验目的：学习QUARTUS II 软件的使用，掌握软件工程的建立，VHDL源文件的设计和波形仿真等基本内容。
实验内容：1.四选一多路选择器的设计基本功能及原理：选择器常用于信号的切换，四选一选择器常用于信号的切换，四选一选择器可以用于4路信号的切换。
四选一选择器有四个输入端a,b,c,d，两个信号选择端s(0)和s(1)及一个信号输出端y。
当s输入不同的选择信号时，就可以使a,b,c,d中某一个相应的输入信号与输出y端接通。
逻辑符号如下：页脚内容2程序设计：软件编译：在编辑器中输入并保存了以上四选一选择器的VHDL源程序后就可以对它进行编译了，编译的最终目的是为了生成可以进行仿真、定时分析及下载到可编程器件的相关文件。
仿真分析：仿真结果如下图所示页脚内容3分析：由仿真图可以得到以下结论：当s=0(00)时y=a;当s=1(01)时y=b；当s=2(10)时y=c；当s=3(11)时y=d。
符合我们最开始设想的功能设计，这说明源程序正确。
2.七段译码器程序设计基本功能及原理：七段译码器是用来显示数字的，7段数码是纯组合电路，通常的小规模专用IC，如74或4000系列的器件只能作十进制BCD码译码，然而数字系统中的数据处理和运算都是2进制的，所以输出表达都是16进制的，为了满足16进制数的译码显示，最方便的方法就是利用VHDL译码程序在FPGA或CPLD 中实现。
本项实验很容易实现这一目的。
输出信号的7位分别接到数码管的7个段，本实验中用的数码管为共阳极的，接有低电平的段发亮。
数码管的图形如下页脚内容4七段译码器的逻辑符号：程序设计：页脚内容5软件编译：在编辑器中输入并保存了以上七段译码器的VHDL源程序后就可以对它进行编译了，编译的最终目的是为了生成可以进行仿真、定时分析及下载到可编程器件的相关文件。
仿真分析：仿真结果如下图所示:页脚内容6分析:由仿真的结果可以得到以下结论：当a=0(0000)时led7=1000000 此时数码管显示0；当a=1(0001)时led7=1111001 此时数码管显示1；当a=2(0010)时led7=0100100 此时数码管显示2；当a=3(0011)时led7=0110000 此时数码管显示3；当a=4(0100)时led7=0011001 此时数码管显示4；当a=5(0101)时led7=0010010 此时数码管显示5；当a=6(0110)时led7=0000010 此时数码管显示6；当a=7(0111)时led7=1111000 此时数码管显示7；当a=8(1000)时led7=0000000 此时数码管显示8；页脚内容7当a=9(1001)时led7=0010000 此时数码管显示9；当a=10(1010)时led7=0001000 此时数码管显示A；当a=11(1011)时led7=0000011 此时数码管显示B；当a=12(1100)时led7=1000110 此时数码管显示C；当a=13(1101)时led7=0100001 此时数码管显示D；当a=14(1110)时led7=0000110 此时数码管显示E；当a=15(1111)时led7=0001110 此时数码管显示F；这完全符合我们最开始的功能设计，所以可以说明源VHDL程序是正确的。
eda计数器的实验报告
eda计数器的实验报告EDA计数器的实验报告引言：计数器是数字电路中常用的组合逻辑电路，用于实现对输入信号的计数功能。
EDA计数器是一种基于EDA（Electronic Design Automation，电子设计自动化）技术的计数器，利用EDA工具进行设计和仿真，能够更加高效地完成计数任务。
本实验旨在通过设计和实现EDA计数器，探索其原理和应用。
一、实验目的本实验的目的是通过设计和实现EDA计数器，深入理解计数器的工作原理，并掌握EDA技术在数字电路设计中的应用。
通过实验，我们将学习以下内容：1. 计数器的基本原理和分类；2. EDA工具的使用方法；3. 数字电路的设计与仿真。
二、实验步骤1. 确定计数器的功能要求：根据实验要求，我们需要设计一个4位二进制计数器，能够实现从0000到1111的计数功能。
2. 使用EDA工具进行设计：选择合适的EDA工具（如Verilog、VHDL等），根据计数器的功能要求，编写相应的代码。
3. 进行仿真：利用EDA工具提供的仿真功能，对设计的计数器进行仿真，验证其正确性和稳定性。
4. 进行综合和布局布线：将设计的计数器进行综合和布局布线，生成对应的逻辑网表和物理布局。
5. 进行时序分析和时序优化：对设计的计数器进行时序分析，优化其时序性能，确保其能够满足实际应用需求。
6. 进行静态和动态功耗分析：对设计的计数器进行静态和动态功耗分析，评估其功耗性能，并进行相应的优化。
三、实验结果与分析经过以上步骤的设计和优化，我们成功实现了一个4位二进制计数器。
通过EDA工具的仿真功能，我们验证了计数器的正确性和稳定性。
在时序分析和时序优化过程中，我们发现了一些潜在的时序问题，并进行了相应的优化，确保了计数器的正常工作。
在静态和动态功耗分析中，我们评估了计数器的功耗性能，并进行了一些优化措施，减少了功耗。
四、实验总结通过本次实验，我们深入学习了计数器的原理和分类，并掌握了EDA技术在数字电路设计中的应用。
EDA技术实验报告完整版
福建农林大学金山学院信息工程类实验报告课程名称：EDA技术姓名：邱彬彬系：信息与机电工程系专业：电子信息工程专业年级：2010级学号：100201079指导教师：蔡剑卿职称：讲师2013年05月03日实验项目列表福建农林大学金山学院信息工程类实验报告系：信息与机电工程系专业：电子信息工程年级： 2010级姓名：邱彬彬学号： 100201079 实验课程： EDA技术实验室号：__田实405 实验设备号： 2B 实验时间： 2013年4月13日指导教师签字：成绩：实验一Quartus II 9.0软件的使用1．实验目的和要求本实验为验证性实验，其目的是熟悉Quartus II 9.0软件的使用，学会利用Quartus II 9.0软件来完成整个EDA开发的流程。
2．实验原理利用VHDL完成电路设计后，必须借助EDA工具中的综合器、适配器、时序仿真器和编程器等工具进行相应的处理后，才能使此项设计在FPGA上完成硬件实现，并得到硬件测试，从而使VHDL设计得到最终的验证。
Quartus II是Altera提供的FPGA/CPLD开发集成环境，包括模块化的编译器，能满足各种特定设计的需要，同时也支持第三方的仿真工具。
3．主要仪器设备（实验用的软硬件环境）实验的硬件环境是：微机一台GW48 EDA实验开发系统一套电源线一根十芯JTAG口线一根USB下载线一根USB下载器一个实验的软件环境是：Quartus II 9.0软件4．操作方法与实验步骤利用Quartus II 9.0软件实现EDA的基本设计流程：创建工程、编辑文本输入设计文件、编译前设置、全程编译、功能仿真。
利用Quartus II 9.0软件实现引脚锁定和编译文件下载。
利用Quartus II 9.0软件实现原理图输入设计文件的编辑和产生相应的原理图符号元件。
5．实验内容及实验数据记录安装QUARTUSII软件；因为实验时我的机器了已经有QUARTUSII软件，所以我并没有进行安装软件的操作。
eda仿真实验报告
eda仿真实验报告EDA仿真实验报告一、引言EDA（Electronic Design Automation）是电子设计自动化的缩写，是指利用计算机技术对电子设计进行辅助、自动化的过程。
在现代电子设计中，EDA仿真是不可或缺的一环，它可以帮助工程师验证电路设计的正确性、性能和可靠性。
本篇报告将介绍我在EDA仿真实验中的经验和收获。
二、实验背景本次实验的目标是对一个数字电路进行仿真，该电路是一个4位加法器，用于将两个4位二进制数相加。
通过仿真，我们可以验证电路设计的正确性，并观察其在不同输入情况下的输出结果。
三、实验步骤1. 电路设计：首先，我们根据给定的要求和电路原理图进行电路设计。
在设计过程中，我们需要考虑电路的逻辑关系、时序要求以及输入输出端口的定义等。
2. 仿真环境搭建：接下来，我们需要选择合适的EDA仿真工具，并搭建仿真环境。
在本次实验中，我选择了Xilinx ISE Design Suite作为仿真工具，并创建了一个仿真项目。
3. 仿真测试向量生成：为了对电路进行全面的测试，我们需要生成一组合适的仿真测试向量。
这些测试向量应该覆盖了电路的所有可能输入情况，以验证电路的正确性。
4. 仿真运行：在仿真环境搭建完成后，我们可以开始进行仿真运行了。
通过加载测试向量，并观察仿真结果，我们可以判断电路在不同输入情况下的输出是否符合预期。
5. 仿真结果分析：仿真运行结束后，我们需要对仿真结果进行分析。
通过对比仿真输出和预期结果，可以判断电路设计的正确性。
如果有不符合预期的情况，我们还可以通过仿真波形分析，找出问题所在。
四、实验结果与讨论在本次实验中，我成功完成了4位加法器的仿真。
通过对比仿真输出和预期结果，我发现电路设计的正确性得到了验证。
无论是正常情况下的加法运算，还是特殊情况下的进位和溢出，电路都能够正确地输出结果。
在实验过程中，我还发现了一些有趣的现象。
例如，在输入两个相同的4位二进制数时，电路的输出结果与输入完全一致。
eda实验报告
eda实验报告
1. 实验目的
通过本次实验，了解EDA（Electronic Design Automation）的基本概念和应用模式，并通过实际操作掌握EDA工具的使用方法和流程。
2. 实验原理
EDA是电子设计自动化的缩写，是指通过计算机技术来实现电子系统设计的各个环节的自动化。
常用的EDA工具有电路仿真、电路布局、原理图设计、印刷电路板设计等。
3. 实验步骤
3.1 电路仿真
首先，我们需打开EDA工具，并导入所需的仿真器和电路元件库。
其次，我们需绘制电路图并进行仿真，根据仿真结果进一步分析和改进电路设计。
3.2 电路布局
在电路设计完成后，我们需进行电路布局，以便更精确地计算
电路性能和参数。
在布局过程中，我们需根据电路设计需求进行
元件排布，并考虑布局紧凑性和功耗等因素。
3.3 原理图设计
电路图设计是EDA工具中非常重要的一个环节，它可以帮助
我们全面了解电路设计的各个细节，确定电路元件的类型和参数，以及进一步优化电路性能。
3.4 印刷电路板设计
在进行电路仿真、布局、原理图设计后，我们需将电路设计转
化为印刷电路板（PCB）的形式。
在进行印刷电路板设计前，我
们需考虑各个细节，在选择印刷方式、器件布局、线路距离、阻
抗匹配等方面进行优化和调整。
4. 实验结论
通过本次实验，我深刻认识到EDA工具在电子设计中的应用
和重要性，并掌握了EDA工具的基本操作方法和流程。
此外，我
了解了EDA工具在电子设计和生产中的优势和局限性，对于今后
电子设计工作的开展和优化有很大的指导意义。
EDA实验报告-实验3计数器电路设计
暨南大学本科实验报告专用纸课程名称EDA实验成绩评定实验项目名称计数器电路设计指导教师郭江陵实验项目编号03 实验项目类型验证实验地点B305学院电气信息学院系专业物联网工程组号:A6一、实验前准备本实验例子使用独立扩展下载板EP1K10_30_50_100QC208(芯片为EP1K100QC208)。
EDAPRO/240H实验仪主板的VCCINT跳线器右跳设定为3.3V;EDAPRO/240H实验仪主板的VCCIO跳线器组中“VCCIO3.3V”应短接，其余VCCIO均断开；独立扩展下载板“EP1K10_30_50_100QC208”的VCCINT跳线器组设定为 2.5V；独立扩展下载板“EP1K10_30_50_100QC208”的VCCIO跳线器组设定为3.3V。
请参考前面第二章中关于“电源模块”的说明。
二、实验目的1、了解各种进制计数器设计方法2、了解同步计数器、异步计数器的设计方法3、通过任意编码计数器体会语言编程设计电路的便利三、实验原理时序电路应用中计数器的使用十分普遍，如分频电路、状态机都能看到它的踪迹。
计数器有加法计数器、可逆计数器、减法计数器、同步计数器等。
利用MAXPLUSII已建的库74161、74390分别实现8位二进制同步计数器和8位二——十进制异步计数器。
输出显示模块用VHDL实现。
四、实验内容1、用74161构成8位二进制同步计数器(程序为T3-1);2、用74390构成8位二——十进制异步计数器(程序为T3-2);3、用VHDL语言及原理图输入方式实现如下编码7进制计数器(程序为T3-3):0,2,5,3,4,6,1五、实验要求学习使用Altera内建库所封装的器件与自设计功能相结合的方式设计电路，学习计数器电路的设计。
六、设计框图首先要熟悉传统数字电路中同步、异步计数器的工作与设计。
在MAX+PLUSII中使用内建的74XX库选择逻辑器件构成计数器电路，并且结合使用VHDL语言设计转换模块与接口模块，最后将74XX模块与自设计模块结合起来形成完整的计数器电路。
EDA实训报告.doc
设计报告课程名称在系统编程技术任课教师查长军设计题目电子钟班级11通信1班姓名郭丽丽学号1105021006 日期2014-6-25目录一、题目分析 (1)1、总体方框图： (1)2、设计指标： (1)3、功能要求： (1)二、选择方案 (1)三、细化框图 (2)四、编写应用程序并仿真 (2)1、秒计数器 (2)2、分钟计数器 (3)3、时钟计数器 (4)4、整点报时模块 (4)五、全系统联调，画出整机电路，波形图等 (5)1、数字时钟系统总原理图 (5)2、数字时钟系统波形图仿真 (5)六、硬件测试及说明。
(5)1、各部分引脚图 (6)七、结论 (6)1、实验调试结果分析 (6)八、课程总结 (6)九、参考文献目录 (7)十、附录（源程序） (7)1、小时计数器VHDL语言源程序（底层文件） (7)2、分钟计数器VHDL语言源程序（底层文件） (8)3、秒钟计数器VHDL语言源程序（底层文件） (9)4、整点报时报警模块VHDL语言源程序（底层文件） (10)一、题目分析2、设计指标：（1）时间以 24 小时为一个周期；（2）显示时、分、秒；（3）有校时功能，可以分别对时及分进行单独校时，使其校正到标准时间；（4）计时过程具有报时功能，当时间到达整点进行蜂鸣报时并延时2秒。
3、功能要求：1．时钟计数：完成时、分、秒的正确计时并且显示所计的数字；对秒、分 60 进制计数，即从 0 到 59 循环计数，对时 24 进制计数，即从 0 到 23 循环计数。
2.时间设置：手动调节分钟（setfen）、小时（setshi），高定平时有效，可以对分、时进行进位调节，低电平时正常计数。
这样可以对所设计的时钟的时间任意调。
3.清零功能：reset 为复位端，低电平时实现清零功能，高电平时正常计数。
这样可以对所设计的时钟的时间进行清零处理。
4.整点报时功能：当分由 59 进位时，会在整点报时输出端输出高电平，此信号可以通过 LED 点亮检验。
EDA数字电路设计实验报告范文
一、实验目的通过本实验的学习，使学生掌握VHDL 中文件IO、配置、同步和异步设计等知识，训练VHDL 的编程能力，培养数字电路设计的基本技能，为今后继续学习大规模数字系统设计奠定基础。
二、实验内容1、分析示例代码，掌握VDHL 文件IO 的编写方法。
2、分析示例代码，掌握VDHL 配置的使用以及编写方法。
3、按照要求修改文件IO 和配置的示例代码。
4、根据同步和异步设计的不同，按照要求编写代码。
三、实验原理、方法和手段复杂设计，例如CPU，需要给它执行的指令。
以验证其正确性。
执行的结果也可以保存在文件中，供以后分析用。
VHDL 提供了文件读写功能，可以将测试激励预先保存在文件中，然后读入进行仿真。
文件读写的功能保存在IEEE 库的std.textio 和 std_logic_textio 包中，在文件头包含这些库，包，就可以调用文件读写函数。
文件I/O 关键语句：1、使用IEEE 文件读写包：USE ieee.std_logic_textio.all;USE std.textio.all;2、定义文件数据类型file results: text open write_mode is “results.txt";file mem_data: text;3、打开文件file_open(mem_data, "mem_data.txt", read_mode);4、定义行变量variable inline: line;5、读入一行数据到行变量readline(mem_data, inline);6、读行变量数据read(inline, ram_mem_temp);7、写数据到行变量write(OneLine,addr,right,10);8、写行变量到文件中writeline(results,OneLine);9、类型转换To_stdlogicvector(ram_mem_temp);--将ram_mem_temp 转换成std_logic_vector 型变量conv_integer(addr)；--将addr 转换成interger 型变量1),常用的数据类型，函数，过程，模块，测试激励可以放在一个包中，以方便重用。
EDA计数器实验报告
EDA计数器实验报告一、实验目的：1、深刻理解VHDL语言元件例化的方法。
2、掌握计数器的设计原理以及设计方法。
3、结合以前学过的数码管扫描知识完成计数器显示学号后三位。
二、实验原理：计数器是可以统计时钟脉冲次数的时序器件，为了使计数器可以显示学号后三位，采用级联的形式来设计计数器，如十进制的计数器与六进制的计数器级联即构成了六十进制计数器。
使用3个带Carry-in和Carry-out模10的计数器的计数输出分别作为计数器个位、十位、百位的输出，设计模108计数器。
实验内容：本次实验要求设计一个模为自己学号后 3 位的计数器（模108）。
各个零部件可以用LPM来定制，而顶层则要使用VHDL语言以元件例化的方法来实现。
1、VHDL语言的部分代码：library ieee;use ieee.std_logic_1164.all;use ieee.std_logic_arith.all;use ieee.std_logic_unsigned.all;entity exp_cnt108 isport(clk0,clk,clrn,En:in std_logic;b,s,g:out std_logic_vector(3 downto 0);c:out std_logic;cc:out std_logic;sb,ss,sg:out std_logic;ga,gb,gc,gd,ge,gf,gg:out std_logic);end exp_cnt108;architecture rtl of exp_cnt108 iscomponent count4port(clk:in std_logic;q:out std_logic_vector(1 downto 0));end component;component decoder2_3port(data:in std_logic_vector(1 downto 0);eq0,eq1,eq2:out std_logic);end component;component mux4_3_1port( data0x : IN STD_LOGIC_VECTOR (3 DOWNTO 0);data1x : IN STD_LOGIC_VECTOR (3 DOWNTO 0);data2x : IN STD_LOGIC_VECTOR (3 DOWNTO 0);sel : IN STD_LOGIC_VECTOR (1 DOWNTO 0);result : OUT STD_LOGIC_VECTOR (3 DOWNTO 0));end component;component my7449port(cout:in std_logic_vector(3 downto 0);a,b,c,d,e,f,g:out std_logic);end component;component exp_cnt10port(Clk,clrn,En,cin:in std_logic;cq:out std_logic_vector(3 downto 0);cout:out std_logic);end component;signal clr,cin:std_logic;signal q:std_logic_vector(1 downto 0);signal coutb,couts,coutg,cout:std_logic_vector(3 downto 0);signal c1,c2,c3: std_logic;signal eq0,eq1,eq2: std_logic;signal qa,qb,qc,qd,qe,qf,qg: std_logic;beginu0:count4 port map(clk0,q);u1:decoder2_3 port map(q,eq0,eq1,eq2);sb<=eq2;ss<=eq1;sg<=eq0;cin<='1';u2:exp_cnt10 port map(clk,clrn or clr,En,cin,coutg,c1);u3:exp_cnt10 port map(clk,clrn or clr,En,c1,couts,c2);u4:exp_cnt10 port map(clk,clrn or clr,En,c2 and c1,coutb,c3);b<=coutb;s<=couts;g<=coutg;cc<=c1;c<=c2;clr<=coutb(0) and coutg(3);u5:mux4_3_1 port map(coutg,couts,coutb,q,cout);u6:my7449 port map(cout,qa,qb,qc,qd,qe,qf,qg);ga<=qa;gb<=qb;gc<=qc;gd<=qd;ge<=qe;gf<=qf;gg<=qg;end rtl;三、波形仿真及下载验证：如图所示：波形仿真：仿真参数设置：Entime：45us Grid size：100ns clk：clock→period：10ns波形说明：clrn为0，En为0时，保持;clrn为0，En为1时，计数;clrn为1时，清零；由仿真图知，计数到107后从0开始计数。
EDA实验报告-cnt9999
EDA实验报告CNT9999计数器的设计指导老师：***班级：电技1503学号：***********姓名：***交通工程学院2017.10.15实验一0~9999的计数器电路的设计1.实验目的（1）进一步熟悉和掌握Quartus II软件的使用。
（2）进一步熟悉和掌握GW48-CK或其他EDA实验开发系统的使用。
（3）学习和掌握VHDL进程语句和元件例化语句的使用。
2.实验内容设计并调试好一个计数范围为0~9999的4位十进制计数器电路CNT9999，并用GW48-CK或其他EDA实验开发系统进行硬件验证。
3实验条件（1）开发软件：Quartus II 13.0。
（2）实验设备：GW48-CK EDA 实验开发系统。
（3）拟用芯片：EP3C55F484C7。
4.实验设计1）系统原理框图为了简化设计并便于显示，本计数器电路CNT9999的设计分为两个层次，其中底层电路包括四个十进制计数器模块CNT10，再由这四个模块按照图1.1所示的原理图构成顶层电路CNT9999.图1.1 CNT9999电路原理图2）VHDL程序计数器CNT9999的底层和顶层电路均采用VHDL文本输入，有关VHDL程序如下。
CNT10的VHDL源程序：--CNT10.VHDLIBRARY IEEE;USE IEEE.STD_LOGIC_1164.ALL;USE IEEE.STD_LOGIC_UNSIGNED.ALL;ENTITY CNT10 ISPORT(CLK:IN STD_LOGIC;CLR:IN STD_LOGIC;ENA: IN STD_LOGIC;CQ:OUT STD_LOGIC_VECTOR(3 DOWNTO 0);CO: OUT STD_LOGIC );END ENTITY CNT10;ARCHITECTURE ART OF CNT10 ISSIGNAL CQI:STD_LOGIC_VECTOR(3 DOWNTO 0);BEGINPROCESS(CLK,CLR,ENA) ISBEGINIF CLR='1' THEN CQI<="0000";ELSIF CLK'EVENT AND CLK='1' THENIF ENA='1' THENIF CQI="1001" THEN CQI<="0000";ELSE CQI<=CQI+'1';END IF;END IF;END IF;END PROCESS;PROCESS(CQI) ISBEGINIF CLK'EVENT AND CLK='1' THENIF CQI<"1001" THEN CO<='0';ELSE CO<='1';END IF;END IF;END PROCESS;CQ<=CQI;END ARCHITECTURE ART;CNT9999的VHDL源程序：LIBRARY IEEE;USE IEEE.STD_LOGIC_1164.ALL;--使用IEEE.STD_LOGIC_1164程序包PORT(CLR: IN STD_LOGIC;CLK: IN STD_LOGIC;CLK2:IN STD_LOGIC;ENA: IN STD_LOGIC;COM: OUT STD_LOGIC_VECTOR(7 DOWNTO 0);SEG: OUT STD_LOGIC_VECTOR(7 DOWNTO 0));END ENTITY DCNT9999;ARCHITECTURE ART OF DCNT9999 ISCOMPONENT CNT10 IS --CNT10元件定义语句PORT(CLK, CLR, ENA: IN STD_LOGIC;CQ: OUT STD_LOGIC_VECTOR(3 DOWNTO 0);CO: OUT STD_LOGIC);END COMPONENT CNT10;COMPONENT CTRLS IS --元件定义语句PORT(CLK: IN STD_LOGIC;--端口说明语句（端口名：端口模式数据类型）SEL: OUT STD_LOGIC_VECTOR(2 DOWNTO 0));END COMPONENT CTRLS;COMPONENT DISPLAY IS --元件定义语句PORT(SEL: IN STD_LOGIC_VECTOR(2 DOWNTO 0);DATAIN: IN STD_LOGIC_VECTOR(15 DOWNTO 0);COM: OUT STD_LOGIC_VECTOR(7 DOWNTO 0);SEG: OUT STD_LOGIC_VECTOR(7 DOWNTO 0));END COMPONENT DISPLAY;SIGNAL S0,S1,S2: STD_LOGIC; --信号的定义，定义了3个标准位的单值信号SIGNAL SEL: STD_LOGIC_VECTOR(2 DOWNTO 0);--定义1个标准位矢量的位矢量信号SEL,含有3个元素SIGNAL DOUT:STD_LOGIC_VECTOR(15 DOWNTO 0);--定义1个标准位矢量的位矢量信号DOUT，有16个数组元素BEGINU0: CNT10 PORT MAP(CLK,CLR, ENA, DOUT(3 DOWNTO 0), S0); --元件例化语句，位置关联的方式U1: CNT10 PORT MAP(S0, CLR, ENA, DOUT(7 DOWNTO 4), S1);U2: CNT10 PORT MAP(S1, CLR, ENA, DOUT(11 DOWNTO 8), S2);U3: CNT10 PORT MAP(S2, CLR, ENA, DOUT(15 DOWNTO 12));U4: CTRLS PORT MAP(CLK2,SEL);U5: DISPLAY PORT MAP(SEL(2 DOWNTO 0),DOUT(15 DOWNTO 0),COM(7 DOWNTO 0),SEG(7 DOWNTO 0));--位置关联方式END ARCHITECTURE ART;3）仿真波形设置本设计包括两个层次，因此先进行底层的十进制计数器CNT10的仿真，再进行顶层CNT9999的仿真。
EDA实验报告
实验一：QUARTUS II 软件使用及组合电路设计仿真实验目的：学习QUARTUS II 软件的使用，掌握软件工程的建立，VHDL 源文件的设计和波形仿真等基本内容。
实验内容：1.四选一多路选择器的设计基本功能及原理：选择器常用于信号的切换，四选一选择器常用于信号的切换，四选一选择器可以用于4路信号的切换。
四选一选择器有四个输入端a,b,c,d，两个信号选择端s(0)和s(1)及一个信号输出端y。
当s输入不同的选择信号时，就可以使a,b,c,d中某一个相应的输入信号与输出y端接通。
逻辑符号如下：程序设计：软件编译：在编辑器中输入并保存了以上四选一选择器的VHDL源程序后就可以对它进行编译了，编译的最终目的是为了生成可以进行仿真、定时分析及下载到可编程器件的相关文件。
仿真分析：仿真结果如下图所示分析：由仿真图可以得到以下结论：当s=0(00)时y=a;当s=1(01)时y=b；当 s=2(10)时y=c；当s=3(11)时y=d。
符合我们最开始设想的功能设计，这说明源程序正确。
2.七段译码器程序设计基本功能及原理：七段译码器是用来显示数字的，7段数码是纯组合电路，通常的小规模专用IC，如74或4000系列的器件只能作十进制BCD码译码，然而数字系统中的数据处理和运算都是2进制的，所以输出表达都是16进制的，为了满足16进制数的译码显示，最方便的方法就是利用VHDL译码程序在FPGA或CPLD中实现。
本项实验很容易实现这一目的。
输出信号的7位分别接到数码管的7个段，本实验中用的数码管为共阳极的，接有低电平的段发亮。
数码管的图形如下七段译码器的逻辑符号：程序设计：软件编译：在编辑器中输入并保存了以上七段译码器的VHDL源程序后就可以对它进行编译了，编译的最终目的是为了生成可以进行仿真、定时分析及下载到可编程器件的相关文件。
仿真分析：仿真结果如下图所示:分析:由仿真的结果可以得到以下结论：当a=0(0000)时led7=1000000 此时数码管显示0；当a=1(0001)时led7=1111001 此时数码管显示1；当a=2(0010)时led7=0100100 此时数码管显示2；当a=3(0011)时led7=0110000 此时数码管显示3；当a=4(0100)时led7=0011001 此时数码管显示4；当a=5(0101)时led7=0010010 此时数码管显示5；当a=6(0110)时led7=0000010 此时数码管显示6；当a=7(0111)时led7=1111000 此时数码管显示7；当a=8(1000)时led7=0000000 此时数码管显示8；当a=9(1001)时led7=0010000 此时数码管显示9；当a=10(1010)时led7=0001000 此时数码管显示A；当a=11(1011)时led7=0000011 此时数码管显示B；当a=12(1100)时led7=1000110 此时数码管显示C；当a=13(1101)时led7=0100001 此时数码管显示D；当a=14(1110)时led7=0000110 此时数码管显示E；当a=15(1111)时led7=0001110 此时数码管显示F；这完全符合我们最开始的功能设计，所以可以说明源VHDL程序是正确的。
EDA实验报告
一MAX –plusII及开发系统使用一、实验目的1、熟悉利用MAX-plusⅡ的原理图输入方法设计简单的组合电路2、掌握层次化设计的方法3、熟悉DXT-BⅢ型EDA试验开发系统的使用二、主要实验设备PC 机一台（中档以上配置），DXT-B3 EDA实验系统一台。
三、实验原理数字系统设计系列实验是建立在数字电路基础上的一个更高层次的设计性实验。
它是借助可编程逻辑器件（PLD），采用在系统可编程技术（ISP），利用电子设计自动化软件（EDA），在计算机（PC）平台上进行的。
因为本实验是在计算机平台上进行，因此实验方式，实验手段和实验仪器与传统的实验有很大的区别，主要体现在以下几个方面：1、实验器材集中化，所有实验基本上在一套实验设备上进行。
传统的实验每作完一个实验，实验器材基本上都要变动（个别除外）。
而做本实验时，只要在计算机上把不同的程序输进去，其它步骤所有实验都一致；2、实验耗材极小（基本上没有耗材）；3、在计算机上进行，自动化程度高，人机交互性好，修改、验证实验简单；4、下载后，实验结果清晰；5、实验仪器损耗少，维护简单；下面，我们就本套实验设备做一个简单的介绍。
(一)Max+plusⅡ10.0的使用。
1、Max+PlusII软件的安装步骤：第一步：系统要求奔3CPU以上，128M内存以上，4G 以上硬盘，98 操作系统（98或Me操作系统才可以下载，其他操作系统下载必须安装驱动，否则只能仿真，如果大家只进行仿真的话，对系统没要求）第二步：安装点击安装可执行文件进行安装，安装完毕后会弹出一对话框，点击是或否都可以。
第三步：将安装文件夹中的License 文件夹打开，里面有一个License.bat 注册文件，将此文件复制到你的安装目录下（你的安装目录可放在任一个驱动器下，然后建立一个Max10的文件夹，将系统安装在此文件夹中，安装后此文件夹中会有三个文件夹）的任一个文件夹中，要清楚位置。
第四步：注册启动Max+PlusII 软件，可以从开始-->程序-->Altera-->Max+PlusII 打开，也可以建立一个快捷方式在桌面上。
EDA技术及应用实验报告
EDA技术及应用实验报告摘要：EDA（Electronic Design Automation），即电子设计自动化，是一种用于半导体芯片设计的计算机辅助设计工具。
本实验通过对EDA技术的学习和应用，了解了EDA在电路设计中的重要性和实际应用。
1.引言电子设计自动化（EDA）是为了提高电子电路设计的效率和质量而发展的一种计算机辅助设计工具。
本实验通过学习EDA技术的相关知识和应用实例，深入了解EDA在电路设计中的应用及其优势。
2.EDA技术的基本原理EDA技术是通过计算机辅助分析、合成和验证电路的工具。
它包括电路仿真、布局布线、逻辑综合等多个方面。
其中，电路仿真是通过计算机模拟电路的工作原理和特性；布局布线是将电路逻辑设计映射为实际的物理设计；逻辑综合是将逻辑电路转换为门级或者布尔级电路。
3.EDA技术在电路设计中的应用3.1电路仿真电路仿真是一个重要的EDA技术应用，通过仿真可以验证电路的运行情况，提前发现并解决潜在的问题，从而降低设计风险和成本。
3.2布局布线布局布线是指将逻辑电路映射为物理电路的过程。
通过EDA工具的自动布局布线功能，可以将逻辑电路转换为最优的电路布线，减少电路面积和功耗，并提高电路的稳定性和性能。
3.3逻辑综合逻辑综合是将高级语言描述的逻辑电路转换为可实现的门级或布尔级电路。
通过EDA工具的逻辑综合功能，可以快速生成电路的逻辑结构，避免手工设计过程中的错误和繁琐性。
4.实验设计及结果本实验选取了一款集成电路芯片设计作为实验对象，使用EDA工具进行电路仿真、布局布线和逻辑综合三个方面的实验。
4.1电路仿真实验在电路仿真实验中，我们首先通过EDA工具搭建了待仿真的电路原理图，然后设置仿真条件和参数，运行仿真，并得到了仿真结果。
仿真结果显示，电路工作正常，符合预期。
4.2布局布线实验在布局布线实验中，我们将电路的逻辑设计转换为物理设计，通过EDA工具的自动布局布线功能进行布局布线。
eda实验报告计数器
eda实验报告计数器EDA实验报告-计数器引言：计数器是数字电路中常用的基本模块之一，它在各个领域都有着广泛的应用。
本实验旨在通过EDA（电子设计自动化）软件进行计数器的设计与仿真，探索计数器的原理和功能。
一、计数器的基本原理计数器是一种能够按照规定的顺序改变其输出状态的电子电路。
它通过内部的触发器和逻辑门实现数字信号的计数功能。
常见的计数器有二进制计数器、十进制计数器等。
二、实验设计与仿真1. 实验目标本次实验的目标是设计一个4位二进制计数器，并通过EDA软件进行仿真验证。
计数器的功能是在每个时钟脉冲到来时，输出的二进制数加1。
2. 设计思路计数器的设计需要考虑以下几个方面：- 选择适当的触发器：本实验选择了D触发器作为计数器的基本单元，因为D触发器具有简单、易于控制的特点。
- 确定计数器的位数：本实验设计了一个4位计数器，即可以表示0~15的二进制数。
- 连接逻辑门：通过逻辑门将各个触发器连接起来，实现计数器的功能。
3. 电路设计根据设计思路，我们使用EDA软件进行电路设计。
首先，将4个D触发器连接起来，形成4位计数器。
然后，根据计数器的功能要求，将时钟信号连接到每个触发器的时钟输入端。
最后，将各个触发器的输出通过逻辑门进行连接，得到计数器的输出。
4. 仿真验证完成电路设计后，我们使用EDA软件进行仿真验证。
通过输入不同的时钟信号，观察计数器的输出是否符合预期。
在仿真过程中，我们可以调整时钟信号的频率，观察计数器的计数速度。
三、实验结果与分析通过EDA软件的仿真，我们得到了计数器的输出结果。
在时钟信号的作用下，计数器按照预期进行了计数，并输出了相应的二进制数。
通过观察输出结果，我们可以得出以下几点结论：- 计数器的输出与时钟信号的频率有关，频率越高，计数速度越快。
- 计数器的输出按照二进制的顺序进行计数，当达到最大值时，会从0重新开始计数。
四、实验总结本次实验通过EDA软件进行了计数器的设计与仿真。
南昌大学EDA实验报告完整版
EDA实验报告姓名：曾维鋆学号：6102213863老师：杨鼎成班级：通信工程132班目录实验一半加器及全加器的设计 (3)实验二模可变计数器的设计 (6)实验三序列信号检测器的设计 (11)实验四交通灯控制器设计 (15)实验五多功能数字钟设计 (22)实验六出租车计费器的设计 (34)实验七16*16 点阵显示实验 (40)南昌大学实验报告学生姓名：曾维鋆学号：61002213863 专业班级：通信132班实验类型：□验证□综合█设计□创新实验日期：2015.10.19 实验成绩：实验一半加器及全加器的设计（一）实验目的1、熟悉实验装置和QuartusⅡ软件的使用；2、熟悉和掌握EDA设计流程；3、学习简单组合、时序电路的EDA设计；4、熟悉例化语句的应用。
（二）实验内容设计一个一位全加器。
先设计一个半加器h_adder.v作为预存文件。
然后设计顶层文件对h_adder.v文件进行调用，实现全加器的功能。
（三）实验原理由3个逻辑模块组成，其中两个为半加器，一个是或门。
真值表（四）实验步骤1.建立工作库文件夹，输入半加器和全加器的Verilog HDL代码并分别存盘。
a.半加器module h_adder(A,B,SO,CO);input A,B;3output SO,CO;assign SO=A^B;assign CO=A&B;endmoduleb.全加器module f_adder(ain,bin,cin,cout,sum);output cout,sum;input ain,bin,cin;wire net1,net2,net3;h_adder U1(ain,bin,net1,net2);h_adder U2(.A(net1),.SO(sum),.B(cin),.CO(net3));or U3(cout,net2,net3);endmodule2.选目标器件CycloneII中的EP2C35F672C8并编译。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
暨南大学本科实验报告专用纸课程名称EDA实验成绩评定实验项目名称计数器电路设计指导教师郭江陵实验项目编号03 实验项目类型验证实验地点B305学院电气信息学院系专业物联网工程组号：A6一、实验前准备本实验例子使用独立扩展下载板EP1K10_30_50_100QC208(芯片为EP1K100QC208)。
EDAPRO/240H实验仪主板的VCCINT跳线器右跳设定为3.3V；EDAPRO/240H实验仪主板的VCCIO跳线器组中“VCCIO3.3V”应短接，其余VCCIO均断开；独立扩展下载板“EP1K10_30_50_100QC208”的VCCINT跳线器组设定为 2.5V；独立扩展下载板“EP1K10_30_50_100QC208”的VCCIO跳线器组设定为3.3V。
请参考前面第二章中关于“电源模块”的说明。
二、实验目的1、了解各种进制计数器设计方法2、了解同步计数器、异步计数器的设计方法3、通过任意编码计数器体会语言编程设计电路的便利三、实验原理时序电路应用中计数器的使用十分普遍，如分频电路、状态机都能看到它的踪迹。
计数器有加法计数器、可逆计数器、减法计数器、同步计数器等。
利用MAXPLUSII已建的库74161、74390分别实现8位二进制同步计数器和8位二——十进制异步计数器。
输出显示模块用VHDL实现。
四、实验内容1、用74161构成8位二进制同步计数器（程序为T3-1）；2、用74390构成8位二——十进制异步计数器（程序为T3-2）；3、用VHDL语言及原理图输入方式实现如下编码7进制计数器（程序为T3-3）：0，2，5，3，4，6，1五、实验要求学习使用Altera内建库所封装的器件与自设计功能相结合的方式设计电路，学习计数器电路的设计。
六、设计框图首先要熟悉传统数字电路中同步、异步计数器的工作与设计。
在MAX+PLUS II中使用内建的74XX库选择逻辑器件构成计数器电路，并且结合使用VHDL语言设计转换模块与接口模块，最后将74XX模块与自设计模块结合起来形成完整的计数器电路。
并借用前面设计的数码管显示模块显示计数结果。
◆74161构成8位二进制同步计数器（程序为T3-1）◆七、原理图◆ 8位二进制同步计数器原理图 （程序为T3-1）模块说明： 采用了两个74161计数器，一个用来作为低位计数，另一个作为高位计数器。
数据总线开关（4位二路开关）模块用于将计数器输出的数据分路切换为LED 数码管显示所需要的数据格式。
字形码转换模块调用前面实验所设计的模块。
八、实验电路连线与使用操作A ：为独立扩展下载板上第86脚，应接“数码管段位引线”接线组“KPL_AH ”的AB ：为独立扩展下载板上第87脚，应接“数码管段位引线”接线组“KPL_AH ”的BC ：为独立扩展下载板上第88脚，应接“数码管段位引线”接线组“KPL_AH ”的CD ：为独立扩展下载板上第89脚，应接“数码管段位引线”接线组“KPL_AH ”的DE：为独立扩展下载板上第90脚，应接“数码管段位引线”接线组“KPL_AH”的E F：为独立扩展下载板上第92脚，应接“数码管段位引线”接线组“KPL_AH”的F G：为独立扩展下载板上第93脚，应接“数码管段位引线”接线组“KPL_AH”的G SEL0：为独立扩展下载板上第69脚，为数码管的位选扫描信号，接信号接线组“DS1-8A(T)”的SS0引线插孔。
SS1、SS2接地（即在电源引线插孔组GND孔处）。
RESET：为独立扩展下载板上第68脚，应接“多功能复用按键F1-F12”信号接线组“F1_12(T)”的F9～F12的任意一个插孔CKCNT：为独立扩展下载板上第70脚，应接时钟信号源接线组“CLOCK(T)”的“FRQ （18～21）”引线插孔CKDSP：为独立扩展下载板上第79脚即GCLK1，应接时钟信号接线组“CLOCK(T)”的“FRQ（11）”引线插孔备注：程序T3-1、T3-2、T3-3的插线均相同，其中T3-3中CLK与T3-1的CKCNT定义引脚相同。
使用操作：◆8位二进制同步计数器使用操作demo3top：程序下载以后，在“动态键盘显示模块”的二个数码管DS8.7A上显示计数值，范围为00～FFH的二位十六进制数，并循环递增计数。
九、波形仿真分析4为2路开关选择器模块仿真结果输入信号：sel：高低四位选择控制为，高电平选低四位，低电平选高四位D_IN ：输入8位数输出信号：D_out：根据选择输出高四位或低四位数波形分析结果如上图在两个timebar之间，sel为高电平输出了D_IN的低四位数，在两个timebar 两边sel为低电平，输出了D_IN的高四位，结果正确。
字行码转换模块仿真结果如下图输入信号：D_IN ：要显示的4位2进制数输出信号：a,b,c,d,e,f,g : 输出数码管段选波形结果分析在上图timebar处，输入的4位2进制数是5输出的段码是”1101101”,即共阴数码管对应的数值为5。
仿真结果正确。
◆8位二进制同步计数器仿真结果demo3top：输入信号：RESET：清零信号，低电平下重新开始计数。
CKDSP：动态显示数码管扫描频率设定。
CKCNT：计数时钟信号。
中间信号量：DA[7..0]：用于显示计数模块输出的中间计数结果。
输出信号：A~G：数码管7个段位，用于显示计数结果。
波形结果分析：如图所示，当计数器DA[7..0]输出为“16”时，第2个timebar处对应的数码管的段码为”1111101”，即共阴数码管显示对应的值为6，第3个timebar处对应数码管的段码值为“0000110”，即共阴数码管显示对应的值为1，且在DA = 16 0x时sel的值在’0’ 和‘1’之间不断变化，表明这个时间段选中二个数码管，并显示为“16”。
其他状态下计数时钟产生的显示结果值类同。
另外第一个timebar 体现了同步计数功能，当CKCNT为上升沿时计数器加1。
第4个timebar体现异步复位功能，当RESET为0时立刻复位重新开始计算。
结论：由上述分析所得结果，完全达到实验所需的要求。
CNT4单独进行仿真结果输入信号：EN ：使能信号，当EN为高电平时开始计数。
CLK ：时钟信号，没一个时钟上升沿，计数加1。
CLR ：复位信号，为低电平时，计数复位。
输出信号：QA，QB, QC, QD : 计数输出4位2进制数信号，QA为第一位。
RCO ：进位信号，当计数计到16个数时产生进位，为高电平。
波形结果分析：第一个timebar，体现了同步计数功能，当clk为上升沿时开始计数。
第二个timebar体现进位输出功能，当计数计到“1111”时产生进位，RCO为高电平。
第三个timebar体现异步复位功能，CLR信号为低电平时，输出立刻复位为“0000”，第四个timebar体现使能信号只有为高电平时才计数，低电平保持不变。
结论：仿真结果正确。
对“demo3Atop”进行仿真的结果如下：输入信号：RESET：清零信号，低电平下重新开始计数。
CKDSP：动态显示数码管扫描频率设定。
CKCNT：计数时钟信号。
中间信号量：DA[7..0]：用于显示计数模块输出的中间计数结果。
输出信号：A~G：数码管7个段位，用于显示计数结果。
波形结果分析：如图所示，当计数器DA[7..0]输出为“16”时，第3个timebar处对应的数码管的段码为”1111101”，即共阴数码管显示对应的值为6，第2个timebar处对应数码管的段码值为“0000110”，即共阴数码管显示对应的值为1，且在DA = 16 0x时sel的值在’0’ 和‘1’之间不断变化，表明这个时间段选中二个数码管，并显示为“16”。
其他状态下计数时钟产生的显示结果值类同。
另外第一个timebar 体现了同步计数功能，当CKCNT为上升沿时计数器加1。
第4个timebar体现异步复位功能，当RESET为0时立刻复位重新开始计算。
结论：仿真结果达到实验要求。
下载硬件调试结果：顶层文件原理图：仿真结果：九、实验心得通过实验，熟悉了quartus的硬件仿真步骤，熟悉了分模块仿真的作用和如何在仿真图上体现出该模块要实现的所有功能，熟悉8位二进制同步计数器使用操作。
实验三问题1、74161计数器是什么功能的计数器，用专业的词语形容答：4位16进制异步复位同步置数计数器2、XSH8_4的功能？答：4位2选1多路选择器，从8位输入中选择高4位或低4位输出3、XDELED模块功能？答：段译码模块，把输入的4位2进制数译码为数码管的段选信号。
4、TFT是什么模块？作用是什么？答：T触发器，输入上升沿则输出翻转。
5、74161里的引脚含义以及为什么这么连接，（ABCD哪个引脚是高位，哪个引脚是低位？ENT、ENP作用，ENT\ENP\LDN为什么接高电平VCC？而第二个74161为什么接RCO？为什么不把RCO进位脉冲接到时钟CLK引脚？答：LDN：控制是否输入预置数的引脚。
ABCD：预置数输入引脚。
D为高位ENT、ENP：使能端，当ENT、ENP同时为高电平时才能计数，一高一低，保持计数不变。
ENT\ENP\LDN接高电平VCC ：保持74161计数状态，而且不允许置数。
第二个74161接RCO原因：当低四位的计数进位时，高四位的计数器就计数加1 。
不接CLK的原因是为了实现两个计数器实现同步计数功能。
6、74161里的RCO的高电平时间有没可能跨越两个CKL时钟周期，为什么？答：当第一个计数器计数到”1111”时RCO从0变成1的时候，当下一个时钟上升沿时，RCO又变为0，它的宽度只有一个脉冲的宽度。
不可能跨越2个clk 。
7、74161是在1111的时候产生进位信号还是在0000的时候产生进位信号？为什么？答：在1111的时候产生进位信号，因为数字电路是有延时的，在1111时产生进位时才能保证低四位在下一个0000时高四位同时加1。
8.DA[7..0]的输入怎么是断开的？输入从哪里来？答：输入从两个74161的四个引脚来，把它们的引脚输出的线的名保持一致就行。
这是一种通用的标号方式，为了使线的复杂度降低，使用不能乱命名，必须与输入的一致。
9三个电路里均有T触发器，作用？答：每一个上升沿的间隔固定了，得出来的0和1的占空比也会固定。
使得数码管第1位和第二位的占用时间一样长。
10、第二个电路图芯片74390是什么芯片？答：双计数器，每个计数器又分为1位2进制计数器，3位5进制计数器，有清零功能，没有置数功。
11、74390这么连线实现什么功能？答：实现一个异步十进制计数器功能，用一个二进制和五进制，5串2，实现进位功能，同样的连接了两个，形成了一个两位十进制计数器。