5、通用微处理器

无符号数 7 251 2 SF 0
带符号数 ＋7 －5 ＋2
PF 0
AF 1
二进制数 加数1 加数2 和 CF 0 00001001 01111100 10000101 OF 1 ZF 0
无符号数 9 124 133 SF 1
带符号数 ＋9 ＋124 －123
PF 0
AF 1
二进制数 加数1 加数2 和 CF 1 10000111 11110101 01111100 OF 1 ZF 0
i.
ii.
算术逻辑单元ALU
标志寄存器FLAGS（FR）
iii.
iv.
通用寄存器组
执行部件控制电路
总线接口部件BIU（Bus Interface Unit） BIU负责与存储器 I/O端口传送信息。BIU从 内存中取出指令送到指令队列；当EU需要数据 时，BIU与EU配合，从指定的内存或I/O端口取 出数据给 EU；当运算结束时，BIU将运算结果 送入指定的内存单元或外设。
2) 段寄存器

CS ( Code Segment ) SS ( Stack Segment )
DS ( Data Segment )
ES ( Extra Segment ) 段寄存器都是 16 位的寄存器，用于存放端 基值（ 16位的无符号数）
3) 控制寄存器

IP ( Instruction Pointer ) 指令指针寄存器。
1)

对访问存储体的控制 用 地 址 码 A0 来 区 分 访 问 哪 一 个 存 储 体 。 A0=0，访问偶体； A0=1，访问奇体。

OF（Overflow Flag）：溢出标志。
OF=1 表示本次运算结果超出了带符号数范 围，即溢出。否则OF=0。

8位补码的整数范围是： -128 ~ +127；

16位补码的整数范围是：
-32768 ~ +32767。
三个控制标志位为： DF（Direction Flag）：方向标志。
• •
关于进位与溢出 2个n位的无符号二进制数相加，结果大于 2n－1，称为进位。应用 CF标志位作判断。 2个n位的带符号二进制数相加，结果大于 2n-1 － 1或小于－ 2n-1，称为溢出，应用OF 标志位作判断。 上述的n为字长，8086的n为8或16。 计算机中使用的二进制数称为机器数。计 算机系统中负数一律用补码表示。

DX ( Data ) 数据寄存器。
上述寄存器皆为 16 位寄存器，但又可将高、
低 8 位分别作为两个独立的 8 位寄存器使用。

SP ( Stack Pointer ) 堆栈指针寄存器


BP ( Base Pointer ) 基址寄存器
SI ( Source Index ) 源变址寄存器 DI ( Destination Index ) 目的变址寄存器 以上4个寄存器只能作为16位的寄存器用。
有效。指示CPU正在写内存或I/O端口。
M/ IO （Memory/IO）: 存储器或I/O端口访
问信号。 M/IO 为高电平时，表示当前 CPU 正访问存储器；M/IO 为低电平时，表示当前 CPU正访问I/O端口。
READY : 准备就绪信号。外部输入，高电
平有效。它有效表示内存或I/O端口已准备好
•
例如： 二进制数 加数1 加数2 和 CF 0 00000100 00001011 00001111 OF 0 ZF 0 无符号数 4 11 15 SF 0 PF 1 带符号数 ＋4 ＋11 ＋15 AF 0
二进制数 加数1 加数2 和 CF 1 00000111 11111011 00000010 OF 0 ZF 0
据发送/接收控制信号。用于数据收发器的 传送方向。当DT/R为高电平时，表示CPU 向外部输出数据，当DT/R为低电平时，表 示外部向CPU输入数据。

DEN (Data Enable)： 数据允许信号，三
态输出，低电平有效。在最小模式系统中作 为数据收发器的选通信号。

HOLD (Hold Request)： 总线请求信号。 HLDA (Hold Acknowledge): 总线请求响
了外部发来的 INTR信号。

NMI（Non-Maskable Interrupt Request）:
非屏蔽中断请求信号。输入，正跳前沿有效。

TEST : 测试信号。输入，低电平有效。当
CPU 执行 WAIT 指令时，每隔 5 个时钟周期对
TEST 进 行 一 次 测 试 ， 仅 当 TEST 有 效 时 ，
DF=1，使串操作按减地址方式进行； DF=0，使串操作按增地址方式进行。

IF（Interrupt Flag）：中断标志。 IF=1，允许CPU响应可屏蔽中断； IF=0，禁止CPU响应可屏蔽中断。

TF（Trap Flag）：单步标志。 TF=1，CPU进入单步工作方式； TF=0，CPU正常执行。
度要求。在整个运行期间， BIU总是忙碌的，
2. 8086的寄存器结构
1)

通用寄存器组
AX ( Accumulator ) 累加器。
I/O指令用它与外设端口传送信息。

BX ( Base ) 基址寄存器。
在计算内存地址时，常用于存放基地址。

CX ( Count ) 计数寄存器。 在循环和串操作时，常用作计数器。
第五章 通用微处理器
5.1 8086CPU的内部逻辑结构
8086 是 Intel 系 列 的 16 位 微 处 理 器 ， 常 用
HMOS 工艺制造，它有 16 位数据线和 20 根地 址线，可寻址的地址空间达220即1MB。
8088微处理器是准16位，其内部逻辑按16
位设计，但外部数据总线只有8条。
8086CPU的引脚及功能见图 2.4。
8086的各引脚功能如下：
AD15～AD0（ Address Data Bus）
分时复用地址 /数据线，传送地址时三态输 出，传送数据时可双向三态输入/输出。
A19/S6 ～ A16/S3（ Address/Status）
分时复用地址/状态线，作地址用时，A19～ A16 与 AD15 ～ AD0 一起构成访问内存的 20 位物 理地址。当CPU访问I/O端口时， A19～ A16保 持为“0”。作状态用时，S6～S3输出状态信息。 （见表5.1）
S4
0
0 1 1
表5.1 S4S3状态编码 S3 段寄存器
0
1 0 1
ES
SS CS（I/O，INT） DS
S5指示中断标志状态，当IF=1时，S5=1。 S6恒为“0”。
BHE / S 7 （Bus
High Enable/Status） 总线高位有效信号。三态输出，低电平 有效。在读写存储器或I/O端口时， BHE用 作体选信号。（见表 5.2）
•
AF(Auxiliary Carry Flag)：辅助进位标志。 AF=1 表示本次运算 D3位向 D4位有进位 (加
法运算)或借位(减法运算)。

ZF（Zero Flag）：零标志。
ZF=1 表示本次运算结果为0，否则ZF=0。

SF（Sign Flag）：符号标志。 SF=1 表示本次运算结果的最高位（ D7 或 D15位）为“1”，否则，SF=0。
8086 CPU有20根地址线，它的可寻址空间
为 220=1M 字 节。 这 1M 字 节的内存 单元按 照 00000H～FFFFFH来编址 。
8086 系统中，将 1M 字节的存储空间分成 两个512K的存储体，一个存储体中的单元都 是偶数地址，称偶体。另一个存储体中的单
元都是奇数地址，称作奇体。两个存储体之 间采用字节交叉变址方式。
指令。在执行中，如需要访问内存或 I/O
设备，则 EU 请求 BIU 取操作数，并直等到
需要的操作数到来后，EU才继续操作。若
BIU处于空闲态，它立即响应请求，若BIU 正在取指令到指令对列，它先完成取指令 操作，再响应EU的请求。
iii.
EU 在执行转移、调用、返回等指令时，指
令队列中的指令被清除， BIU 重新从存储器 中取出指令送入指令队列， EU 才继续执行 指令。 因为EU与 BIU并行工作，减少了 CPU为取 指令而等待的时间，提高了CPU的效率，加 快了运行速度，也降低了对存储器的存储速 充分利用了总线，效率很高。
1. 8086的内部结构
8086 的内部逻辑结构如图 2.1 所示，从功 能上可分为两个独立的功能部件，即总线接 口部件（BIU）和执行部件 （EU）。两者可 以并行工作。

执行部件 EU（Execution Unit） EU 的功能是执行指令。 EU 从指令队列中
取出指令代码，将其译码，发出相应的控制信 息。控制数据在ALU中进行运算，运算结果的 特征保留在 FLAGS中。EU由以下各部分组成：
表5.2
BHE 和AD0编码的含义
总线使用情况 16位数据总线上进行字传送
BHE
0
AD0 0
0
1 1
1
0 1
高8位数据总线上进行字节传送
低8位数据总线上进行字节传送 无 效
RD （Read): 读信号。三态输出，低电平
有效。指示CPU正在读内存或I/O端口。
WR（Write) : 写信号。三态输出，低电平
存放预取指令的偏移地址。CPU 从代码段
中偏移地址位 IP的单元中取出指令代码的 1个
字节后， IP自动加1，指向指令代码的下一个
字节存放单元。
FLAGS (Flags Register ) 标志寄存器
Flags 是 16 位寄存器，但只用其中的 9 位。
这9位包括6个状态标志位和3个控制标志位 ，
如下 所示。
15 11 10 9 8 7 6 5 4 3 2 1 0 OF DF IF TF SF ZF AF PF CF
•
CF（Carry Flag）：进位标志 CF=1 表示本次运算中，最高位（ D7 位或
D15 位）发生进位（加法运算）或借位（减法
运算）。
•
PF（Parity Flag）：奇偶标志 PF=1 表示本次运算结果中有偶数个“1”； PF=0 表示有奇数个“1”。
CPU才执行下一条指令。

RESET : 复位信号。输入，高电平有效。
CPU 接收到 RESET 信号后，停止当前操作，
并将工作寄存器和指令队列复位到初试状态。

ALE（Address Latch Enable）： 地址
锁存允许信号。输出，高电平有效。在最
小模式系统中作地址锁存器的选通信号。

DT/R （ Data Transmit/Receive ）： 数
传送数据。无效时要求 CPU插入等待周期 Tw。
INTR （ Interrupt Request ） : 中断请求信
号。输入，高电平有效 。有效时，表示外部
向CPU发出了中断请求。
INTA （ Interrupt Acknowledge ） : 中断响
应信号。输出，低电平有效 。表示CPU响应
应信号。
以上两条信号线都是用于控制总线。

MN/MX（Minimum/Maximum）: 工作模式
选择信号。输入。 MN/MX 为高电平，表示
CPU工作在最小模式系统中。

CLK（Clock）:主时钟信号，由时钟发生器
输入，8086CPU的时钟频率通常为8MHz。

Vcc（电源）: 8086CPU使用单一的＋5伏电

BIU的组成：
i. ii. iii. iv.
专用寄存器组 地址加法器 指令队列（6字节） 总线控制逻辑
BIU与EU的动作管理
i.
当指令队列中有 2个空字节时，BIU自动把 指令取到指令队列中。当指令队列已满，
而EU无总线访问请求时， BIU进入空闲状
态。
ii.
EU从指令队列的头部取出指令，并执行该
无符号数 135 245 124 SF 0
带符号数 －121 －11 ＋124
PF 0
AF 0Hale Waihona Puke Baidu
5.2 8086CPU的外部引脚及功能
8086CPU芯片是40条引脚的双列直插式封 装，引脚采用了分时复用方式。 8086CPU有 两种工作模式，既最大模式和最小模式。有8
条引脚在两种工作模式中具有不同的功能。
源。由Vcc输入。
关于最小模式与最大模式 •
最小模式系统 在系统中，只有一个 8086 微处理器，即单
处理器系统。
•
最大模式系统
在最大系统中，包含有多个微处理器。比
如，除8086以外还有8087数学协处理器和8089
输入 / 输出协处理器。即构成了多处理器系统。
5.3 存储器的组织
1.
8086系统中的存储器结构