非理想DDS输出信号分析及滤波处理

合集下载

DDS输出频谱杂散的抑制

DDS输出频谱杂散的抑制

中图分类号:T N74 文献标识码:A 文章编号:C N51-1418(2003)06-0025-04收稿日期:2003-01-27作者简介:王晓音(1977-),硕士研究生,从事数字信号处理和软件无线电方面的研究。

DDS 输出频谱杂散的抑制王晓音,聂裕平,庞伟正(哈尔滨工程大学电子工程系,哈尔滨 150001)摘要:本文简要说明了直接数字频率合成器原理,分析了DDS 输出频谱杂散的误差来源,介绍了抖动注入法、正弦查找表的幅度压缩方法和DAC 平衡法等DDS 频谱杂散抑制方法,详细阐述有关原理和具体实现方法。

关键词:DDS ;抖动注入;幅度压缩;杂散抑制Spur R eduction T echniques on DDSW ANG X iao -yin ,NIE Y u -ping ,PANG Wei -zheng(Dept.of E lectronic Engineering ,Harbin Engineering University ,Harbin 150001,China )Abstract :This paper introduces the architecture of DDS and the error sources ,details spur reduction techniques such as dither injection ,ROM com pression and DAC balanced architecture.K eyw ords :DDS ;dither ;ROM com pression ;S pur0 引言目前主要的频率合成方式有直接频率合成(DS )、锁相频率合成(P LL )、混合式频率合成和直接数字式频率合成(DDS )。

这几种频率合成技术相比较,直接数字频率合成的优点主要有:具有高精度的频率和相位分辨率,它的频率精度可达到微赫兹级,相位精度可达纳赫兹级;频率变化几乎没有时间限制,切换速度仅受限于器件工作时钟,可达纳秒级;另外DDS 还具有相对较宽的输出频率范围,器件体积小,功耗低等特点。

dds分频模块原理 -回复

dds分频模块原理 -回复

dds分频模块原理-回复DDS(Direct Digital Synthesis)分频模块是一种用于产生高精度频率信号的数字电路。

它通过将数字输入信号转换成模拟输出信号,实现对输入信号进行分频。

DDS分频模块在现代电子产品中被广泛应用,包括通信设备、无线电设备、测量仪器等。

在本文中,我们将详细介绍DDS分频模块的工作原理。

一、DDS分频模块的基本组成DDS分频模块主要由以下几个部分组成:1. 时钟发生器:时钟发生器根据输入的参考频率信号产生一个基准时钟信号,该信号用于控制整个DDS系统的时序。

2. 相位累加器:相位累加器是DDS分频模块的核心部分,它根据时钟发生器提供的基准时钟信号,累加一个相位值,并将累加结果输出给数字锁相环(DLL)。

3. 数字锁相环(DLL):数字锁相环根据相位累加器输出的相位值,与参考频率信号进行比较,并产生一个数字控制信号,用于控制数字频率控制字(FTW)。

4. 数字频率控制字(FTW):数字频率控制字是一个由一系列二进制数构成的数字信号,它通过调节FTW的数值来改变DDS模块的输出频率。

5. 数字-模拟转换器(DAC):数字-模拟转换器将数字频率控制字转换成模拟输出信号,输出信号的频率即为DDS模块所要分频得到的频率。

二、DDS分频模块的工作原理DDS分频模块的工作原理可以概括为以下几个步骤:1. 初始化阶段:DDS分频模块在开始工作之前,需要进行一系列的初始化配置操作,包括设置参考时钟频率、调节数字频率控制字等。

2. 相位累加阶段:DDS分频模块在初始化完成后,开始执行相位累加操作。

相位累加器根据时钟发生器提供的基准时钟信号,将一个相位值进行累加,并将累加结果输出给数字锁相环。

3. 锁相环调节阶段:数字锁相环将相位累加器的输出与参考频率信号进行比较,产生一个数字控制信号。

该控制信号通过调节数字频率控制字的数值,使得DDS模块的输出频率与参考频率信号的频率保持同步。

4. 数字-模拟转换阶段:数字-模拟转换器将数字频率控制字转换成模拟输出信号。

DDS信号频谱的杂散分析与抑制方法研究

DDS信号频谱的杂散分析与抑制方法研究

DDS信号频谱的杂散分析与抑制方法研究摘要:DDS技术具有高分辨率、快速转换、相位连续可控等优点,但也存在因相位截断、幅度亮度与DA转换器的非线性因素等误差造成的杂散。

针对DDS信号频谱杂散的原因进行了分析,并对相关抑制方法加以介绍,对各类抑制方法的特点进行了综述。

关键词:DDS;信号预谱;杂散0引言DDS(DirectDigitalSynthesis,直接数字频率合成)技术与传统的频率合成技术最大的区别是通过相位的运算实现频率的合成。

它具有极高的频率分辨率、极快的转换速度及输出相位连续可控等明显优点,目前在仪器仪表、雷达、通信与电子仪器等各个领域广泛使用。

但DDS技术也有瓶颈所在,即输出杂散大和输出带宽窄,这两个技术劣势是阻碍DDS深入推广的关键因素。

造成DDS杂散的主要因素有以下3个:相位截断、幅度量化与DA转换器的误差。

除了这3个主要原因之外,本文对其它影响频谱的杂散来源进行分析,并从原理上深入探讨,同时结合目前广泛使用的各种抑制策略,针对杂散起因,分门别类地改善信号的频谱纯净度,达到杂散抑制效果。

1DDS基本工作原理DDS技术是基于数值计算信号波形的抽样值来实现频率合成的。

它的主要组成为相位累加器、ROM波形查询表、数模转换器。

其基本框图如图1所示。

图1DDS组成基本框图DDS中的累加器使用二进制计算,线性数字信号通过相位累加器实现逐级累加,每累加一次即做一次2N模的运算得到当前相位值。

并以当前相位值查询ROM波形表中对应存储的波形幅度值,送入DA转换器中转换为模拟信号,最后通过低通滤波做平滑处理。

不妨设正弦信号S(t)的表达式为:S(t)=Asin(2πft+0)(1)其中,A为振幅,f 为频率,0为初始相位。

信号的频率与初始相位无关。

通过改变频率控制字K的大小实现对频率的控制,输出的频率随K成正比连续变化。

一般最低的输出频率为:fmin=1122Nfc(2)由奈奎斯特抽样定理知,为了保证信号不发生重叠,最高频率的理论值是DDS芯片时钟频率(Fs)的50%,即:fmax≤1122fc(3)但是考虑到低通滤波器的特性和设计难度以及对输出信号杂散的抑制,实际的输出频率按照40%处理。

DDS信号的杂散及抑制分析

DDS信号的杂散及抑制分析

布到 2 个频点上, 从而平均杂散信号功率, 降低杂散 幅度, 大大地降低了主谱杂散的信噪比, 在不增加寻址 波形存储器位数的情况下, 使输出频谱特性得到较大 的改善 , 如 AD9852 采用了相位抖动注入技术。 3 . 2 幅度量化杂散抑制 幅度量化误差是影响 DDS 频谱质量的因素之一。 由于波形存储器的电压值是二进制数字量 , 从而形成 字长量化效应, 在输出信号的频谱上表现为背景杂散。 纯粹从量化观点看, 设正弦波的采样点值用 D 位二进 制表示 , 则其信噪比近似为 6 . 02 D+ 1 . 75 dB , 可见 随着量化位数 D 的增加, 幅度量化的信噪比提高 , 故 通常抑制幅度量化误差的方法是尽量提高波形存储器 的容量。一是直接增大绝对容量, 但受到硬件条件的 限制; 二是通过压缩存储数据来等效增大存储器的数 据寻址位。各国学者提出了多种压缩方法 , 常见的有: 利用正弦波的波形对称性进行压缩 ; 利用三角函数的 恒等变换, 将一个大的 ROM 分成几个小 ROM, 通过逻 辑控制电路实现对 sin 的近似
[ 5]
图 2 相 位抖动法实现框图
工作原理如下: 在每个时钟脉冲到来后, 抖动器给 相位累加器加入满足一定统计特性的扰动信号, 目的 是产生一些随机数加在相位累加器的后面 , 然后用和 的高 M 位作为地址去寻址 ROM, 则经过相位抖动后 的误差序列已由原来的有规律的误差序列转换成近似 高斯分布的随机 序列 P ( n ) , 此时 DDS 的输出 序列 为: S(n) 2 nk sin nk 2 - N P ( n) co s N 2 N 2 2 2 由于 P ( n ) 是一个随机序列, 原来有规律的杂散
[ 1] 马令坤 , 张震 强 , 党 宏社 . DD S 频 率合 成器 杂散 的分 析与 仿真 [ J] . 微电子学与计算机 , 2007 , 24( 7) : 132 134. [ 2] 吕庆 , 张平 , 段志 强 . 对于 DD S 杂 散信号 抑制 的分析 和仿 真 [ J] . 雷达科学与技术 , 2003 , 1( 3): 188 192. [ 3] 张丽芝 , 王森章 . DD S 波形发生器 幅度量化 误差的 分析及

DDS工作原理及性能分析

DDS工作原理及性能分析
Xia Jinhuan
Beijing university of Posts and Telecommunications Abstract
The fundamental theory of direct digital synthesizer (DDS) and the spectrum of the output signal under the ideal conditions are introduced firstly. Then the characteristics are analyzed, and the error signal in engineering is described. There are three main sources of spurious signal in DDS: the truncation of the phase accumulator bits in the sine ROM, the finite precision of the sine samples stored in the ROM, and the digital-to-analog conversion. Keywords:Direct digital synthesizer (DDS); spur suppression; phase truncation; quantization distortion
[1] 吕庆等 对于 DDS 杂散信号抑制的分析和仿真 雷达科学与技术 Vol.1 No.3 2003 年 10 月 [2] 张若禹等 DDS 频谱分析与杂散预测软件包 装备指挥技术学院学报 Vol.16 No.4 2005 年 4 月 [3] Analog Device, Inc. A technical tutorial on digital signal synthesis [EB/OL]. .

DDS信号源设计原理

DDS信号源设计原理

DDS信号源设计原理DDS(Direct Digital Synthesis,直接数字合成)是一种通过数字方式生成频率可调的信号的技术。

它主要由数字频率合成器(NCO)、数字控制的相位发生器和数字滤波器组成。

DDS信号源的设计原理涉及到数字信号处理、频率合成、相位发生和滤波等方面。

首先,DDS信号源的核心是数字频率合成器(NCO),它可以生成具有可调频率和可编程幅度的周期性信号。

NCO通过将一个参考时钟的频率分频得到一个相对稳定的时钟信号,并使用累加器来计算相位增量,然后通过查表的方式生成所需频率的正弦(或余弦)波形。

由于NCO的频率可以通过改变相位增量来实现,因此可以非常方便地实现频率的可编程性。

其次,DDS信号源在频率合成的过程中,利用相位发生器来实现频率可调。

相位发生器的作用是将相位增量乘以一个系数(在一定精度下实现乘法可以采用简化的移位和累加操作),得到每个时刻的相位值,并利用相位值查询三角函数表得到对应的幅度值。

通过改变相位增量和系数,可以实现对频率的精确控制。

此外,DDS信号源还采用数字滤波器来去除合成信号中的高频成分和噪声。

由于NCO合成的信号是采样间隔上是离散的,因此会引入非线性失真和混频等问题,这些问题都会导致合成信号中存在高频成分。

数字滤波器可以通过差分方程或频域滤波器的方式实现,将合成信号的频谱进行滤波,剔除不需要的高频成分和噪声。

总的来说,DDS信号源的设计原理可以归结为以下几个步骤:1)使用NCO生成参考时钟的分频时钟和相位增量;2)采用相位发生器将相位增量和系数相乘得到相位值;3)查表得到对应的幅度值;4)利用数字滤波器对合成信号进行滤波,去除高频成分和噪声;5)输出滤波后的合成信号。

DDS信号源具有以下优点:1)频率可调范围广;2)分辨率高,频率精度高;3)相位连续性好,相位精度高;4)幅度可编程;5)输出信号稳定性好;6)具有快速切换、变频和调制的能力等。

因此,在许多领域,例如无线通信、雷达测距、音频信号处理等方面都广泛应用了DDS信号源技术。

dds滤波算法

dds滤波算法

dds滤波算法摘要:1.引言2.DDS滤波算法介绍a.基本原理b.主要步骤3.DDS滤波算法的应用领域4.DDS滤波算法的优缺点分析5.总结正文:DDS(Direct Digital Synthesis,直接数字合成)滤波算法是一种在数字信号处理领域中广泛应用的算法。

它通过数字方式生成可变频率、相位和幅度的正弦波形,广泛应用于通信、雷达、声呐等领域。

在DDS系统中,滤波算法是关键组成部分,用于降低DDS输出信号的噪声和杂散干扰。

1.引言DDS技术是一种基于数字信号处理技术,可以实现高精度、高稳定性的频率合成。

然而,DDS输出信号往往受到各种干扰,导致频谱纯度降低。

为了提高DDS输出信号的质量,滤波算法成为了研究重点。

2.DDS滤波算法介绍DDS滤波算法的基本原理是对DDS输出信号进行频域滤波,去除杂散干扰。

其主要步骤包括以下几个方面:a.采样:对DDS输出信号进行采样,将其转换为离散信号。

b.傅里叶变换:将采样后的离散信号进行傅里叶变换,将其转换为频域信号。

c.设计滤波器:根据对信号质量的要求,设计合适的滤波器,如低通滤波器、高通滤波器等。

d.滤波:利用设计好的滤波器对频域信号进行滤波,去除杂散干扰。

e.逆傅里叶变换:将滤波后的频域信号进行逆傅里叶变换,将其转换为时域信号。

f.重采样:对逆傅里叶变换后的信号进行重采样,提高信号的频谱纯度。

3.DDS滤波算法的应用领域DDS滤波算法广泛应用于通信、雷达、声呐等领域,提高系统的性能和可靠性。

例如,在通信系统中,滤波算法可以降低数字调制信号的噪声和杂散干扰,提高信号质量;在雷达系统中,滤波算法可以提高雷达接收机的信噪比,提高目标检测性能。

4.DDS滤波算法的优缺点分析DDS滤波算法的优点是能够有效降低DDS输出信号的噪声和杂散干扰,提高信号质量。

然而,滤波算法的设计和实现相对复杂,对计算资源和硬件性能要求较高。

此外,滤波算法的设计需要充分考虑系统的实际应用场景和性能要求,因此在实际应用中可能需要进行反复调整和优化。

DDS在相控阵雷达信号处理中应用策略分析

DDS在相控阵雷达信号处理中应用策略分析

DDS在相控阵雷达信号处理中应用策略分析摘要:本文介绍了直接数字节合成技术(DDS)的工作原理,并对其结构组成、特点及影响其性能的主要因素进行了分析;根据直接数字合成技术的特点,探讨了其在相控阵雷达上的应用,并总结了DDS器件的主要组成和特性;着重研究了T/R组件中DDS单元电路的设计。

关键词:直接数字节合成技术;相控阵雷达;应用策略分析DDS技术是一种新型的频率相位合成技术,它充分发挥了大规模集成电路(LSI)的快速、低功耗、大容量、体积小的特点,它的相位噪声低,频率分辨率高,转换速度快。

由于大规模集成电路技术在工艺、材料等方面的不断革新,以及近年来对其算法的不断完善,使得DDS以其独特的优越性受到人们的重视,并逐渐成为当今国际上最热门的频率合成技术。

一、DDS的工作原理及重要参数DDS主要有两类,即脉冲输出DDS和波形输出DDS。

目前,生产和使用最多的是波形输出DDS,这种芯片也被用于日常的科研试验中。

DDS的工作原理框图展示在图1中,其中包括原理框图器、只读存储器、数字节模拟转换器、低通滤波器,以及一个基准时钟。

该相位累加器是一个具有溢出位的N比特累加器,它的数值确定了瞬间相位,把N比特的数据截短为Mbit,然后寻址ROM,产生Dbit 的正弦和余弦数据,再利用DAC把它变换为模拟信号,然后用低通滤波器过滤掉多余的频率分量,从而获得期望的频率波形[1]。

在每个时钟循环中,相位累积器都会随着FCW的数值增大而增大,直至溢出,再从头再来。

每个溢出的时间间隔决定了输出的正弦波或余弦波的时间,所以FCW频率控制是可以用来控制正弦波和余弦波的频率的。

其中,最高频率fom连续信号的波形取决于波形存储的内容,通过基准时钟确定输出信号的最高频率。

数字取样是DDS相位控制的理论基础。

在硬件上,它是将一个由相位累加器和相位控制器提供数字量输入的逻辑操作装置。

K是移相器的相位控制字节,通常比累加器的字节长度要小。

DDS的幅度量化杂散分析一

DDS的幅度量化杂散分析一

DDS的幅度量化杂散分析(一)【摘要】在对幅度量化杂散信号的特性进行讨论的基础上,用信号分析法着重对无相位舍位情况下幅度量化杂散信号的频谱特征及能量进行了分析,并用离散付里叶变换法通过仿真得到了一些幅度量化杂散水平的定量结论。

【关键词】直接数字频率合成幅度量化杂散引言XX直接数字频率合成(DDS)是一种新型的频率合成方法,它以极高的频率分辨率、连续的相位变换方式、极快的频率转换速度和极低的相位噪声而在众多电子领域得到了越来越应用,并被视为频率合成的方向。

但DDS的全数字结构也使得它有较大的输出杂散,这一缺点是限制DDS进一步应用和的主要因素,因而杂散分析是当前DDS的研究重点。

幅度量化是DDS杂散的一个来源,由于幅度量化杂散信号的幅度通常远小于由相位舍位和DAC误差引起的杂散信号幅度,因而一直没有受到足够的重视,但幅度量化杂散作为三大杂散之一,对其进行系统分析不但有重大的理论价值,而且对DDS的工程应用有很重要的指导作用,特别是在无相位舍位情况下,其作用就更为重要。

XX1 幅度量化杂散分析概述XX11DDS的工作原理DDS的工作原理框图如下图所示:XX它由相位累加器、只读存储器ROM、数模转换器DAC及低通滤波器组成.图中fc为时钟频率,f0为输出频率,K为频率控制字,N为相位累加器的位数,W为相位累加器的输出位数(用B表示相位累加器寻址时舍去的位数,则有N=WB),L为ROM的输出位数。

频率控制字K在每一个时钟周期与相位累加器累加一次,得到的相位值被送到ROM中对其进行查表,ROM将相位值转换为与之对应的正弦幅度值(或其它波形信号的幅度值),该数字化的幅度值序列经数模转换和低通滤波后即为所需的输出频率f0,f0由fc和K共同决定,满足关系:XX最小频率分辨率为:XXΔ由工作原理可知,DDS的杂散信号有三个一、相位舍位.为了得到很高的频率分辨率,相位累加器的位数N通常做得很大,但实际中由于受体积和成本的限制,用来寻址ROM的位数W要小于N,查表时相位累加器的低B位就被舍去,因而会引入相位舍位误差。

dds滤波器

dds滤波器
查看文章
dds芯片AD9851输出低通滤波器的设计问题
2010-04-29 15:00
AD9851的输出实际上中一系列的采样值,即离散的周期的幅值信号。由奈奎斯特采样定理可知:1:信号在频域也为离散的周期的,周期为参考时钟的频率;2:输出信号由于是对参考时钟的一个采样,故其最高值不可超过参考时钟频率的一半。
又根据传递函数的形式,巴特沃思和切比雪夫滤波器的传递函数都是一个常数除以一个多项式,为全极点网络,仅在无限大阻带处衰减为无限大,而椭圆函数滤波器在有限频率上既有零点又有极点。极零点在通带内产生等纹波,阻带内的有限传输零点减小的过渡区,可获得极为陡峭的衰拓扑图网上可以找到。
根据电路拓扑图给出椭圆滤波器设计的具体步骤如下:
1:计算陡度系数
2:计算反射系数
3:确定阶数
4:查询元件归一化参数值
5:去归一化
在DDS滤形合成技术中,滤波器的设计首先主要考虑滤波的幅频特性,电路的输入、输出阻抗匹配、截止频率等,根据设计参数确定具体曲线和归一化的元件值,再根据实际去归一化得到实际的元件值。其中滤波器的归一化是指将所有电抗元件都除上一个频率标度系数(FSF),就可把一个已知频率响应标定到不同频率范围,以一个函数发生器为例,它采用AD9851芯片为DDS核心,输出最高频率为50MHz,输出电阻为匹配电阻即50欧,要求滤波器有平坦的幅频特性和快速的衰减率,设计的主要指标包括:1:3dB截止频率,2:65MHz最小衰减,3:通带纹波最大值。
采用AD9851的DDS系统中,可以输出的信号频率为62.5MHz,则低通滤波器的截止频率为62.5MHz。实际上,一般最大输出为参考频率的40%,以保证大的抽样率。故此时输出最大频率为50MHz。由于有源滤波器中大多数运算放大器的开环增益不免和频带的限制,有源滤波器主要应用于低频场合,因此设计采用无源低通滤波器。

DDS的误差分析

DDS的误差分析

DDS 的误差分析摘要:随着电子技术的不断发展,被测系统的工作频率、复杂程度不断提高,对激励信号源的输出信号带宽、输出波形的复杂度提出了更高的要求。

基于直接数字合成技术的任意波形合成方法,以其信号产生方式灵活、频率分辨率高、频率切换速度快等诸多优点,在现代时域测试中得到了广泛的应用。

可是DDS 的杂散分量较多,严重影响了基于 DDS 的任意波形合成输出信号的波形质量,限制了任意波形合成技术的更广泛应用。

针对 DDS 输出信号杂散分析与抑制一直是研究的热点,也有大量的技术被提出。

本文将从相位截断、幅度量化误差和DAC 非线性等三个方面来讨论误差的产生以及一些基本的消除方法。

关键词:直接数字合成 任意波形合成 相位截断 幅度量化 DAC 非线性 1 DDS的原理1.1 DDWSDDWS 主要由地址发生器、波形查找表、数模转换器和可变时钟发生器组成。

根据预定的采样频率、所需信号的时域特征、波形长度等参数,由信号的数学表达式计算出各信号点幅度值,经过量化后按采样顺序预先存储在波形查找表中。

可变时钟发生器按照用户设置的采样频率输出相应的时钟信号。

每一个时钟信号的上升沿,地址发生器的输出地址加 1,地址发生器的输出地址对波形查找表寻址,逐点读出波形数据,经数模转换后生成相应的输出信号。

设可变时钟频率为f S,若周期波形每个周期由 n 个采样点构成。

1.2 DDFS由于 DDWS 产生新的频率必须通过更改采样时钟的频率或波形存储器中的数据点数来实现,作为振荡器应用具有较大的局限性。

因此提出了如图 2-2 所示基于相位累加器的改进模型,即直接数字频率合成(DDFS)。

DDFS 系统主要由固定时钟发生器、相位累加器、波形查找表、数模转换器和低通滤波器等组成。

在采样时钟的控制下,N 位的相位累加器以频率控制字 K 进行累加,截取高 M 位作为相位地址对波形查找表进行寻址,输出相应的 D 位幅度信息,完成波形相位到幅度的转换。

DDS基本原理及技术指南

DDS基本原理及技术指南

DDS基本原理及技术指南DDS是直接数字频率合成器(Direct Digital Synthesizer)的简称,是一种使用数字技术合成连续可变频率输出信号的设备。

DDS技术已经广泛应用在各种通信、测量和控制领域中。

基本原理:DDS的基本原理是通过数字技术直接控制相位和频率,从而合成任意频率和形状的输出信号。

这与传统的模拟频率合成器(AFS)不同,模拟频率合成器需要使用模拟电路来合成频率。

DDS的核心组成部分是相位累加器、DAC和时钟。

相位累加器用于积累相位,DAC用于将相位转换为模拟信号。

时钟提供DDS系统的基本时钟频率。

通过调整相位累加器的步进值和DAC的输出解析度,DDS可以实现非常细腻的频率和相位调整。

此外,DDS还可以通过修改时钟频率来调整输出频率的精度和稳定性。

技术指南:1.时钟频率选择:DDS的输出频率是由时钟频率和相位累加器的步进值共同决定的。

选择适当的时钟频率可以提高DDS系统的输出频率范围和分辨率。

一般来说,时钟频率应远高于所需输出频率的最高频率。

2.相位累加器和相位步进值:相位累加器决定了输出信号的相位,相位步进值决定了输出信号的频率。

通过调节相位累加器的步进值可以实现频率的连续可调。

较小的相位步进值可以提高DDS系统的频率分辨率。

3.数字信号处理:DDS系统中的数字信号处理单元可以对输入信号进行调制和滤波等操作,以实现更复杂的信号处理功能。

通过合理选择数字信号处理算法和参数,可以改善DDS系统的性能和输出质量。

4.输出滤波:DDS系统的输出信号通常需要经过滤波处理,以去除数字部分带来的杂散和非线性失真。

选择合适的滤波器类型和参数可以提高输出信号的质量和纯度。

5.时钟稳定性和干扰抑制:DDS系统对时钟的稳定性和干扰非常敏感。

为了提高系统的性能和稳定性,应选择具有较低抖动和干扰的时钟源,并采取适当的抑制技术。

6.电源和地线设计:DDS系统对电源和地线的设计要求较高。

应该采取合理的电源隔离和滤波措施,以减少电源噪声和干扰。

非理想DDS输出信号分析及滤波处理

非理想DDS输出信号分析及滤波处理

病 ,其输 出信号 中含 有大量的谐波和杂散 。本 文结合前人的工作基础 ,对非理想 D S输 出信 D 号的频谱进行了建模 和分析 ,对造成 D S输 出 D 信 号杂散 的多 种 因素 ,如相 位 截断 ,幅度 量
化 ,DA非 理 想 特 性 ,外部 器 件 的非 线 性 ,参 考 时 钟 相 位 噪 / 要 想 得 到理 想 的单 一 频 率 的波 形 。D S各 个部 分 的性 能 D
J ltR : D X ( i d ii ly t ss i an w k do e u n ys nh s i c n l yta i wd l a pe a i l c c llr ̄ l E S dr t gt n e i s e i f rq e c y te in t h o g ts i y p l di v r be l k e d as h } n f zge o h e i n a o
R M 、D C 以及 低 通 滤 波 器 四 部 分 组 成 。 N位 的 相 位 累 加 O ) A
T c n lg , Sc u nC e g u 6 0 5 ) e h oo y ih a h n d 1 合 成 ( D ) 技术 广 泛应 用于 可 变时 钟发 生 电路 中 ,文 中介绍 了直 接数 字 频率 合成 DS
( D )技术 的基本 原理 和非理 想情 况下 D S 出频谱 结 构 ,然 后 分析 了工程 实 际中 杂散对 时钟 信号 的影 响 , D S D 输
te pu iu i n la s e e s o o k sgn ;f a l e p an i cpl fi ovn h u l o lck sg al sn ie d h s r s s g a nd i f ct n cl i al i l x l is t pr i e o o t c n y he n mpr ig te q a 时 fco in ig ft r u l an

一种能改善DDS输出精度的技术

一种能改善DDS输出精度的技术

2018年6月第45卷第3期西安电子科技大学学报(自然科学版)JOURNAL OF XIDIAN UNIVERSITYJ un.20丄8Vol.45 No. 3doi:丄0.3969/j.issn.丄00丄-2400.2018.03.0丄丄一种能改善D D S输出精度的技术屈八一丄,米婕丄,陈瑞洁丄,董绍峰2,陈晓龙2,周渭2(.长安大学信息工程学院,陕西西安710064;2.西安电子科技大学机电工程学院,陕西西安710071)摘要:为改善直接数字式频率合成技术中存在对频率控制字取整造成的实际输出频率和拟产生频率有微小差异的问题.文中对直接数字式频率合成器中的相位累加过程进行了控制,实现了一种可输出精确频率的直接数字式频率合成技术.利用实际输出频率和理论频率之间的相位差变化特性优化设计控制过程.实验结果表明该技术方案有效,能将直接数字式频率合成技术中尾数频率的影响减小至1/101,而控制过程对输出信号的相位噪声和频率稳定度等指标几乎无影响.关键词:直接数字式频率合成;频率精度;频率合成器;小数频率控制字中图分类号:TM935.15 文献标识码:A 文章编号:1001-2400(2018)03-0058-05Technology of the improvement on the output accuracy of DDSQU Bayi1, MI Jie1, CHEN Ruijie1, DONG Shaofeng2 ,CHENXiaolong2 ,ZHOUWei2(1 .School of information and Engineering, Chang’an U n iv. , Xi’an 7 1002. School of Mcchano-clcctronic Engineering,Xidian U niv.,Xi5an 710071, China)Abstract: In todayS widely used direct digital frequency synthesis technology, there is a slight differencebetween the actual o utput frequency and the frequency to be generated due to the rounding of the frequencycontrol word. In this paper, the phase accumiulation process in the direct digital controlled to basically r ealize a direct digital frequency synthesis technique without the miantissa frequency.The design and control process is optimized by the phase difference variation characteristics actual output frequency and the theoretical frequency. Experimental results show that the technical schemecan effectively reduce the influence of the miantissa frequency in the direct digital frequency synthesistechnology byncarly ten thousand times, and the control process has a little effect on the phase noise,frequency stability, and other indicators of the output signal.Key W ords: direct digital frequency synthesis; frequency accuracy; frequency synthesizers; fractionalfrequency control word直接数字式频率合成技术(Direct Digital Synthesizer,DDS)是一种广泛应用的频率合成技术.它具有很 多优势,例如,变频速度快、频率分辨率高等特点.目前国内外针对D D S的主要研究内容是提高D D S的运行 频率,降低输出信号的杂散和噪声,研制能输出多种信号的D D S芯片等方面,也有关于D D S理论的研究工 作[14].003的尾数频率是一个基本问题,产生尾数频率的原因是频率控制字只能是整数,而实际计算出来 频率控制字往往带小数[56].若要输出高准确度的点频[79],小数部分的影响会使得合成器输出的频率和理论收稿日期=2017-06-04 网络出版时间:20丄712-04基金项目:长安大学大学生创新创业训练计划资助项目(0丄7107丄005丄)中央高校基本科研业务费资助项目(30182417丄002 )中国博士 后基金资助项目(2013M5304丄丄);国家自然科学基金资助项目(14030丄7 6丄47丄282, 61640601)作者简介:屈八一(丄98丄一),男,副教授,E-m a i l:404182049@.网络出版地址:h t t p://kns cnk i.n e t/kcm i s/d e t a i l/61. 1076. TN.20171204. 1424. 022. h t m i l第3期屈八一等:一种能改善DDS输出精度的技术59值之间存在差异.虽然直接数字式频率合成技术已广泛应用,但是关于消除其尾数频率方面的工作研究甚少.尾数频率没有被重视的一个原因是大量用到直接数字式频率合成技术的场合,它不影响其应用,例如在 跳频通讯中;另外,很多人认为以目前D D S的频率分辨率,实用中只要微调D D S的参考源的频率,便能由 该D D S输出一个精准频率[5].这个观点虽然是正确的,但是在原子频标的频率链中采用直接数字式频率合成器将会产生一个系统误差,若设计的是二级频标,这个系统误差则通过校准可以消除,但是对于一级频标,要消除这个系统误差需要大量的精密测量[012].若是能直接消除上述尾数频率,则很有价值.文中依据输出 理论频率和实际频率的相位差变化规律,对实际信号进行相位修正,实现了一种无尾数的直接数字式频率合 成技术,即可输出精确频率的直接数字式频率合成技术.由于技术方案中的附件电路都是数字电路,因此具 有能在芯片上集成的优势.该技术与A D I公司在AD9913中采用的基于附加累加器来扩展频率控制字位数 的方法比较[6],在理论上不制约D D S内核的速度.1无尾数频率的直接数字式频率合成理论D D S的输出频率/。

DDS杂散分析总结

DDS杂散分析总结

DDS 杂散分析总结基于波形存储的DDS(直接数字频率合成器)技术具有频率转换时问短、频率分辨率高、输出相位连续、稳定度高、可编程、全数字化、易集成等突出优点,因而得到广泛的应用.但是,由于DDS 数字化实现的固有特点,决定了其输出信号频谱杂散较大。

如何抑制DDS 输出频谱中的杂散就成为了研究的热点。

DDS 原理介绍(略)从以下几个方面说明DDS 的误差杂散来源。

一 关于输出频率稳定性DDS 一般采用石英晶体振荡器作为它的参考激励源,假设晶体振荡器的频率误差为△f,则DDS 输出信号的频率为输出信号的相对误差为所以,DDS 输出频率的稳定性和参考时钟的频率稳定性是一致的.也就是说只要保证了参考时钟的稳定性,就可以保证输出频率的稳定。

石英晶体具有极高的频率稳定度,采用温度补偿或恒温的方法,频率稳定度可以达到10-7~ 10—10的数量级。

因此DDS 采用石英晶振作为参考频率源,就能具有极高的频率稳定度。

二 相位截断误差在应用中,通常要求DDS 有较高的频率分辨率,必须使DDS 的相位累加器有较大的位数,如常用的N=32,48。

但是,考虑到ROM 容量与成本低的限制,使得相位累加器的位数大于ROM 的寻址位数P ,在寻址的时候,就只能采用相位累加器的高P 位去寻址ROM 中的数据,此时就会有N-P 位的被舍去,这就造成了相位截断误差。

当然,若相位累加器的位数和ROM 的寻址位数相同时,应该是不存在相位截断误差的,但是这样,一般ROM 的位数并不高,所以会造成最终的频率分辨率较低(这里我所考虑的是频率控制字,也就是相位增量只取一位时的结果。

在我看来,当累积量取大于一位时候,无论累加器的位数与ROM 的寻址位数相同与否,同会存在累加器与ROM 的舍位,例如,当累加量取2时,它是两位两位的加,所以必然在累加器与ROM 中有一些位是取不到的,那这应不应该也算是相位截断呢?应该不算)。

关于消除相位截断误差的一个直观的想法就是在保证累加器位数较高的同时,增加ROM 的位数,如果是直接通过增加ROM 的容量,必然不太可行,所以,目前的较为流行的方法是通过压缩ROM 的方法来间接增大ROM 的容量。

基于DDS的非线性调频信号的产生及其实现方法

基于DDS的非线性调频信号的产生及其实现方法

收稿日期:2007-04-05作者简介:刘春冉(1983-),女,在读硕士,主要从事信号波形设计;陈伯孝(1966-),男,博士,教授,主要从事新体制雷达系统设计、精确制导与目标跟踪等;李锋林(1982-),男,在读博士,主要从事雷达信号处理的研究。

第28卷 第2期2007年6月制 导 与 引 信G UI DANCE &FUZEV ol.28N o.2Jun.2007文章编号:167120576(2007)022*******基于DDS 的非线性调频信号的产生及其实现方法刘春冉, 陈伯孝, 李锋林(西安电子科技大学雷达信号处理重点实验室,陕西西安710071) 摘 要:介绍了一种基于直接数字频率合成器(DDS )的非线性调频信号的硬件系统结构和软件实现方法。

该信号的硬件系统是基于DDS 的任意复杂波形产生器,通过对波形产生器上的FPG A 编程,可以产生100MH z 以下时宽、带宽、调制方式灵活可控的各种信号,因此该波形产生器具有一定的通用性。

该信号的软件实现方法是采用分段折线拟合来近似产生N LFM 信号,通过FPG A 控制DDS 输出信号的各项参数指标,可以方便地用该波形产生器实现不同时宽、带宽N LFM 信号的产生。

实验证明本文方法产生的N LFM 信号具有相噪低、脉压旁瓣低、实现简捷等诸多优点。

关键词:非线性调频;数字频率合成;脉冲压缩中图分类号:T N957.51 文献标识码:AThe G eneration and R ealization of N onlinearFrequency Modulation Signal B ased on DDSLIU Chun 2ran , CHEN Bai 2xiao , LI Feng 2lin(The National K ey Lab for Radar Signal Processing of X i ’an E lectronScience and T echnology University ,X i ’an Shaanxi 710071,China ) Abstract :The structure of the hardware system and the s oftware realization approach to generateN LFM signal based on Direct Digital Synthesis (DDS )is given and detailed in this paper .The hardware system is an arbitrary com plicated waveform generator based on DDS.By the programme of FPG A on it ,the waveform generator can generate all kinds of signal with different interval ,different bandwidth and flexible m odulation m ode under 100MH z ,s o this generator is all 2purposed.The s oftware approach to produce the N LFM signal is using the method of linear fitting subsection ,and it can control all kinds of signal parameter to generate the N LFM signal with different interval and different bandwidth.The test result shows that the method has the merits of low phase noise ,low sidelobe in pulse com pression ,sim ple in realization and s o on.K ey w ords :nonlinear frequency m odulation ;digital frequency synthesizer ;pulse com pression0 引言线性调频信号在脉冲压缩时,会有较高的旁瓣,它直接会影响到邻近弱目标的检测,如果采用失配加权方法来抑制旁瓣,主旁瓣比可达到(33~35)dB以上,但将有(1~3)dB的信噪比损失,降低了雷达的距离分辨力,其应用受到了限制。

DDS理论分析

DDS理论分析

DDS 理论分析和实现方法(1) DDS 工作原理和理想DDS 的输出频谱DDS 工作原理如图1-2所示,用满足Nyquist 准则的一定频率对正弦信号(也可以是对任意周期信号)进行采样,控制采样周期t ∆之间的相位增量φ∆,每次累加到相位寄存器中,用得到的相位值来寻址ROM 查找表,实现相码和幅码的转换,得到输出波形的幅度值,经过D/A 转换为模拟信号,就得到了输出频率信号t ∆∆=/φω。

设相位累加器的位数为N ,频率控制字长为K ,那么得到的输出阶梯函数可以表示为采样序列和矩形序列的卷积)()()cos()(0t q nT t t t S n n c ⊗-=∑∞=-∞=δω 其中c NK ωω20=,c ω系统时钟频率,0ω 为输出波形的频率,c T 为采样序列周期。

矩形函数表示为)()()(c T t U t U t q --=,)(t U 是阶跃函数。

对)(t S 进行傅立叶变换,得到波形的频谱: ∑∑∞-∞=∞-∞=--+⋅⎪⎪⎭⎫ ⎝⎛+++--⋅⎪⎪⎭⎫ ⎝⎛-=n c c c c c n c c c c c n n j n Sa n n j n Sa S )()(exp()()(exp()(000000ωωωδωωωωωωπωωωδωωωωωωπω 式中x x x Sa sin )(=。

从上式可以看出,理想DDS 输出信号的谱线是以()Sa 函数为包络的离散谱线,谱线位于0ωω±c n 处,用截止频率位于2/c ω的低通滤波器滤除高阶谱部分,得到0ω的输出波形。

(2) 信号频率与频率控制字的关系设累加器按外接晶振频率信号c f ,把频率控制字K 累加到相位累加器上,则此时相位累加器的值为c f *K;对于n 位地址的ROM 来说,在一个波形中有n 2个样点,信号输出的频率就应当为=o f c f ⨯K/n 2如果1=K ,每次累加结果的增量为1,则依次从数据ROM 中读取数据;如果2=K ,则每隔一个ROM 地址中读取一次数据;依次类推。

dds滤波算法

dds滤波算法

dds滤波算法DDS滤波算法是一种数字信号处理中常用的滤波算法,它可以有效地去除信号中的噪声和干扰,提取出我们所关注的信号成分。

DDS滤波算法的全称是Direct Digital Synthesis,直接数字合成。

它的原理是通过数字信号处理器(DSP)对输入信号进行采样和处理,然后再通过数字模拟转换器(DAC)将处理后的信号转换为模拟信号输出。

DDS滤波算法的核心是一个数字控制振荡器(NCO),它可以根据输入信号的频率和相位信息生成一个与之相对应的数字信号。

NCO的输出信号经过数字滤波器进行滤波处理,去除掉不需要的频率成分,最后通过DAC转换为模拟信号输出。

DDS滤波算法的优点是可以实现高精度的频率和相位控制,同时具有较低的噪声和失真。

DDS滤波算法的实现过程可以分为以下几个步骤:首先,需要对输入信号进行采样。

采样频率的选择要根据输入信号的最高频率成分来确定,一般要满足奈奎斯特采样定理,即采样频率要大于输入信号最高频率的两倍。

接下来,对采样得到的离散信号进行数字滤波处理。

数字滤波器可以选择不同的类型,如低通滤波器、高通滤波器、带通滤波器等,根据需要选择合适的滤波器类型和参数。

然后,将滤波后的信号输入到NCO中进行数字合成。

NCO根据输入信号的频率和相位信息生成一个与之相对应的数字信号。

NCO的输出信号经过数字滤波器进行滤波处理,去除掉不需要的频率成分。

最后,通过DAC将处理后的信号转换为模拟信号输出。

DAC的选择要根据输出信号的要求来确定,一般要考虑到输出信号的动态范围、失真和噪声等因素。

DDS滤波算法在实际应用中具有广泛的应用领域。

例如,在通信系统中,可以利用DDS滤波算法对接收到的信号进行滤波处理,去除掉噪声和干扰,提取出有效的信息。

在音频处理中,可以利用DDS滤波算法对音频信号进行滤波处理,提高音质和清晰度。

在雷达信号处理中,可以利用DDS滤波算法对雷达回波信号进行滤波处理,提取出目标信号。

DDS频率合成的主要问题及相位截断误差的仿真

DDS频率合成的主要问题及相位截断误差的仿真

DDS频率合成的主要问题及相位截断误差的仿真[摘要]从DDS频率合成的基本原理入手,分析DDS电路中常见的问题,针对频率合成中相位截断误差的问题,提出有效的解决方法,并且对滤波器的设计给出思路,最后用matlab仿真了相位截断误差,给出了频谱图。

[关键词]频率合成DDS 相位截断误差滤波器一、ROM+D/A模式的DDS雏形把一个周期的模拟波形信号通过取样、量化、编码,形成一个正弦函数表储存在ROM中,通过顺序的提供周而复始的地址,从ROM中读出该量化后的数字波形信号,再通过D/A还原,这种ROM+D/A模式的波形合成技术就是DDS 技术的雏形。

而发展到现在的DDS系统一般是由频率控制、相位累加、波形存储、D/A转换以及低通滤波等组合构成。

在时钟作用下,相位累加器不断对频率字K进行线性相位累加,两者共同决定送给波形存储器ROM的地址间隔,从而影响波形采样的点数和速度,后面通过D/A转换再加以LPF过滤高次谐波从而更好的还原波形。

二、DDS频率合成中的主要问题及其解决办法我们在设计理想的DDS时根据有3个理想条件:1.相位累加器的N位输出全部都用于ROM表寻址,即没有相位截断;2.ROM表中的存储值是完全真值,没有量化误差;3.DAC转换、低通滤波都是理想器件。

在实际应用中这3方面都存在一定的问题,因此DDS频率合成信号输出精度受以下3方面的误差所影响:1.相位截断误差。

为使DDS具有很高的频率分辨率,一般相位累加器的位数N都取的很大,如N=48,若这N位都用于寻址,可想而知,其所需的ROM 存储量将极大,实际不可用,故通常将N位相位的高A位用于寻址,其余低位舍弃不用,这样就引入了相位截断误差。

这是DDS频率合成误差的主要来源,后面将用matlab进行仿真分析。

2.幅度量化误差:ROM中存储着正弦波样点的幅值编码,任何个幅度值要用无限长的比特流才能精确表示,而实际中ROM的输出位是有限的,这样就引入了幅度量化误差。

  1. 1、下载文档前请自行甄别文档内容的完整性,平台不提供额外的编辑、内容补充、找答案等附加服务。
  2. 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
  3. 3、如文档侵犯您的权益,请联系客服反馈,我们会尽快为您处理(人工客服工作时间:9:00-18:30)。

‘=昔=鲁‘刍=‘‘歹K
图1 DDS的基本原理框图
要想得到理想的单一频率的波形,DDS各个部分的性能 必须是理想的。即:
(1)相位累加器的位数N,趋于无穷大,并且所有输出 位用于寻址数据ROM。
(2)数据ROM的地址线位数为N,趋于无穷大,并且 单个波形采样数据位数D趋于无穷大。
(3)D/A转换器输人数据位数趋于无穷大.并且有理想 的数模转换特性。
0引言
直接数字频率合成(DDS)技术具有极高 的频率切换速度,极高的频率分辨率,相位变 化连续等突出优点,广泛应用于可变时钟发生 电路中。但是,DDS技术也有自身固有的弊 病,其输出信号中含有大量的谐波和杂散。本 文结合前人的工作基础,对非理想DDS输出信 号的频谱进行了建模和分析,对造成DDS输出 信号杂散的多种因素,如相位截断,幅度量 化,D/A非理想特性,外部器件的非线性,参考时钟相位噪 声等进行了综合分析,并给出了实验结果。本文所做的工作 对改善DDS输出信号的频谱质量,对DDS的性能分析有理 论意义和现实的工程应用价值。
摘要:直接数字频率合成(DDS)技术广泛应用于可变时钟发生电路中。文中介绍了直接数字频率合成 (DDS)技术的基本原理和非理想情况下DDS输H}频谱结构,然后分析了T.程实际中杂散对时钟信号的影响, 最后解释了以滤波器和锁相环(PLL)改善输出时钟信号质盛的原理,并给出了实验结果。 关键字:直接数字频率合成(DDS);锁相环(PLL);杂散;频谱;滤波器
its effects on ctock signal;finally explains the principle of improving the quality of clock signal using filter and
PLL.and gives the result of experimentation
8。(n)=nKmod2“
8一(n)是周期为A2蠢南的阶梯波,其中有/c=-Kmod 2So
8。(n)可以看作是对周期为的A瓦锯齿波e(t)的采样,也就是
8,(f)=∑e(f)6(t-nT。)
锯齿波e(t)的频谱为:
E(n,)=∑Ji2B【6(∞一n魄)+6(n,+J】峨)+2BwB(to)] (1)
3滤波处理
根据对DDS输出的频谱分析结果,要想只保留基频而把 众多杂散谱线都滤除掉是不现实的,但是必须要抑制对频谱 影响最为严重的E±,0谱线。由于DDS输出的是单频的正弦 波,故选择衰减特性较好的低通椭圆滤波器,椭圆滤波器有 非常陡峭的过渡带,能较好的抑制及其C 4-i'o以上频率的谱 线。图3为实验中设计的通带截至频率为140M的椭圆滤波 器及其仿真图。
响。这种杂散将会产生输出主频,o的谐波n,o,采样时钟,c
的泄漏也会对频谱造成影响,另外采样时钟f。与主频谐波,磊
的差频f,±,fro还会使频谱恶化。
经过以上综合分析,非理想DDS输出频谱杂散位于:
f=aF,4-bfo±c£
‘----LOx/2Ir
其中f±%是比较严重的杂散信号,又以E±坛最为严重。
差分输m的正弦波经过两路低通椭圆滤波器后进入比较 器,由于椭圆滤波器已经滤除掉了E一晶及其以上频率的杂 散信号,可产生用于时钟信号的方波。但是,当输出频率较 高时,由于低频杂散信号的存在,输出的方波信号有很明显 的时钟抖动。以采样时钟E=MHz为例,实际应用中,当输 出100MHz以上频率时(如fo=125MHz),由于Fo一3fo=25MHz 的杂散存在,使得抖动非常严重。如图4所示,125MHz的 正弦波频谱有一根25MHz谱线,这将使经过比较器之后的 时钟信号抖动很严重。
(w+w矿k巩)】 由以上计算可知:经过D/A转换后的DDS输出信号的频 谱是以Sine函数为包络,输出的频率分量为Ms±f。。当n=O 时,输出为单一的主频ro,‘一f。是对输出信号影响最严重的 杂散镜象信号。如图2所示以‘=500MHz,f0=200MHz为例, 300MHz为最严重的杂散信号,其次为700MHz的杂散信号。
至墨鲎篮险型曲
非理想DDS输出信号分析及滤波处理
The Signal Analysis of Nonideal DDS and its Filter
陈跃。田书林。刘科(电子科技大学自动化学院,四川成都610054)
ChenYue。TianShu-lin.UuKe(School ofAutomation Enflneefing。University ofElectronic Science and Technology,Siehuan Chengdu 610054)
相位查找表中的内容可以看做是对连续信号的理想抽
日鼋鲁Jt童
测试测量技术
样,则相位查找表输出的抽样信号可以表示为:
J∞
£(£)=f(f)6r(f)=艺r(t)8(t-nT)
=三f(nf)6(㈨T)
正弦信号,(t)的频谱为F(W)=6(w-wo)+6(w+砧, 则根据频域卷积性质,可求得抽样信号的频谱为:
由相位舍位引起的输出误差信号为:
AS(n)=簪8,n)sin(2"rr普)
把AS(n)看作对连续信号的采样:
AS(t)=∑等e(f)sin(2wfor)8(t-n瓦)
sin(2w-fot)的频谱为6(俨‰)一6(“件蛐),e(f)的频谱E(w) 为(1)式,所以e(t)sin(2w0)的频谱为两者的频域卷积:
据位宽度的有限使得DDS输出的信号为阶梯波。这将对输出
信号引入幅度量化误差8。(玎)。设ROM数据位的宽度为D, 不考虑相位截断误差,幅度量化误差表示为:
8D(n)----C05(2Ir簪)一1--g-int[2D*eos(2w粤)】
猢第09期日
T墨鲎慧险巡鱼b
由取整函数int()的性质可知,误差函数g。(n)是一个


图4 125MHz正弦波频谱
该杂散谱线距主谱线的距离为100MHz,运用锁相环 PLL可以很好的滤除掉。如图5,该图为运用锁相环滤除掉 25MHz谱线后的125MHz正弦波频谱图。该正弦波经过比较 器后将得到质量较好的时钟信号。
一}·{一{一 一:一C··1.·
: : :、
一:’‘!一:。-
0 0Hz
E(w)=寺【F(w)母善6(础m)】
=导三F(w-k%)
=导三【6(w-盱良坼)+6(w+wo-七%)】
经过D/A后,输出信号的频谱可以表示为
y(w)=E(w)·H(w)=Sa(wT/2)exp(-jwL/2)∑[6
(w一峋—女虬)+6(w+w0一七%)】
=sa(半r)exp(j等b)萎【6(w—wo-kw.)+6


碧6 墨4

。 O
200 300
500
频率
700
800
1000
单位:MHz
图2理想DDS输出频谱
以上分析了理想DDS的输出频谱,以下讨论相位截断、 幅度量化、DA非理想特性以及参考时钟相位噪声对输出频 谱的影响。
首先讨论相位截断对输出频谱的影响。在实际应用中, 为了提高频率分辨率相位累加器的位数N总是尽量做得大, 这就要求很大的ROM空间,这在应用中是很困难的。在实 际应用中,截断相位累加器的高A位去寻址ROM,舍去低 (N—A)位,这就引入了相位截断误差。以下的分析设K和 2。互质。当它们有公约数时,可以先化简,然后可归于以下 模型或理想信号模型:
位于区间【丐{≯,互—墨】上的随机序列,概率密度服从均匀
分布,幅度量化对信号频谱的影响可以归于白噪声。但是当K 和2“成整数比例关系时,由噪声信号表达式可知,多个周期
的噪声具有重复性,因此噪声分布也具有一定的周期性。
再次讨论D/A非理想特性及参考时钟相位噪声对输出信
号频谱的影响。D/A的非理想特性主要包括动态非线性、静 态非线性、有限分辨率及内部闪烁噪声等,D/A的分辨力每
妒(m)=∑睁2B【6(to--(.J00--/1(,Ox)-8(w一蛐+n蛾)卜∑J等
n=l
11
n=I
Jj
【8(‘I’+峨_n蛾)一6(∞+OJo+n£o,)]+2svr【6(tl卜响)一6(阱‰)】
误差信号AS(t)埘峨一wo-n∞.)-8(w—mtuo-mo
其中,峨=石/-f mc,R=Kmod 28为阶梯波的梯度。经过
ROM相位一幅度转换后输出的信号波形序列为:
s(玎)=c08[21r粤一簪占,n)】

=c。s(2仃簪)cos[簪8,(n)】+sin(2霄鲁)sin【簪8,(力)】
s(n)一cOg(2丌簪)“n(2丌簪)掣 因为s。(n)<<2”,所以有:
Doculcode:A ●‘州Worth:direct digital synthesis(DDS);Phase Locked Loop(PLL);Spurious Signal;Spectrum;filter
CLC number:TN74
AttideID:1003-0107{2008)09-O004—04
(4)参考时钟频率稳定,无相位抖动。且频率趋于无穷 大。
在实际中,理想DDS是不可能实现的,各个部分的非 理想特性都会给输出信号引入杂散。
2非理想DDS输出频谱分析
为了研究方便,先假定理想情况。D/A转换特性可以用 函数h(t)=tl(t)一n(t-T)来表示,对其进行傅立叶变换可得:
H(w):f 1,“dt:T.Sa(wT/2)exp(-jwT/2) J0
制,对谱线的位置分布没有影响。由式(2)可以得出,相 位截断带来的频谱杂散位于:
f=mE±与±越
‘=姒/2w
可见,由于相位截断使得DDS的输出频谱分量非常丰
富,并且有大量的频谱分量位于【o,毛】之间。由峨的表达式 还可以发现,它和频率控制字K有关,不同的输出频率其频
谱结构也会不同。 其次讨论幅度量化误差对输出信号频谱的影响。ROM数
相关文档
最新文档