单片机原理及接口技术(第4版)

电源引脚：Vcc(40脚)：电源端，为＋5V 。

Vss(20脚)：接地端。

外接晶体引脚：XTAL2（18脚）接外部晶体和微调电容的一端，在89C51 片内它是振荡电路反向放大器的输出端，振荡电路的频率就是晶体的固有频率。

若须采用外部时钟电路时，该引脚悬空。

检查89C51的振荡电路是否正常工作时，可用示波器查看XTAL2端是否有脉冲信号输出。

XTAL1（19脚）接外部晶体和微调电容的另一端，在片内，它是振荡电路反向放大器的输入端，在采用外部时钟时，该引脚输入外部时钟脉冲。

控制信号引脚：RST（9脚）为复位信号输入端，高电平有效。

当此输入端保持两个机器周期（24个时钟振荡周期）的高电平时，就可以完成复位操作。

PSEN（29脚）程序存储允许输出信号端。

当89C51由片外部程序存储器取指令（或常数）时，每个机器周期两次PSEN有效（即输出2个脉冲）。

但在此期间，每当访问外部数据存储器时，这两次有效的PSEN信号将不出现。

PSEN端同样可以驱动（吸收或输出）8个LS型的TTL负载。

要检查一个89C51小系统上电后CPU能否正常工作，也可以用示波器看PSEN端有无脉冲输出。

如有，则说明基本上工作正常。

ALE/PROG（30脚）：地址锁存允许信号端。

当89C51上电正常工作后，ALE引脚不断向外输出正脉冲信号，此频率为振荡器频率fOSC的1/6。

CPU访问片外存储器时，ALE输出信号作为锁存低8位地址的控制信号。

平时不访问片外存储器时，ALE端也以振荡器频率的1/6固定输出正脉冲，因而，ALE信号可以用作对外输出的时钟或定时信号。

如果想确认89C51芯片的好坏，可用示波器查看ALE端是否有脉冲信号输出。

若有脉冲信号输出，则89C51基本上是好的。

ALE端的负载驱动能力为8个LS型TTL（低功耗甚高速TTL）负载。

此引脚的第2功能PROG在片内带有4KB Flash ROM的89C51编程写入（固化程序），作为编程脉冲输入端。

EA/VPP（31脚）：外部程序存储器地址允许输入端/固化编程电压输入端。

当EA端保持高电平时，CPU只访问片内Flash ROM并执行内部程序存储器中的指令，但当PC（程序计数器）值超过0FFFH（对89C51/S51为4KB）时，将自动转去执行片外程序存储器内的程序。

当输入信号EA引脚接低电平（接地）时，CPU只访问片外ROM并执行片外程序存储器中的指令，而不管是否有片内程序存储器。

然而需要注意的是，如果保密位LB1被编程，则复位时在内部会锁存EA端的状态。

当EA端保持高电平（接Vcc端）时，CPU则执行内部程序存储器中的程序。

在Flash ROM编程期间，该引脚也用于施加12V的编程允许电源Vpp（如果选用12V编程）。

输入/输出端口P0、P1、P2和P3：P0端口（P0.0-P0.7,39-32脚）P0口是一个漏极开路的8位准双向I/O端口。

它作为漏极开路的输出端口，每位能驱动8个LS型TTL负载。

当P0口作为输入口使用时，应先向口锁存器（地址80H）写入全1，此时P0口的全部引脚浮空，可作为高阻抗输入。

作输入口使用时要先写1，这就是准双向的含义。

在CPU访问片外存储器（89C51/S51片外EPROM或RAM）时，P0口分时提供低8位地址和8位数据的复位总线。

在此期间，P0口内部上拉电阻有效。

P1端口（P1.0-P1.7）：P1口是一个内部提供上拉电阻的8位双向I/O口。

P1口输出缓冲器可驱动4个TTL输入。

对端口写1时，通过内部的上拉电阻把端口拉到高电位，这时可用作输入口。

P1作输入口使用时，因为有内部的上拉电阻，那些被外部信号拉低的引脚会输出一个电流。

由于它的内部有一个上拉电阻，所以连接外围负载时不需要外接上拉电阻。

P2端口（P2.0-P2.7）：P2是一个带有内部上拉电阻的8位双向I/O端口。

P2输出缓冲器可驱动4个TTL输入。

当P2口被写“1”时，通过内部上拉电阻拉高，且作为输入口。

P2作为输入口使用时，由于内部有一个上拉电阻，那些被外部信号拉低的引脚会输出一个电流。

在访问外部程序存储器或16位地址外部数据存储器时，P2送出高8位地址。

在访问8位地址的外部数据存储器时，P2引脚上的内容在整个访问期间不会改变。

P3端口（P3.0-P3.7）：P3是一个带内部上拉电阻的8位双向I/O端口。

其输出缓冲器可驱动4个TTL输入。

对端口写1时，通过内部的上拉电阻把端口拉到高电位，这时可用作输入口。

P3作输入口使用时，因为有内部的上拉电阻，那些被外部信号拉低的引脚会输出一个电流。

P3端口引脚与复用功能表存储器从物理结构上分为程序存储器空间和数据存储器空间,共四个存储空间：片内程序存储器、片外程序存储器、片内数据存储器、片外数据存储器。

从用户的角度分三个逻辑空间：片内、片外统一编址0000H～FFFFH的64KB程序存储器地址空间（使用16位地址）; 64KB 片外数据存储器地址空间, 地址也在0000H～FFFFH（使用16位地址）范围内编址;256字节数据存储器地址空间（00H～FFH，采用8位地址）。

程序状态字寄存器PSW（D0H）PSW是一个8位特殊功能寄存器，它的各位包含了程序执行后的状态信息，供程序查询或判别之用。

PSW的常用标志位有哪些？ CY（PSW，7）进位标志位 AC（PSW.6）辅助进位标志位或半进位标志位 F0（PSW.5）用户标志位RS1和RS0（PSW.3和PSW.4）工作寄存器组选择控制位OV（PSW.2）溢出标志位PSW。

1为保留位 P（PSW.0）奇偶校验标志位PSW程序状态字RS0、RS1的组合关系堆栈是一种数据结构，按“后进先出”的规则对数据进行写入与读出，数据写入堆栈称为数据压入（PUSH），数据从堆栈中读出称为数据弹出（POP）89C51/S51芯片内部有一个高增益反相放大器，用于构成振荡器。

反相放大器的输入端为XTAL1，输出端为XTAL2，两端跨接石英晶体及两个电容就可以构成稳定的自激振荡器。

电容器C1和C2通常取30pF 左右，可稳定频率并对振荡频率有微调作用。

晶体振荡器的脉冲频率范围为fOSC=0~24 MHz。

节拍与状态周期时钟发生器是一个2分频的触发器电路，它将振荡器的信号频率fOSC除以2，向CPU提供两相时钟信号P1和P2。

时钟信号的周期称为机器状态周期S(STATE)，是振荡周期的2倍。

在每个时钟周期(即机器状态周期S)的前半周期，相位1(P1，节拍1)信号有效，在每个时钟周期的后半周期，相位2(P2，节拍2)信号有效。

每个时钟周期(以后常称状态S)有两个节拍(相)P1和P2，CPU就以两相时钟P1和P2为基本节拍指挥89C51/S51单片机各个部件协调地工作。

振荡周期：晶振的振荡周期，为最小的时序单位。

状态周期：振荡频率经单片机内的二分频器分频后提供给片内CPU的时钟周期。

因此，一个状态周期包含2个振荡周期。

机器周期（MC）：1个机器周期由6个状态周期即12个振荡周期组成，是计算机执行一种基本操作的时间单位。

指令周期：执行一条指令所需的时间。

一个指令周期由1~4个机器周期组成，依据指令不同而不同。

振荡周期=1/fOSC=1/12 MHz=0.0833 μs状态周期=2/fOSC=2/12 MHz=0.167 μs机器周期=12/fOSC=12/12 MHz=1 μs指令周期=（1~4）机器周期=1~4 μsA=00H：表明累加器已被清0。

PSW=00H：表明选寄存器0组为工作寄存器组。

SP=07H：表明堆栈指针指向片内RAM 07H字节单元，根据堆栈操作的先加后压法则，第一个被压入的数据被写入08H单元中。

P0~P3=FFH：表明已向各端口线写入1，此时，各端口既可用于输入，又可用于输出。

IP=×××00000B：表明各个中断源处于低优先级。

IE=0××00000B：表明各个中断均被关断。

TMOD=00H：表明T0，T1均为工作方式0，且运行于定时器状态。

TCON=00H：表明T0，T1均被关断。

SCON=00H：表明串行口处于工作方式0，允许发送，不允许接收。

PCON=00H：表明SMOD=0，波特率不加倍。

复位电路虽然简单，但其作用非常重要。

一个单片机系统能否正常运行，首先要检查是否能复位成功。

初步检查可用示波器探头监视RST 引脚，按下复位键，观察是否有足够幅度的波形输出(瞬时的)，还可以通过改变复位电路阻容值进行实验。

指令：CPU根据人的意图来执行某种操作的命令指令系统：一台计算机所能执行的全部指令集合机器语言：用二进制编码表示，计算机能直接识别和执行的语言汇编语言：用助记符、符号和数字来表示指令的程序语言高级语言：独立于机器的，在编程时不需要对机器结构及其指令系统有深入了解的通用性语言寻址:寻找指令中操作数或操作数所在地址.寻址方式:如何找到存放操作数的地址,把操作数提取出来的方法.寻址方式和所能涉及的寻址空间访问特殊功能寄存器和外数据存储器，应采用那些寻址方式？答： SFR：直接寻址，位寻址，寄存器寻址；片外RAM：寄存器间接寻址中断的定义：当CPU正在处理某件事情的时候，外部发生的某一件事件请求CPU迅速去处理，于是，CPU暂时中止当前的工作，转去处理所发生的事件，中断服务处理完该事件以后，再回到原来被终止的地方，继续原来的工作。

这种过程称为中断。

89C51共有哪些中断源？对其中端请求如何进行控制？答：1(1)INT0:外部中断0请求，低电平有效，通过P3.2引脚输入(2)INT1:外部中断1请求，低电平有效，通过P3.3引脚输入(3)T0：定时器/计数器0溢出中断请求(4)T1：定时器/计数器1溢出中断请求(5)TXD/RXD：串行接口中断请求。

2通过对特殊功能寄存器TCON、SCON、IE、IP 的各位进行置位或复位等操作，可实现各种中断控制功能.什么是中断优先级？中断优先处理的原则是什么？答：中断优先级是CPU相应中断的先后顺序。

原则：（1）先响应优先级高的中断请求，再响应优先级低的（2）如果一个中断请求已经被响应，同级的其它中断请求将被禁止（3）如果同级的多个请求同时出现，则CPU通过内部硬件查询电路，按查询顺序确定应该响应哪个中断请求查询顺序：外部中断0→定时器0中断→外部中断1→定时器1中断→串行接口中断2、试编写一段对中断系统初始化的程序，使之允许INT0，INT1，TO，串行口中断，且使T0中断为高优先级中断。

解：MOV IE,#097HMOV IP,#02H13、89C51单片机有五个中断源，但只能设置两个中断优先级，因此，在中断优先级安排上受到一定的限制。

试问以下几种中断优先顺序的安排（级别由高到低）是否可能：若可能，则应如何设置中断源的中断级别：否则，请简述不可能的理由。