STM32L15x —— 独立看门狗IWDG和窗口看门狗WWDG

Same as STM32F-1
系统外设
独立看门狗(IWDG)
IWDG ——概述
可通过option byte来选择是否使能硬件IWDG功能
更先进的安全功能：
IWDG使用独立的低速时钟LSI作为时钟源，并在主时钟无效时仍然保持运行 一旦使能了IWDG，该功能就不能被禁
止(LSI也不能被停止)
安全的刷新修改序列
由于IWDG模块属于VDD供电域，因此即使在停止和待机模式下，仍然保持功能
(IWDG的复位信号能将芯片从待机模式
下唤醒)
防止IWDG复位信号产生：在计数器自减到0之前，向IWDG_KR寄存器写入AAAAh
RCC_CSR寄存器的IWDGRSTF位指示是否产生了IWDG复位事件
使用32KHz的LSI，IWDG复位的最短和最长时间间隔为125us和32.7s
8-bit
PRESCALER
LSI
(38KHz)
12-bit
reload value
12-bit
down counter
Prescaler
Register
Status
Register
Reload
Register
Key
Register
IWDG
Reset VDD voltage domain
VCORE voltage domain
IWDG最适合那些不需要很高精度，但需要独立于主进程之外的独立看门狗的应用
Same as STM32F-1
系统外设
窗口看门狗(WWDG)
WWDG ——概述
可配置的时间窗口，应用程序需要在一个有限的时间窗口内刷新自减计数器
有条件的复位： 当窗口看门狗使能，并且自减计数器小于40h(T6=0)时，产生复位
当窗口看门狗使能，并且在自减计数器达到窗口寄存器数值之前更新了自减计数器，产生复位
防止窗口看门狗复位信号产生：定期的，在自减计数器数值小于窗口范围(W[6:0])时，写T[6:0](其中T6位写1)
早期唤醒中断(EWI)：当自减计数器达到40h 时产生中断Î此中断可用于重载自减计数器 RCC_CSR 的WWDGRSTF 位指示是否发生了WWDG 复位事件
使用32MHz 的PCLK1时钟时，WWDG 的最短和最长复位时间间隔分别是128us 和65.54ms
WWDG最适合那些需要精准时间控制的看门狗的应用
Refresh
not allowed Refresh Window
T[6:0] CNT down counter
time
W[6:0]
3Fh
T6 bit
Reset
CM P
W0
W1
W2
W3
W4
W5
W6
-T0
T1
T2
T3
T4
T5
T6
WDGA
WWDG_CR WWDG_CFR PRESCALER (WDGTB)
6-Bit Down Counter
PCLK1
(up to 32MHz)
Write WWDG_CR
comparator = 1 when
T6:0 > W6:0
WWDG Reset。