基于USB接口的TTPC总线采集卡设计与实现
合集下载
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
协议在数据链路层定义了四种类型的数据帧：初始化 I 帧、 正常 N 帧、冷启动帧和 X 帧。各种帧含义可详细查询 SAE AS6003 标准协议。本文设计的采集卡将严格对 TTP/C 总线 上的各种类型数据进行采集，并实时记录各个帧间隔。TTP/C 采集卡的接入示意如图 1 所示。
像对待普通的 FIFO 一样对 CY7C68013A 的多层缓冲 FIFO 进行读写。
本文设计 USB 芯片工作在 Slave FIFO 模式，内部 CPU 不 介人 USB 的数据传输，USB 芯片提供片选信号、握手信号(空、 满)、读和写选通信号、输出使能等。USB 芯片与 FPGA 之间 的硬件连接方式如图 2 所示。
图 2 Slave FIFO 接口示意图 图中，Slave FIFO 接口采用外部时钟信号，即通过 IFCLK 引脚输入时钟，频率 48MHz。FLAGA、FLAGB、FLAGC 这 3 个引脚用来报告内部的 FIFO 状态，分别用来表示 FIFO 的空、 满信号。FIFOADR[1:0]用来选择内部 FIFO，FD[15:0]数据总 线宽度。 2.1 硬件设计 基于 CY7C68013A 芯片 Slave FIFO 接口模式的硬件设 计如图 3 所示，包括：电源电路、复位电路、时钟(晶振)电路、 FPGA 电路、USB 接口（CY7C68013A）电路、RS485 收发器电 路等。
１２４
图 3 采集卡设计框图
信息通信
各功能模块的主要功能如下： （1）电源电路：为采集卡各个芯片提供电源，包括：3.3V、1.0V 和 1.8V 等电平； （2）复位电路：采用 MAX706 复位芯片，对整板进行复位 处理，复位来源包括：FPGA 加载完成信号和手动复位信号； （3）时钟电路：采用 24MHz 晶振提供给 USB 芯片 CY7C68013A 时钟源，FPGA 电路采用 USB 芯片 CLKOUT 作为输入，并再反 馈提供给 Slave FIFO 接口使用； （4）FPGA 电路：主要实现 TTP/C 总线信号的曼彻斯特解 码、帧存储、Slave FIFO 接口实现、采集功能设置等功能； （5）USB 接口：采用 CY7C68013A 芯片作为接口芯片，实 现 FPGA 与主机的通信。接口通信模式采用 Slave FIFO 方式， 内部 8051 处理器不参与通信过程； （6）RS485 收发器：实现 TTP/C 总线的 RS485 接口物理层 功能。 2.2 软件设计 软件设计主要包括 2 个部分：USB 固件、驱动程序和上层 应用程序。 2.2.1 固件设计 本设计中固件主要功能是：通过配置相关寄存器，实现接 口芯片完成预期的设备功能。为简化复杂的固件编写，采用 FX2 固件典型架构进行编写。主要配置内容有： 采用 EP2 作为 TTP/C 总线通道 A 的帧采集输入；采用 EP6 作为 TTP/C 总线通道 B 的帧采集输入；采用 EP8 作为采集卡的采集配置， 包括：速度、通道选择等。 时钟配置 48MHz，Slave FIFO 工 作模式等。 依据固件典型配置架构，主要修改工程中的 Slave.c 文件 中的 TD_init 函数，其他文件不变。具体配置信息，见表 1 所 示。
经验。
关键词：TTP；USB；CY7C68013A；采集
中图分类号：TP274
文献标识码：A
文章编号：1673-1131（2019）01-0124-02
TTP/C 总线协议是一种基于时间触发架构定义的余度、分 布式、硬实时容错总线规范[2]，其中Ｃ是指协议满足 SAE（Society of Automotive Engineers，美国汽车工程师协会）的Ｃ类标 准。该协议的主要目标是为：提高总线传输确定性，简化分布 式系统设计、测试和集成，进而降低开发周期成本。目前，TTP/ C 已经在国外最新一代的航空产品中得到了应用，而在国内还 未见 TTP/C 总线应用于工程项目的报道。
为了将 TTP/C 总线在成功应用于航空电子系统[3]，需要进 行大量的模拟仿真实验，来确保总线的稳定性、安全性和可靠 性。目前，国内对 TTP/C 总线测试设备的研发尚属于起步阶 段，无相关产品。USB2.0 接口作为一种最常见的接口通信协 议，本文提出了基于该接口的 TTP/C 总线测试设备，分别从设 计原理、软硬件设计等方面进行了阐述，并实际通过 TTP/C 总 线验证平台进行了功能、性能验证。
佳选择之一。针对 TTP/C 总线设计出一款基于 USB2.0 接口的采集卡及协议解析和数据统计软件，为 TTP 总线的性
能评估和系统级验证提供了方法和依据。通过在 TTP/C 总线仿真验证平台中的实测结果, 证明了该采集卡具有灵活
性强、测试精度高、实时性强等特点，完全满足 TTP/C 总线监控需求，为相关测试系统的研制提供了设计思路和实践
２０１９ 年第 １ 期 （总第 １９３ 期）
信息通信
INFORMATION & COMMUNICATIONS
２０１９ （Ｓｕｍ． Ｎｏ １９３）
基于 USB 接口的 TTP/C 总线采集卡设计与实现
何向栋，陈长胜，于 峰 （中航工业来自安航空计算技术研究所，陕西 西安 710065）
摘要：TTP/C [1] 总线 以其实时 性、时态 完整性、容错特 性和冗余 可靠性等 优点，成 为新一代 航空电子 领域机载 总线的最
图 1 TTP/C 总线采集卡连接示意图
2 设计实现
CYPRESS 公司的 USB 芯片 CY7C68013A 具有低功耗、 高度集成的 USB 2.0 的微控制器。该型接口芯片支持两种接 口方式：GPIF(通用可编程接口)和 Slave FIFO（8 位或 16 位数 据总线）。其中，Slave FIFO 方式是从机方式，外部控制器可以
1 设计原理
TTP/C 总线采用广播方式通信，由包括 n 个节点连接到两 个冗余通道上的总线构成，两个冗余通道被称为通道 A 和通 道 B，每一个通道都包含一条 TTP 总线。
如图１所示的每个节点都包括一个 TTP/C 协议控制器和 主机，它们之间通过 CN（I Communication Net Interface，通信网 络接口）实现通信。
像对待普通的 FIFO 一样对 CY7C68013A 的多层缓冲 FIFO 进行读写。
本文设计 USB 芯片工作在 Slave FIFO 模式，内部 CPU 不 介人 USB 的数据传输，USB 芯片提供片选信号、握手信号(空、 满)、读和写选通信号、输出使能等。USB 芯片与 FPGA 之间 的硬件连接方式如图 2 所示。
图 2 Slave FIFO 接口示意图 图中，Slave FIFO 接口采用外部时钟信号，即通过 IFCLK 引脚输入时钟，频率 48MHz。FLAGA、FLAGB、FLAGC 这 3 个引脚用来报告内部的 FIFO 状态，分别用来表示 FIFO 的空、 满信号。FIFOADR[1:0]用来选择内部 FIFO，FD[15:0]数据总 线宽度。 2.1 硬件设计 基于 CY7C68013A 芯片 Slave FIFO 接口模式的硬件设 计如图 3 所示，包括：电源电路、复位电路、时钟(晶振)电路、 FPGA 电路、USB 接口（CY7C68013A）电路、RS485 收发器电 路等。
１２４
图 3 采集卡设计框图
信息通信
各功能模块的主要功能如下： （1）电源电路：为采集卡各个芯片提供电源，包括：3.3V、1.0V 和 1.8V 等电平； （2）复位电路：采用 MAX706 复位芯片，对整板进行复位 处理，复位来源包括：FPGA 加载完成信号和手动复位信号； （3）时钟电路：采用 24MHz 晶振提供给 USB 芯片 CY7C68013A 时钟源，FPGA 电路采用 USB 芯片 CLKOUT 作为输入，并再反 馈提供给 Slave FIFO 接口使用； （4）FPGA 电路：主要实现 TTP/C 总线信号的曼彻斯特解 码、帧存储、Slave FIFO 接口实现、采集功能设置等功能； （5）USB 接口：采用 CY7C68013A 芯片作为接口芯片，实 现 FPGA 与主机的通信。接口通信模式采用 Slave FIFO 方式， 内部 8051 处理器不参与通信过程； （6）RS485 收发器：实现 TTP/C 总线的 RS485 接口物理层 功能。 2.2 软件设计 软件设计主要包括 2 个部分：USB 固件、驱动程序和上层 应用程序。 2.2.1 固件设计 本设计中固件主要功能是：通过配置相关寄存器，实现接 口芯片完成预期的设备功能。为简化复杂的固件编写，采用 FX2 固件典型架构进行编写。主要配置内容有： 采用 EP2 作为 TTP/C 总线通道 A 的帧采集输入；采用 EP6 作为 TTP/C 总线通道 B 的帧采集输入；采用 EP8 作为采集卡的采集配置， 包括：速度、通道选择等。 时钟配置 48MHz，Slave FIFO 工 作模式等。 依据固件典型配置架构，主要修改工程中的 Slave.c 文件 中的 TD_init 函数，其他文件不变。具体配置信息，见表 1 所 示。
经验。
关键词：TTP；USB；CY7C68013A；采集
中图分类号：TP274
文献标识码：A
文章编号：1673-1131（2019）01-0124-02
TTP/C 总线协议是一种基于时间触发架构定义的余度、分 布式、硬实时容错总线规范[2]，其中Ｃ是指协议满足 SAE（Society of Automotive Engineers，美国汽车工程师协会）的Ｃ类标 准。该协议的主要目标是为：提高总线传输确定性，简化分布 式系统设计、测试和集成，进而降低开发周期成本。目前，TTP/ C 已经在国外最新一代的航空产品中得到了应用，而在国内还 未见 TTP/C 总线应用于工程项目的报道。
为了将 TTP/C 总线在成功应用于航空电子系统[3]，需要进 行大量的模拟仿真实验，来确保总线的稳定性、安全性和可靠 性。目前，国内对 TTP/C 总线测试设备的研发尚属于起步阶 段，无相关产品。USB2.0 接口作为一种最常见的接口通信协 议，本文提出了基于该接口的 TTP/C 总线测试设备，分别从设 计原理、软硬件设计等方面进行了阐述，并实际通过 TTP/C 总 线验证平台进行了功能、性能验证。
佳选择之一。针对 TTP/C 总线设计出一款基于 USB2.0 接口的采集卡及协议解析和数据统计软件，为 TTP 总线的性
能评估和系统级验证提供了方法和依据。通过在 TTP/C 总线仿真验证平台中的实测结果, 证明了该采集卡具有灵活
性强、测试精度高、实时性强等特点，完全满足 TTP/C 总线监控需求，为相关测试系统的研制提供了设计思路和实践
２０１９ 年第 １ 期 （总第 １９３ 期）
信息通信
INFORMATION & COMMUNICATIONS
２０１９ （Ｓｕｍ． Ｎｏ １９３）
基于 USB 接口的 TTP/C 总线采集卡设计与实现
何向栋，陈长胜，于 峰 （中航工业来自安航空计算技术研究所，陕西 西安 710065）
摘要：TTP/C [1] 总线 以其实时 性、时态 完整性、容错特 性和冗余 可靠性等 优点，成 为新一代 航空电子 领域机载 总线的最
图 1 TTP/C 总线采集卡连接示意图
2 设计实现
CYPRESS 公司的 USB 芯片 CY7C68013A 具有低功耗、 高度集成的 USB 2.0 的微控制器。该型接口芯片支持两种接 口方式：GPIF(通用可编程接口)和 Slave FIFO（8 位或 16 位数 据总线）。其中，Slave FIFO 方式是从机方式，外部控制器可以
1 设计原理
TTP/C 总线采用广播方式通信，由包括 n 个节点连接到两 个冗余通道上的总线构成，两个冗余通道被称为通道 A 和通 道 B，每一个通道都包含一条 TTP 总线。
如图１所示的每个节点都包括一个 TTP/C 协议控制器和 主机，它们之间通过 CN（I Communication Net Interface，通信网 络接口）实现通信。