南华大学数字逻辑4个实验

实验一 半加器、全加器构成及测试
一．实验目的
1． 掌握组合逻辑电路的分析和设计方法 2． 了解半加器、全加器的实现方法。

3． 掌握半加器、全加器的功能。

二．实验所用器件和仪表
1． 二输入四异或门74LS86 1片 2． 二输入四与非门74LS00 1片 3． 74LS20、74LS04 各1片 4． 74LS138译码器 1片 5． 74LS153选择器 1片 6． 数字逻辑实验箱 1台
三．实验内容
1．半加器设计及功能验证。

2．全加器设计及功能验证。

3．由译码器构成的全加器设计及功能验证 4．由选择器构成的全加器设计及功能验证
四．实验提示
1． 对与非门而言，如果一个与非门中的一条或几条输入引脚不被使用，则需将它们接高电
平；如果一个与门不被使用，则需将此与门的至少一条输入引脚接低电平。

2． 半加器：
)
(B A B A Co B A B A B A S ∙=∙=⊗=∙+∙=
3．全加器
∑∑=∙∙∙⊕=∙+∙⊕=∙+∙+∙==⊗⊗=∙∙+∙∙+∙∙+∙∙=)
7,6,5,3())(()()7,4,2,1(m B A C B A B A C B A Ci B Ci A B A Co m Ci B A Ci B A Ci B A Ci B A Ci B A S
五．实验接线图、真值表和逻辑表达式
1．实验内容1
表7-1 半加器真值表
(1) 根据半加器的功能得出半加器的真值表，如表7-1所示。

(2) 根据半加器的真值表，得出半加器的逻辑表达式。

)
(B A B A Co B A B A B A S ∙=∙=⊗=∙+∙=
(3) 根据半加器的逻辑表达式，绘出半加器的逻辑图如图7-1所示。

图7-1
(4) 按图7-1接线，验证半加器的功能。

图7-1是用1片74LS86和1片74LS00及1片六反相器74LS04组成的半加器接线图。

图中K1、K2是电平开关输出，L1、L2是电平指示灯。

2．实验内容2
(1) 根据全加器的功能得出全加器的真值表，如表7-2所示。

表7-2 全加器真值表
(2) 根据全加器的真值表，得出全加器的逻辑表达式。

∑∑=∙∙∙⊕=∙+∙⊕=∙+∙+∙==⊗⊗=∙∙+∙∙+∙∙+∙∙=)
7,6,5,3())(()()7,4,2,1(m B A C B A B A C B A Ci B Ci A B A Co m Ci B A Ci B A Ci B A Ci B A Ci B A S
(3) 根据全加器的逻辑表达式，绘出全加器的逻辑图如图7-2所示。

图7-2
(4) 按图7-2接线，验证全加器的功能。

图中A 、B 、Ci 接电平开关输出K1、K2、K3，S 、Co 接电平指示灯L1、L2。

3． 根据全加器的逻辑表达式，可得由译码器实现全加器的接线图如图7-3所示。

7
653)7,6,5,3(7421)7,4,2,1(m m m m m Co m m m m m S ∙∙∙==∙∙∙==∑∑
图7-3
图中A 、B 、Ci 接电平开关输出K1、K2、K3，S 、Co 接电平指示灯L1、L2。

4．根据全加器的真值表，可得由选择器实现全加器的接线图如图7-4所示。

表7-3 全加器真值表
图7-4
图中A、B、Ci接电平开关输出K1、K2、K3，S、Co接电平指示灯L1、L2。

实验二数据选择器和译码器
一．实验目的
1．熟悉数据选择器的逻辑功能。

2．熟悉译码器的逻辑功能。

二．实验所用器件和仪表
1．双4选1数据选择器74LS153 1片
2．3-8线译码器74LS138 1片
3．8输入与非门74LS30 1片
4．示波器1台
1．数字逻辑实验箱1台
三．实验内容
1．测试74LS153中一个4选1数据选择器的逻辑功能。

4个数据输入引脚I0A、I1A、I2A、I3A分别接实验台上的5MHz、1MHz、500KHz、100KHz 脉冲源。

变化数据选择引脚S0、S1和使能引脚EA的电平，产生8种不同的组合。

观察每种组合下数据选择器的输出波形。

2．测试74LS138中3-8译码器的逻辑功能。

8个译码输出引脚Y0-Y7接电平指示灯。

改变引脚K1-K6的电平，产生64种组合。

观察并记录指示灯的显示状态。

3．分别用选择器74LS153和译码器74LS138实现逻辑函数F=AB+C’。

四．实验接线图及实验结果
1．74LS153实验接线图和74LS153真值表
图5-1 74LS153实验接线图
图5-1中，K1、K2、K3是电平开关输出。

表5-1 74LS153真值表
2．74LS138实验接线图和74LS138真值表
图5-2 74LS138实验接线图
表5-2 74LS138真值表
图5-2中，K1-K6是电平开关输出，L0-L7是电平指示灯。

3．74LS138和74LS153中，引脚E用于控制输出。

在74LS153中，当E为高电平时，禁止输出，输出为低电平；当E为低电平时，允许输出，由数据选择端B、A决定，I0、I1、I2、I3中的哪路数据送往数据输出端Z。

在74LS138中，当E1为高电平或E2为高电平或E3为低电平时，禁止输出，所有输出Y0-Y7为高电平；当E1为低电平且E2为低电平且E3为高电平时，允许输出，由数据选择端C、B、A决定，输出Y0、Y1、Y2、Y3、Y4、Y5、Y6、Y7中的哪路数据为低电平。

4．分别用选择器74LS153和译码器74LS138实现逻辑函数F=AB’+C。

函数F的真值表如表5-3。

表5-3
通过表5-3可得到分别用选择器74LS153和译码器
74LS138实现逻辑函数的电路图如图5-3。

按图5-3连线，验证线路的正确性。

实验三 寄 存 器
一． 实验目的
1．掌握中规模4位双向移位寄存器逻辑功能及使用方法。

2．熟悉移位寄存器的应用，如实现数据的串、并行转换和构成环形计数器等。

二． 实验设备与器件
1．示波器 1台 2．74LS0O 、74LS30 各1片 3．74LS194 2片 4．数字逻辑实验箱
1台
三． 实验内容
移位寄存器用途很广，可构成移位寄存器型计数器、顺序脉冲发生器、串行累加器、串／并转换和并／串转换等。

本实验研究移位寄存器用做环形计数器和数据的串、并行转换。

主要完成以下内容：
1．参照74LS194的逻辑功能表逐项测试74LS194的逻辑功能，观察寄存器状态变化所对应的脉冲边沿。

2．实现数据的串／并和并/串转换 (1)并串转换
按图12-4接线，进行右移并行输入——串行输出实验，并行输入的数码自定。

再用左移方式实现并行输入、串行输出。

自拟表格记录之。

(2)串并转换
按图12-3接线，进行右移串行输入——并行输出实验，串入的数码自定。

再用左移方式实现串行输入、并行输出。

自拟表格记录之。

3．环形计数器
自拟实验线路，用并行送数法预置寄存器为某组二进制数码(如1110)，然后进行循环右移操作，观察寄存器输出端状态的变化，列表逐项进行测试。

四．实验原理、实验提示及实验接线图
1．74LS194功能测试
移位寄存器是一个具有移位功能的寄存器，寄存器中
所存的代码能够在移位脉冲的作用下依次左移或右移。

既
能左移又能右移的称为双向移位寄存器，改变左、右移的控制信号便可实现双向移位。

根据移位寄存器存取信息的
方式不同分为：串入串出、串入并出、并入串出、并入并出几种形式。

本实验选用的4位双向通用移位寄存器74LSl94或40194，两者功能相同，可互换使用。

74LS194的逻辑符号及引脚如图12-1所示，功能表如表表12-1所示。

表12-1 74LS194逻辑功能表
图12-1 74LS194的逻辑符号
P0、P1、P2、P3是并行数据输入端；Q0、Q1、Q2、Q3是并行数据输出端；DSR是右移串行数据输入端；DSL是左移串行数据输入端：s0、s1是工作模式控制端；MR*是直接无条件清零(复位)端；CLK是时钟脉冲输入端。

74LSl94有并行送数寄存、右移(方向由Q0至Q3)、左移(方向由Q3至Q0)、保持及清零等五种不同工作模式。

S1、S0和MR*端的控制作用及逻辑功能见表12-1所示。

按图12-2接线，并参照74LS194的逻辑功能表逐项测试74LS194的逻辑功能，观察寄存器状态变化所对应的脉冲边沿。

图12-2 74LS194的逻辑功能测试
2．实现数据串、并行转换
(1)串行/并行转换器
串行／并行转换是指将串行输入的数据，经转换电路后变换成并行数据输出。

图12-3所示电路是用两片74LSl94双向移位寄存器组成的7位串行/并行数据转换电路。

电路中S0端接高电平“l”，S1受Q7控制，两片寄存器连接成串行输入右移工作模式。

Q7(第2片的Q3)是转换结束标志。

当Q7=1时，S1为0，S1S0＝01使电路处于右移工作方式，当Q7＝0时，S1＝1，有S1S0＝ll，表示串行送数结束，标志着串行输入数据己转换成并行输出数据。

图12-3 7位串行/并行数据转换电路
串行／并行转换的具体过程如下：
转换开始前MR*端加低电平，使片(1)和片(2)两寄存器被清0，此时S1S0＝11，寄存器执行并行输入工作方式。

当第一个CLK脉冲到来后，寄存器的输出状态Q0—Q7被预置为0lllllll，与此同时S1S0变为01，转换电路变为执行串入右移工作方式，串行输入数据由片(1)的DIR端加入。

随着CLK脉冲的依次加入，输出状态的变化如表12-2所示。

表12-2
由表12-2可见，右移操作七次之后，Q7变为O，S1S0变为11，说明串行输入结束。

这时，串行输入的数据已经转换成了并行数据，从Q0—Q6端输出。

(2)并行串行转换器
并行/串行转换器是指并行输入的数据经转换电路后，转换成串行输出。

7位并行/串行转换器电路如图12-4所示。

图12-4 7位并行
/串行数据转换电路。

并行／串行转换器电路中的寄存器清0后，当启动转换负脉冲到来时，由于方式控制S1S0=11，转换电路执行并行输入操作。

当第一个CLK 脉冲到来后，Q0Q1Q2Q3Q4Q5Q6Q7的状态被预置为D0DlD2D3D4D5D6D7并行输入数据存入寄存器，同时使得门G1输出为1，门G2输出为0，S1S0变为0l ，转换电路开始执行右移串行操作，随着CLK 脉冲的依次加入，输出状态依次右移，待右移操作七次后，Q0—Q6的状态都为高电平l ，门G1输出为低电平，G2输出为高电平1，S1S0变为11，表示并/串转换结束。

3．环形计数器
把移位寄存器的末级触发器的Q 输出反馈到它的串行输入端，就可以构成环形计数器。

例如，把74LS194的输出端Q3与右移串行输入端DSR 相连接，并将工作模式控制端S1，S0接O 、1电平，如图12-5所示，就构成4位环形计数器。

设初始状态Q0Q1Q2Q3=1000，则在时钟脉冲作用下Q0Q1Q2Q3的状态变化如图12-6所示，可见它是一个模值为4的计数器。

图12-5所示电路的各个输出端的输出波形是在时间上有先后顺序的脉冲，因此也可作为顺序脉冲发生器。

图12-5 图12-6
如果将输出Q0与左移串行输入端DSL相连接，工作模式控制端S1，S0接1、0电平，可得到左移工作状态下的环形计数器电路。

实验四触发器
一．实验目的
1．掌握RS触发器、D触发器、JK触发器的工作原理。

2．学会正确使用RS触发器、D触发器、JK触发器。

二．实验所用器件和仪表
1．四2输入正与非门74LS00 1片
2．双D触发器74LS74、双JK触发器74LS73 各1片
3．双JK触发器74LS73 1片
4．数字逻辑实验箱1台
三．实验内容
1．用74LS00构成一个RS触发器。

/R、/S端接电平开关输出，Q、/Q端接电平指示灯。

改变/R、/S的电平，观察并记录Q、/Q的值。

2．双D触发器74LS74中一个触发器功能测试。

（1）将CD（复位）、SD（置位）引脚接实验台电平开关输出，Q、/Q引脚接电平指示灯，改变CD、SD的电平，观察并记录Q、/Q的值。

（2）在（1）的基础上，；置CD、SD引脚为高电平，D（数据）引脚接电平开关输出，CLK （时钟）引脚接单脉冲。

在D为高电平和低电平的情况，分别按单脉冲按钮，观察Q、/Q 的值，记录下来。

（3）在（1）的基础上，将D引脚接1MHz脉冲源，CLK引脚接10MHz脉冲源。

用双踪示波器同时观察D端和CLK端，记录波形；同时观察D端、Q端，记录波形。

分析原因。

3．制定双JK触发器74LS73中一个触发器的功能测试方案。

注意：74LS73引脚11是GND，引脚4是Vcc。

四．实验接线图、测试步骤及测试结果
1．实验1的接线图、测试步骤、测试结果
图9-1 RS触发器测试接线图
图9-1是RS触发器接线图。

图中，K1、K2是电平开关输出，L1、L2是电平指示灯。

按以下步骤测试RS触发器，并记录：
（1）/R=0，/S=1，测得/Q=？，Q=？。

（2）/R=1，/S=1，测得/Q=？，Q=？。

（3）/R=1，/S=0，测得/Q=？，Q=？。

（4）/R=1，/S=1，测得/Q=？，Q=？。

（5）/R=0，/S=0，测得/Q=？，Q=？。

注意：时序电路的值与测试顺序有关。

根据测试结果，验证RS触发器的真值表是否如表9-1所示：
表9-1 RS触发器功能表
根据触发器的定义，/Q和Q应互补，因此/R=0，/S=0是非法状态。

2．实验2的接线图、测试步骤、测试结果
图9-2 74LS74测试图1 图9-3 74LS74测试图2 图9-2和图9-3是测试D触发器的接线图，K1、K2、K3是电平开关输出，L1、L2是电平指示灯，AK1是按单脉冲按钮AK1后产生的宽单脉冲，1MHz、10MHz是时钟脉冲源。

按以下步骤测试D触发器，并记录：
（1）CD=0，SD=1，测得/Q=？，Q=？。

（2）CD=1，SD=1，测得/Q=？，Q=？。

（3）CD=1，SD=0，测得/Q=？，Q=？。

（4）CD=1，SD=1，测得/Q=？，Q=？。

（5）CD=0，SD=0，测得/Q=？，Q=？。

（6）CD=1，SD=1，D=1，CLK接单脉冲，按单脉冲按钮，测得/Q=？，Q=？。

（7）CD=1，SD=1，D=0，CLK接单脉冲，按单脉冲按钮，测得/Q=？，Q=？。

（8）CD=1，SD=1，D接1MHz脉冲，CLK接10MHz，测出D端、Q端波形，其波形应如图9-4所示。

图9-4 D触发器D端、Q端波形图
（9）在示波器上同时观察Q、CK的波形，观察到的波形是否只在CLK的上升沿才发生变化。

（10）根据上述测试，验证D触发器的功能表是否如表9-2所示。

表9-2 D触发器74LS74功能表
3．双JK触发器74LS73中一个触发器的功能测试方案
（1）74LS73功能测试接线图如下：
图9-5 74LS73测试图1 图9-6 74LS73测试图2 K1、K2、K3是电平开关输出，L1、L2是电平指示灯，AK1是按单脉冲按钮AK1后产生的宽单脉冲，10MHz是时钟脉冲源。

74LS73引脚 4接+5V，引脚11接地。

按以下步骤测试JK触发器，并记录：
（2）CD=0，测得/Q=？，Q=？。

（3）CD=1，J=0，K=0，按单脉冲按钮AK1，测得/Q=？，Q=？。

（4）CD=1，J=1，L=0，按单脉冲按钮AK1，测得/Q=？，Q=？。

（5）CD=1，J=0，K=0，按单脉冲按钮AK1，测得/Q=？，Q=？。

（6）CD=1，J=0，K=1，按单脉冲按钮AK1，测得/Q=？，Q=？。

（7）CD=1，J=0，K=1，按单脉冲按钮AK1，测得/Q=？，Q=？。

（8）CD=1，J=1，K=1，按单脉冲按钮AK1，测得//Q=？，Q=？；再按单脉冲按钮AK1，测得/Q=？，Q=？。

（9）CD=1，J=1，K=1，CK接10MHz，用示波器同时观察CK和Q的波形，其波形应如图9-7所示。

图9-7 74LS73 J=1、K=1波形
（10）根据以上的测试，验证74LS73功能表是否如表9-3所示
表9-3 JK触发器74LS73功能表。