数字电子技术典型题选

数字电⼦技术典型题选
数字电⼦技术典型题选
⼀、填空题
1．在数字电路中，逻辑变量的值只有个值，即和。

2．在逻辑函数的化简中，合并最⼩项的个数必须是2n 个。

3．组合逻辑电路的输出仅取决于该电路当前的输⼊信号,与电路原来的状态。

4．TTL三态门的输出有三种状态：⾼电平、低电平和⾼阻态状态。

5．基本的逻辑关系有，，。

6．组成计数器的各个触发器的状态，能在时钟信号到达时同时翻转，它属于同步计数器。

7. A/D转换器的转换过程包括，，，四个步骤。

8．施密特触发器有 2 个稳定状态.，单稳态触发器有 1 个稳定状态.，多谐振荡器有0 个稳定状态。

9．随机存储器RAM的电路结构主要由、和三部分组成。

为构成4096×8的RAM，需要⽚1024×4的RAM芯⽚，并需要⽤位地址码以完成寻址操作。

10. 8位移位寄存器，串⾏输⼊时经个CP脉冲后，将得到8位数据的并⾏输出；欲将其串
⾏输出，需经个CP脉冲后，数码才能全部输出。

11．(93)10= ( ) 16= ( ) 8= ( ) 2 。

12．寻址1M×16的内存单元需要⽤根地址线，根数据线。

13．RS触发器的特性⽅程为，其约束条件为。

14. D触发器的特性⽅程T触发器的特性⽅程。

15．正逻辑中，⾼电平表⽰，低电平表⽰。

16．时序逻辑电路通常由和两部分组成。

17．共阴极的LED数码管应与输出电平有效的显⽰译码器匹配。

18.共阳极的LED数码管应与输出电平有效的显⽰译码器匹配。

19．某逻辑函数F的卡诺图如图所⽰，则F= 。

20.单稳态触发器的特点是电路有⼀个和⼀个。

21.“逻辑相邻”是指两个最⼩项因⼦不同，⽽其余因⼦。

22..在数字系统中，所有的运算都可以分解成和两种操作。

23..TTL电路如图,则F1= F2=
F3=
24. CMOS电路的阈值电压为。

25. 现场可编程门阵列FPGA 主要由IOB CLB 互连资源和SRAM组成。

25. A/D转换过程包括，，，等步骤。

27. 电路如图,则F1= F2=
F3=
=+，则它的对偶式为。

28．若Y AB CD
29．单稳态触发器的特点是电路有⼀个态和⼀个态。

30．时序逻辑电路通常由和两部分组成。

31．数字电路在稳态时，电⼦器件(如⼆极管，三极管)处于开关状态，即⼯作在
区和区。

32．某逻辑函数F的卡诺图如图所⽰，则F= 。

33. 设计⼀个8分频电路，⾄少需要个触发器。

34. 现场可编程门阵列FPGA芯⽚的主要供应⼚商有、和
LATTICE等。

35对13个信号进⾏编码时，需要使⽤的⼆进制代码的位数为位。

36，JK触发器实现D触发器的功能时，应该使J= ，K= 。

37下图所⽰波形是⼀个进制计数器的波形图。

38如果TTL的输⼊端开路，相当于接⼊(⾼电平，低电平)。

39描述时序逻辑电路的三个⽅程分别是、和
40欲对15个符号进⾏⼆进制编码，⾄少需要位⼆进制数；
41分别写出图（a）、（b）、（c）所⽰电路中的输出函数表达式：
Y1=__________________________、Y2=______________________________、
Y3=_____________________ ______
JK触发器的特性⽅程为_____ _______，D触发器的特性⽅程为__________
42. 74HC153为四选⼀数据选择器，Z=______ ;
43．化简逻辑函数的⽅法，常⽤的有公式和卡诺图。

44.已知函数，反函数= （A+/B）*/（/A+C），对偶式Y ’= （/A+B）*/（A+/C）。

45．四位双向移位寄存器74LS194A的功能表如下，要实现保持功能，应使RD= ；S1= , S0= ，当RD=1；S1=1, S0=0时，电路实现功能。

46．若要构成七进制计数器，最少⽤个触发器，它有个⽆效状态。

47．在555定时器组成的施密特触发器、单稳态触发器和多谐振荡器三种电路中，电路能⾃动产⽣脉冲信号，其脉冲周期T ≈。

48. ⽤555定时器组成的三种应⽤电路如图所⽰，其中图（a ）、（b ）、（c ）分别对应的电路名称是（a ），（b ）
，（c ）
49．欲对160个符号进⾏⼆进制编码，⾄少需要位⼆进制数；16路数据分配器，其地址
输⼊端有个；2n 选1的MUX ，其地址端有______个，其数据输⼊端有_________个． 50．欲构成可将1kHZ 的脉冲转化为50HZ 的脉冲的分频器，该电路⾄少需要⽤ 5 个触发器；
该电路共有 20 个有效状态。

某计数器的状态转换图如下图所⽰，该计数器为进制法计数，它有个有效状态，该电路（有或⽆）⾃启动能⼒？
51．Ttl 电路如图，分别写出下图（a ）、（b ）、（c ）、（d ）所⽰电路中的输出函数表达式：Y1=n
Q T
Y2= /(AB) ；Y3= /(AB) ； Y4= /(AB)*/(BC) ；
52．如图所⽰电路的逻辑表达式D C B A F +⊕⊕=， F=1时的全部输⼊变量取值组合有 12 个．
53．如下图所⽰的组合逻辑电路中的74138为3线-8线译码器，写出如图所⽰电路中各输出函数的最简与或表达式：F1=
F2=
54.下图是某ROM 存储阵列的点阵图，A3、A2、A1、A0为地址线，D3、D2、D1、D0为数据线。

试分别写出D3、D2、D1关于A3、A2、A1、A0的逻辑表达式。

图中的点‘·’表⽰在⾏线和列线交叉处连接了存储元件。

55写出下图Y0~Y4的表达式
Y4AB CD
Y3ABCD A B C D Y2AC BD
Y1A B Y0C D
'=+''''
=+=+=⊕=e 56. 由四位并⾏进位加法器74LS283如图所⽰，当A=0时，X 3X 2X 1X 0=0111，Y 3Y 2Y 1Y 0=0100，
Z 3Z 2Z 1Z 0=_____________，W=_____________ 。

电路功能为有符号数求和运算（加减运算）：A Co W ⊕=； A A Y X Z +⊕+= A ＝0时： Z ＝X ＋Y ＝1011； W ＝Co ＝0；
⼆、逻辑函数化简与变换：
1. 试求逻辑函数F 的反函数的最简与或式，并⽤与或⾮门实现电路
解：
2．证明下列各逻辑函数式：AC B A C A B A +=++))((
左式=BC A B AC A A +++ =BC A A B A AC )(+++ =)1()1(B AC C B A +++ =AC B A +=右式原式成⽴
3. 将下列逻辑函数化简成最简与或及与⾮-与⾮表达式（答案略）
=+=∑0
)8,6,4,2(D C AB C B A m F
(a )
D
(b )
B C
A F
AC
AB D F ++=
三、组合逻辑电路的分析与设计
1、4选1数据选择器74LS153的功能表达式为：
试写出下图电路输出z 的逻辑函数式。

/A/B+/AC+A/C
四、已知函数C B A C A B A D B BC D AB Y +++++= 1. ⽤卡诺图法化简为最简与-或式； 2. 画出最简与-或式逻辑图； 3. 写出⽤与⾮门实现的逻辑表达式；
五、设计⼀位8421BCD 码的判奇电路，当输⼊码中，1的个数为奇数时，输出为1，否则为0。

（1）画出卡诺图，并写出最简“与－或表达式”；
（2）⽤⼀⽚8选1数据选择器74LS151加若⼲门电路实现，画出电路图。

解：（1）卡诺图：
最简“与－或式”：BCD D C B D C B D C B A D C B A Y ++++=；
（2）电路图：
六、某组合逻辑电路的芯⽚引脚图如题图所⽰。

1．分析题图所⽰电路，写出输出函数F 1、F 2的逻辑表达式，并说明该电路功能。

2．假定⽤四路数据选择器实现题图所⽰电路的逻辑功能，请确定下图所⽰逻辑电路中各数据输⼊端的值，画出完善的逻辑电路图。

解：1．写出电路输出函数F1、F2的逻辑表达式，并说明该电路功能。

该电路实现全减器的功能功能。

2．假定⽤四路数据选择器实现该电路的逻辑功能，请确定给定逻辑电路中各数据输⼊端的值，完善逻辑电路。

七、3线-8线译码器74LS138逻辑功能表达式为
，
，……，
，
，正常⼯作时，S1 =1, S
2
=S3=0。

1、试写出Z1和Z2的
逻辑函数式。

⼋．74HC138为3线-8线⼆进制译码器，利⽤74HC138设计⼀个组合逻辑电路，输出逻辑函数式为：C AB BC A AC Z '''1++= 1. 写出74138输出端Y0’端的表达式： 2. 74138实现Z1的过程； 3. 画出逻辑电路图；
九、⽤3线-8线译码器74LS138芯⽚设计⼀位全加器（全减器），可附加门电路，要求写出真值表、逻辑表达式，画出逻辑电路图。

解：真值表（略）.逻辑表达式如下：
7
4217421Y Y Y Y Y Y Y Y ABC C B A C B A C B A S i
i i i =+++=+++=
7
6537
653Y Y Y Y Y Y Y Y ABC BC A C B A C AB C i
i i i o =+++=+++=
逻辑电路图如下：
减法⾃⾏设计
⼗、D 触发器和JK 触发器组成的逻辑电路及其输⼊端的波形如下图所⽰，试画出Q 1、Q 2端的波形。

设初态为Q 1=Q 2=1。

⼗⼀、试⽤最少的与⾮门设计实现⼀个⼀位⼗进制数（⽤8421BCD 码表⽰）的四舍五⼊电路，当数码⼤于等于5时输出为1，否则输出为0。

要求列出真值表、卡诺图，写出最简表达式，并画出逻辑电路图：（1）直接⽤门电路实现；（2）⽤两⽚3-8线译码器74138实现；（3）⽤4-1MUX 及必要的门电路实现。

解：逻辑表达式为：
∑??==12023)9,8,7,6,5(A A A A A m F
（1）；（2）（3）答案略，⾃⼰做！
⼗⼆、由四位并⾏进位加法器74LS283构成下图所⽰电路：
（1）．当A=0时，X 3X 2X 1X 0=0011，Y 3Y 2Y 1Y 0=0100求Z 3Z 2Z 1Z 0=?，W=? （2）当A=1时，X 3X 2X 1X
0=1001，Y 3Y 2Y 1Y 0=0101求Z 3Z 2Z 1Z 0=?，W=?
（3）写出X(X 3X 2X 1X 0)、Y(Y 3Y 2Y 1Y 0)、A 与Z(Z 3Z 2Z 1Z 0)、W 之间的算法公式，并指出其功能。

解：（1）A ＝0时： Z ＝X ＋Y ＝0111； W ＝Co ＝0；（2）A ＝1时：1++=Y X Z ＝0100； 0==Co W ；（3）电路功能为有符号数求和运算（加减运算）：
A Co W ⊕=； A A Y X Z +⊕+=
⼗三、⽤74283及门电路构成⼀位8421 BCD 码加法器
A
四位加法器
S 四位加法器
B
解：⼤于9或有进位输出，就加6同时输出进位
⼗四、由4位⼆进制计数器74LS161和8选1数据选择器74LS152构成的电路的如图，假设74LS161初始状态Q3Q2Q1Q0=0000，请画出在CP作⽤下，输出端的波形，并说明的功能。

⼗五、数据选择器74LS151如图所⽰。

(1) 求图电路的输出逻辑表达式；
(2) 试⽤⼀⽚数据选择器74LS151实现组合逻辑函数
Y = f（A，B，C）= ∑m(0,1,2,3,4,5)
⼗六．画触发器电路时序图
1、试画出如图所⽰电路在输⼊波形CP、R D及D作⽤下Q1及Q2的输出波形．
设电路初态Q1Q2=11，且不计传输时延．
解：
⼗七、分析图⽰电路的逻辑功能，写出电路的驱动⽅程、状态⽅程，画出电路的状态转换图和输出波形，初始态Q2Q1=00。

⼗⼋．时序逻辑电路分析与设计 1、试分析如图所⽰的时序逻辑电路，要求：（1）列出驱动⽅程、状态⽅程（2）Q2、
Q1、Q0状态表，画出状态图
（3）画出在CP 脉冲作⽤下三个触发器的状态信号和Y 的波形图,设三个触发器的初态均为0。

解：（1）驱动⽅程：J 0 = K 0 = 1 J 1 = K 1 = n Q 0 J 2 = K 2 = n
n Q Q 01
n n Q Q 010=+ n n n n n Q Q Q Q Q 10101
1
+=+ n
n n n n n n Q Q Q Q Q Q Q 20120112+=+
（2）状态表
触发器构成模8计数器，数据选择器74151产⽣所需序列10001111
⼗九、如图6所⽰电路中X 为控制端；试分析当X=0和X=1时电路的逻辑功能；写出驱动⽅程、状态⽅程和状态图，并画出当X=1时的时序图； (设初始状态Q1Q0=11)。

解：驱动⽅程
1011001Q Q X Z Q X K J K J =⊕==== 状态⽅程
000010
101010111111)(Q Q K Q J Q
Q Q X Q Q X Q Q X Q K Q J Q n n =+=⊕⊕=⊕+⊕=+=++
状态图
当外部输⼊X =0时，状态转移按00→01→10→11→00→…规律变化，实现模4加法计数器的功能；当X =1时，状态转移按
00→11→10→01→00→…规律变化，实现模4减法计数器的功能。

所以，该电路是⼀个同步模4可逆计数器。

X 为加/减控制信号，Z 为借位输出
⼆⼗、电路如题图所⽰，其中RA=RB=10k Ω,C=0.1µf ，试问：
1）．在Uk 为⾼电平期间，由555定时器构成的是什么电路，其输出U0的频率f0=?
2）．分析由JK 触发器FF1、FF2、FF3构成的计数器电路，要求：写出驱动⽅程和状态⽅程，列出状态转换表，画出完整的状态转换图；
3）．设Q3、Q2、Q1的初态为000，Uk 所加正脉冲的宽度为Tw=6/f0，脉冲过后Q3、Q2、Q1将
0/0
X /Z
保持在哪个状态？
解：1）．多谐振荡器 f0=476Hz ；
2）．写出驱动⽅程、状态⽅程，列出状态转换000->100->110->111->011->001->回到100；
n n n n
n n
Q K Q K Q K Q J Q J Q J 133221233221;
;;
;;======
n
n n n n n n n n n n n
n n n n n Q Q Q Q Q Q Q Q Q Q Q Q Q Q Q Q Q 31321332323122121211+==+==+=+++
3）．Q3Q2Q1=100；
⼆⼗⼀、画出题图（a ）、（b ）的状态转换图，分别说明它们是⼏进制计数器。

解：11进制，12进制，67进制
⼆⼗⼆、分析如下电路
(1)同步⼗制集成计数器CT74160的功能表如下所⽰。

说明下图所⽰电路为⼏进制计数器，并画出其有效循环状态图；
CT74160的功能表
2)⽤反馈清零法将其构成⼀个同步37进制计数器。

⼆⼗三、给出同步⼗进制集成计数器CT74160的功能表。

74LS138为3线—8线译码器；（1）说明题图所⽰电路中CT74160构成的是⼏进制计数器？并画出其有效循环状态图；（2）画出在图8给定的CP脉冲作⽤下输出Y的波形图
（3）⽤整体清零法将两⽚CT74160构成⼀个同步36进制BCD码计数器。