一种基于忆阻器的具有稳态可塑性的神经元电路[发明专利]

(19)中华人民共和国国家知识产权局
(12)发明专利申请
(10)申请公布号 (43)申请公布日 (21)申请号 201710981702.6
(22)申请日 2017.10.20
(71)申请人 华中科技大学
地址 430074 湖北省武汉市洪山区珞喻路
1037号
(72)发明人 师心铭　曾志刚　
(74)专利代理机构 华中科技大学专利中心
42201
代理人 廖盈春　曹葆青
(51)Int.Cl.
G06N 3/063(2006.01)
H03K 7/08(2006.01)
H03K 7/10(2006.01)
H03K 9/06(2006.01)
(54)发明名称
一种基于忆阻器的具有稳态可塑性的神经
元电路
(57)摘要
本发明公开了一种基于忆阻器的具有稳态
可塑性的神经元电路，包括：激发模块，
脉冲产生模块和反馈模块；激发模块的信号输入端接收前
神经元产生的输入脉冲，用于根据输入脉冲输出
激发脉冲；脉冲产生模块的输入端连接至激发模
块的输出端，用于根据激发脉冲的触发产生相应
的兴奋脉冲，反馈模块的输入端连接至脉冲产生
模块的第二输出端，反馈模块的输出端连接至激
发模块的反馈输入端，反馈模块用于将兴奋脉冲
的频率与神经元固有脉冲频率进行比较，并根据
比较结果输出相应的反馈电压。

本发明能够实现
生物神经系统中的一种负反馈机制—内稳态可
塑性，能够自适应调节神经元的兴奋频率，并且
使兴奋频率保持在神经元的固有兴奋频率。

权利要求书2页 说明书6页 附图2页CN 107742153 A 2018.02.27
C N 107742153
A
1.一种基于忆阻器的具有稳态可塑性的神经元电路，其特征在于，包括：激发模块(1)，脉冲产生模块(2)和反馈模块(3)；
所述激发模块(1)的信号输入端用于接收前神经元产生的输入脉冲V in，所述激发模块(1)用于根据所述输入脉冲V in输出激发脉冲V o1；
所述脉冲产生模块(2)的输入端连接至所述激发模块(1)的输出端，所述脉冲产生模块(2)用于根据所述激发脉冲V o1的触发产生相应的兴奋脉冲V o2；所述脉冲产生模块(2)具有两个输出端，第一输出端用于输出兴奋脉冲V o2；
所述反馈模块(3)的输入端连接至所述脉冲产生模块(2)的第二输出端，所述反馈模块(3)的输出端连接至所述激发模块(1)的反馈输入端，所述反馈模块(3)用于将所述兴奋脉冲V o2的频率与神经元固有脉冲频率f inherent进行比较，并根据比较结果输出相应的反馈电压V o3。

2.如权利要求1所述的神经元电路，其特征在于，所述激发模块(1)包括：忆阻器R m，电阻R1，CMOS传输门TG，电容C1，第一运算放大器A1，第二运算放大器A2，第一开关S0，第二开关S1和第三开关S2；
所述第一开关S0的一端作为所述激发模块(1)的信号输入端，所述第一开关S0的另一端与所述忆阻器R m的一端相连，所述忆阻器R m的另一端与所述第一运算放大器A1的反相输入端相连，所述第一运算放大器A1的同相输入端与所述脉冲产生模块(2)的第一输出端相连；所述第二开关S1的一端与所述忆阻R m的一端相连，所述第二开关S1的另一端接地；所述第三开关S2的一端与所述忆阻器R m的另一端端相连，所述第三开关S2的另一端作为所述激发模块(1)的反馈输入端；
所述COMS传输门和所述电阻R1串联后与所述电容C1并联，再将其并联在所述第一运算放大器A1的反相输入端和输出端之间；所述第一运算放大器A1的输出端与所述第二运算放大器A2的同相输入端相连，且所述第二运算放大器A2的反相输入端接入参考电压V ref，所述第二运算放大器A2的输出端作为所述激发模块(1)的输出端。

3.如权利要求2所述的神经元电路，其特征在于，所述参考电压V ref小于神经元阈值电压V TH。

4.如权利要求1或2所述的神经元电路，其特征在于，所述脉冲产生模块(2)包括：555B 定时器，电阻R2，电阻R3，电阻R4，电容C2，电容C3，电容C4，第三运算放大器A3，供电电源V cc1和运放供能电源V cc2；
所述电容C2的一端作为所述脉冲产生模块(2)的输入端，所述电容C2的另一端连接至所述555B定时器的触发端；
所述供电电源V cc1的负极接地，所述供电电源V cc1的正极连接至所述555B定时器的电源端，所述供电电源V cc1的正极还通过所述电阻R3连接至所述555B定时器的触发端，所述供电电源V cc1的正极还通过依次串联的电阻R2和电容C4接地；
所述电阻R2和所述电容C4的串联连接端与所述555B定时器的门限端和放电端连接；
所述555B定时器的控制电压端通过所述电容C3接地；
所述555B定时器的输出端通过所述电阻R4接地，所述555B定时器的输出端还连接至所述第三运算放大器A3的正向输入端，所述第三运算放大器A3的反向输入端连接至所述运放供能电源V cc2的正极，所述运放供能电源V cc2的负极接地；所述第三运算放大器A3的输出端
作为所述脉冲产生模块(2)的输出端。

5.如权利要求1-3任一项所述的神经元电路，其特征在于，所述反馈模块(3)包括：依次连接的频率电压转换电路，采样保持电路和减法电路；所述频率电压转换电路用于将脉冲产生模块的输出电压V o2进行频率转换后获得相应的电压；所述采样保持电路用于对所述频率电压转换电路的输出电压V c5在固定时间进行采样，并对采样得到的电压保持；所述减法电路用于对采样保持电路的输出电压V c4与固有频率所对应的固有电压V inherent相减，得出二者之间的差距，从而将其反馈至激发模块的忆阻两端。

6.如权利要求5所述的神经元电路，其特征在于，所述频率电压转换电路包括：电容C6，电容C5，电阻R5，三极管Q1，二极管D1和供能电源V cc3；
所述电容C6的一端作为所述频率电压转换电路的输入端，所述电容C6的另一端连接至所述三极管Q1的发射极，所述二极管D1的阴极连接至所述三极管Q1的发射极，所述供能电源V cc3的正极连接至所述三极管Q1的基极和所述二极管D1的阳极；所述供能电源V cc3的负极接地；所述电容C5的一端连接至所述三极管Q1的集电极，所述电容C5的另一端接地；所述电阻R5和所述电容C5并联连接，所述三极管Q1的集电极作为所述频率电压转换电路的输出端。

7.如权利要求5所述的神经元电路，其特征在于，所述减法电路包括：第四运算放大器A4，电阻R6，电阻R7，电阻R8，电阻R9和与神经元固有频率对应的电压源V inherent；
所述电阻R6的一端作为所述减法电路的输入端，所述电阻R6的另外一端接入所述第四运算放大器A4的反相输入端；
所述电阻R7的一端与所述第四运算放大器A4的输入端相连，所述电阻R7的另一端与所述第四运算放大器A4的输出端相连；
所述电阻R8的一端与所述第四运算放大器A4的同相输入端相连，另一端与代表固有兴奋频率的电压源V inherent的正极相连，所述电压源V inherent的负极接地；
所述电阻R9的一端与所述第四运算放大器A4的同相输入端口相连，所述电阻R9的另一端接地；所述减法电路的输出端作为所述第四运算放大器A4的输出端。

一种基于忆阻器的具有稳态可塑性的神经元电路
技术领域
[0001]本发明属于新兴的电路技术应用领域，更具体地，涉及一种基于忆阻器的具有稳态可塑性的神经元电路。

背景技术
[0002]在生物神经系统中，神经元与神经突触相互连接并传递信息。

神经活动可以通过长时程增强效应(LTP)和长时程抑制效应(LTD)增强或减弱神经元之间的突触连接，然而这种正反馈调节机制的持续作用可能会导致神经网络的过度兴奋或过度抑制。

为了避免这种情况的出现，神经系统中还存在另外一种与LTP和LTD互补的负反馈调节机制，即稳态可塑性。

稳态可塑性有两种表现形式，分别存在于突触和神经元中。

存在于神经元的稳态可塑性能够自适应调节神经元的兴奋频率，并保持在神经元的固有兴奋频率范围内，以实现负反馈调节功能。

[0003]在神经形态计算研究领域中，通过电路器件或系统实现生物神经活动是重要研究方向，然而目前存在的对于生物神经系统可塑性的硬件实现，大多数是针对存在于生物突触中的稳态可塑性研究，很少有对存在于神经元的稳态可塑性研究。

现有的具有稳态可塑性的神经元大多是由体积较大，无法大规模集成的传统CMOS集成。

为了实现神经元的稳态可塑性，在相关研究中，一些学者将神经元的稳态可塑性规则以软件代码的形式实现，并且对于基于此规则的神经网络实现的模式识别精度有了显著提高，然而软件代码的实现是基于穿行的工作方式，运算速度较慢，且并不能实时对神经元的兴奋频率进行调节，因此研究一种体积小，能够大规模集成的，并且可以实现并行调节的神经元电路对于神经形态计算以及进一步的类脑智能研究有重要意义。

[0004]忆阻的发现是神经形态计算领域的重要转折点，自从忆阻的概念在1979年由蔡少棠首次提出，越来越多的学者开始对忆阻及相关应用进行研究。

忆阻因其非易失性，纳米级体积，低功耗等特性，被广泛应用于神经形态系统中。

在脉冲神经网络中，忆阻作为神经突触可以实现PSTDP，TSTDP，SRDP等突触可塑性；在非脉冲神经网络中，由多个忆阻构造的忆阻交叉阵列广泛应用于多层神经网络，胜者通吃网络，以及卷积神经网络中，实现神经网络权值调节。

忆阻同样也可以用于构造神经元电路，基于忆阻的神经元电路体积小，易于集成到大规模电路，且可以实现神经元的基本功能，即对输入进行累加，到达神经元阈值电压后产生兴奋脉冲。

本发明提出一种基于忆阻器的并且具有稳态可塑性神经元电路，能够自适应调节神经元的兴奋频率，并保持在神经元的固有频率范围以内。

发明内容
[0005]针对现有技术的缺陷，本发明的目的在于提供一种基于忆阻器的具有稳态可塑性的神经元电路，旨在完善当前对基于忆阻的神经元电路的功能，使其具备更加仿生的功能，并进一步应用于神经形态计算的世纪应用如模式识别等。

所设计的神经元电路能够实现对模式识别精度有很大提升的稳态可塑性规则，并且给出了频率与神经元内忆阻值的关系，
有利于今后相关领域更深的研究，同时也对生物神经可塑性的研究具有一定的启发作用。

[0006]本发明提供了一种基于忆阻器的具有稳态可塑性的神经元电路，包括：激发模块，脉冲产生模块和反馈模块；所述激发模块的信号输入端用于接收前神经元产生的输入脉冲V in，所述激发模块用于根据所述输入脉冲V in输出激发脉冲V o1；所述脉冲产生模块的输入端连接至所述激发模块的输出端，所述脉冲产生模块用于根据所述激发脉冲V o1的触发产生相应的兴奋脉冲V o2；所述脉冲产生模块具有两个输出端，第一输出端用于输出兴奋脉冲V o2；所述反馈模块的输入端连接至所述脉冲产生模块的第二输出端，所述反馈模块的输出端连接至所述激发模块的反馈输入端，所述反馈模块用于将所述兴奋脉冲V o2的频率与神经元固有脉冲频率f inherent进行比较，并根据比较结果输出相应的反馈电压V o3。

[0007]更进一步地，激发模块包括：忆阻器R m，电阻R1，CMOS传输门TG，电容C1，第一运算放大器A1，第二运算放大器A2，第一开关S0，第二开关S1和第三开关S2；所述第一开关S0的一端作为所述激发模块的信号输入端，所述第一开关S0的另一端与所述忆阻器R m的一端相连，所述忆阻器R m的另一端与所述第一运算放大器A1的反相输入端相连，所述第一运算放大器A1的同相输入端与所述脉冲产生模块的第一输出端相连；所述第二开关S1的一端与所述忆阻R m的一端相连，所述第二开关S1的另一端接地；所述第三开关S2的一端与所述忆阻器R m的另一端端相连，所述第三开关S2的另一端作为所述激发模块的反馈输入端；所述COMS传输门和所述电阻R1串联后与所述电容C1并联，再将其并联在所述第一运算放大器A1的反相输入端和输出端之间；所述第一运算放大器A1的输出端与所述第二运算放大器A2的同相输入端相连，且所述第二运算放大器A2的反相输入端接入参考电压V ref，所述第二运算放大器A2的输出端作为所述激发模块的输出端。

[0008]更进一步地，参考电压V ref小于神经元阈值电压V TH。

[0009]更进一步地，脉冲产生模块包括：555B定时器，电阻R2，电阻R3，电阻R4，电容C2，电容C3，电容C4，第三运算放大器A3，供电电源V cc1和运放供能电源V cc2；所述电容C2的一端作为所述脉冲产生模块的输入端，所述电容C2的另一端连接至所述555B定时器的触发端(引脚2)；所述供电电源V cc1的负极接地，所述供电电源V cc1的正极连接至所述555B定时器的电源端(引脚8)，所述供电电源V cc1的正极还通过所述电阻R3连接至所述555B定时器的触发端，所述供电电源V cc1的正极还通过依次串联的电阻R2和电容C4接地；所述电阻R2和所述电容C4的串联连接端与所述555B定时器的第六号门限端(引脚6)、放电端(引脚7)连接；所述555B 定时器的控制电压端(引脚5)通过所述电容C3接地；所述555B定时器的输出端(引脚3)通过所述电阻R4接地，所述555B定时器的输出端(引脚3)还连接至所述第三运算放大器A3的正向输入端，所述第三运算放大器A3的反向输入端连接至所述运放供能电源V cc2的正极，所述运放供能电源V cc2的负极接地；所述第三运算放大器A3的输出端作为所述脉冲产生模块的输出端。

[0010]更进一步地，反馈模块包括：依次连接的频率电压转换电路，采样保持电路和减法电路；所述频率电压转换电路用于将脉冲产生模块的输出电压V o2进行频率转换后获得相应的电压；所述采样保持电路用于对所述频率电压转换电路的输出电压V c5在固定时间进行采样，并对采样得到的电压保持；所述减法电路用于对采样保持电路的输出电压V c4与固有频率所对应的固有电压V inherent相减，得出二者之间的差距，从而将其反馈至激发模块的忆阻两端。

[0011]更进一步地，频率电压转换电路包括：电容C6，电容C5，电阻R5，三极管Q1，二极管D1和供能电源V cc3；所述电容C6的一端作为所述频率电压转换电路的输入端，所述电容C6的另一端连接至所述三极管Q1的发射极，所述二极管D1的阴极连接至所述三极管Q1的发射极，所述供能电源V cc3的正极连接至所述三极管Q1的基极和所述二极管D1的阳极；所述供能电源V cc3的负极接地；所述电容C5的一端连接至所述三极管Q1的集电极，所述电容C5的另一端接地；所述电阻R5和所述电容C5并联连接，所述三极管Q1的集电极作为所述频率电压转换电路的输出端。

[0012]更进一步地，采样保持电路为AWBLF398H模型。

[0013]更进一步地，减法电路包括：第四运算放大器A4，电阻R6，电阻R7，电阻R8，电阻R9和与神经元固有频率对应的电压源V inherent；所述电阻R6的一端作为所述减法电路的输入端，接入采样保持电路的输出电压V o4，所述电阻R6的另外一端接入所述第四运算放大器A4的反相输入端口；所述电阻R7的一端与所述第四运算放大器A4的输入端口相连，所述电阻R7的另一端与所述第四运算放大器A4的输出端相连；所述电阻R8的一端与所述第四运算放大器A4的同相输入端口相连，另一端与代表固有兴奋频率的电压V inherent电源的正极相连，所述电压V inherent电源的负极接地；所述电阻R9的一端与所述第四运算放大器A4的同相输入端口相连，所述电阻R9的另一端接地；所述减法电路的输出端作为所述第四运算放大器A4的输出端，输出电压表示为V o3。

[0014]总体而言，通过本发明所构思的以上技术方案与现有技术相比，实现了更加仿生的功能，能够对神经元的兴奋频率自适应调节，并保持在固有频率的范围内。

除此之外，本发明提供的神经元电路因忆阻器的体积较小，具有较小的体积，且易于集成至大规模电路。

附图说明
[0015]图1是基于忆阻器的具有稳态可塑性的神经元电路原理框图。

[0016]图2是基于忆阻器的具有稳态可塑性的神经元电路模块结构示意图。

[0017]图3是基于忆阻器的具有稳态可塑性的神经元的采样保持电路图。

具体实施方式
[0018]为了使本发明的目的、技术方案及优点更加清楚明白，以下结合附图及实施实例，对本发明进行进一步详细说明。

应当理解，此处所描述的具体实施实例仅仅用以解释本发明，并不用于限定本发明。

此外，下面所描述的本发明各个实施方式中所涉及到的技术特征只要彼此之间未构成冲突就可以相互组合。

[0019]本发明提供了一种基于忆阻器的具有稳态可塑性神经元电路，包括激发模块，脉冲产生模块，反馈模块；激发模块接收来自其他神经元产生脉冲信号，激发模块中包含一个具有阈值的忆阻器，其阻值代表该神经元细胞膜的敏感性，阻值越大代表神经元膜敏感性越低兴奋，意味着神经元频率越低，阻值越小代表神经元膜敏感性越高，意味着神经元兴奋频率越高。

输入信号在激发模块内通过忆阻和电容的组合对其进行积分，当膜电位超过神经元的阈值电压时，激发模块将产生一个激发脉冲输入至脉冲产生模块，脉冲产生模块接收到激发脉冲时将产生一个窄脉冲并输出神经元。

[0020]激发模块包括两个运算放大器，即第一运算放大器A1和第二运算放大器A2，电阻
R1，电容C1，COMS传输门TG，和忆阻R M。

其中忆阻R M的底端与输入电压端相连，忆阻R M的顶部连接至第一运算放大器A1的反相输入端口，电容C1并联在第一运算放大器A1的反相输入端和输出端的两端，COMS传输门TG与电阻R1串联，此串联结构同样并联在第一运算放大器的反相输入端和输出端。

第一运算放大器A1输出端与第二运算放大器A2同相输入端相连，第二运算放大器A2的反相输入端接入一个略小于神经元阈值电压V TH的参考电压V ref。

通过上述激发模块，神经元输入电压被积分，并且当膜电压V mem超过神经元的阈值电压时，激发模块的输出端V o1产生一个激发脉冲。

此激发模块的电路结构简单，并且能够很好的模拟生物神经元的动力学特性，容易应用于大规模集成电路。

[0021]脉冲产生模块包括一个555B定时器芯片，电阻R2，R3，R4，电容C2，C3，C4，第三运算放大器A3，555B芯片供电电源V cc1，及运放供能电源V cc2。

其中，电容C2的一端与激发模块的输出端V o1相连，接收来自于激发模块产生的激发脉冲，电容C2的另一端555B芯片的2号引脚相连，引发555B芯片内置电容的充放电活动。

电容C3一端与555B芯片的5号引脚相连，另一端接地。

电容C4一端与555B芯片的6号和7号引脚相连，并且与电阻R2的一端相连，电容C4的另一端接地。

电阻R3一端与555B芯片功能电源V cc1相连，另外一端接入555B芯片的2号端口。

电阻R4的一端与555B芯片的输出端口3号引脚相连，另外一端接地，起到稳定输出电压的作用。

555B芯片的4号和3号引脚分别接功能电源V cc1和地。

为了保证555B芯片所产生脉冲均为标准矩形窄脉冲，在基于555B的单稳态触发电路结构之后接一个简单的比较电路，包括一个运算放大器A3和一个提供比较电压的电源V cc2，其中555B芯片的3号引脚与第三运算放大器A3的正相输入端口相连，A3的反相输入端口接入功能电压V cc2，其中第三运算放大器A3的输出电压为V o2为脉冲产生模块的输出电压。

脉冲产生模块由激发脉冲刺激并产生对应的一个脉冲，该模块电路简单功能完善，输出脉冲满足应用于脉冲神经网络的需求。

[0022]反馈模块的输入为神经元的兴奋脉冲V o2，该模块包括频率电压转换电路，采样保持电路，以及减法电路。

兴奋脉冲V o2通过频率电压转换电路将兴奋脉冲的频率转换为电压，由V c5表示。

电压V c5输入采样保持电路，并按照采样保持的时间周期对频率电压转换电路的输出电压V c5进行采样，输出电压为V o4。

采样保持电路的输出电压V o4进一步接入减法电路，与代表神经元固有频率所对应的电压进行比较，并输出二者电压的差值V o3。

通过频率-电压转换模块时，基于电容上传递的电荷量和输入电荷量相同的基本原理，可以得出输入电压频率和输出电压大小的关系，从而实现了频率-电压转换的功能。

频率电压转换电路包括电容C6，C5，电阻R5，三极管Q1，二极管D1，供能电源V cc3。

其中，电容C6的一端接入脉冲产生电路的输出电压V o2，另一端与二极管D1的负端和三极管Q1的发射极相连，二极管D1的正端和三极管Q1的基极与供能电压V cc3相连，三极管Q1的集电极与电容C5的一端相连，而电容C5的另一端接地。

电阻R5两端的电压为频率电压转换电路的输出电压，表示为V c5。

[0023]在本发明实施例中，频率电压转换电路的输出电压将输入到所述采样保持电路，在本发明中所述采样保持电路每隔1秒对输入电压进行采样，并在下一秒采样时间到来之前对采样的电压进行保持。

采样保持电路由AWBLF398H芯片搭建而成，其中1号引脚为输入端口，接入频率电压转换电路的输出电压V c5，2号引脚为控制信号输入端，电压V det低电平的持续时间为对V c5电压的保持时间，一旦V det跳变为高电平，芯片又对此时输入的V c5电压进行采样，3号引脚为逻辑信号的参考电位，一般将其接地。

4号引脚和7号引脚分别为正相和反相功能电源，二者差值决定了输出电压可以达到的最大范围。

5号引脚接电容C6，C6的大小
决定输出电压到达采样电压的速度。

6号引脚为采样保持电路的输出端口，表示为V o4。

[0024]在本发明实施例中，采样保持电路的输出电压V o4，为减法电路的输入，通过减法电路能够实时与神经元固有频率对应的电压进行比较，相减所得电压为所述反馈模块的输出电压，将反馈至所述激发模块，并修改当前激发模块内忆阻的阻值，改变了神经元膜的敏感性，进而影响神经元的兴奋频率，最终实现神经元内在稳态可塑性。

减法电路包括电阻R6，R7，R8，R9，一个神经元固有频率对应的电压源V inherent和一个运算放大器A4。

其中，采样保持电路的输出电压V o4接入电阻R6的一端，电阻R6的另外一端接入第四运算放大器A4的反相输入端口，电阻R7一端同样与第四运算放大器A4的输入端口相连，另一端与第四运算放大器A4的输出端相连。

电阻R8的一端与第四运算放大器A4的同相输入端口相连，另一端与代表固有兴奋频率的电压V inherent相连，电阻R9一端与第四运算放大器A4的同相输入端口相连，另外一端接地。

减法电路的输出端口为第四运算放大器A4的输出端，输出电压表示为V o3，输出电压通过开关S2反馈至激发模块中的忆阻顶端，在电路的修改阶段对忆阻值进行修改。

根据上述电路连接结构，利用虚短和虚断的概念，在输入电压V o4和代表固有兴奋频率的电压V inherent的作用下，可以得到二者的差和输出电压的比值为定值。

[0025]如图1所示，图1为基于忆阻器的具有稳态可塑性的神经元电路原理框图。

忆阻器的神经元电路由激发模块，脉冲产生模块和反馈模块组成。

三个模块共同作用，构造成基本的负反馈调节模型。

考虑到本发明对脉冲神经网络友好，电路中输入信号被设置为幅值较低且脉宽较长的脉冲，输出信号被设置为幅值较高且脉宽较短的脉冲。

[0026]如图2所示，为所述基于忆阻器的具有稳态可塑性的神经元电路。

整个电路工作在三个阶段，积分阶段，兴奋阶段和修改阶段。

输入脉冲与所述激发模块相连，所述激发模块由忆阻和由电容C1，电阻R1，CMOS传输门TG和第一运算放大器A1构成的反向积分电路结构共同作用，使得神经元膜电位上升，当膜电位V mem小于神经元的阈值电压V TH时，电路工作在积分阶段，此时CMOS传输门TG的控制电压V c为负电压，使RC放电回路断开；当膜电位上升至参考电压V ref时，这里V ref略小于神经元的阈值电压V TH，V o1输出高电平，又因为所述脉冲产生模块所需的触发信号为下降沿有效，所以当V mem到达神经元的阈值电压V TH时，V o1跳变至低电位，此时所述脉冲产生激发模块会被激发，神经元电路工作在兴奋阶段。

神经元处于兴奋阶段时，所述CMOS传输门TG的控制电压V c被置为正电压，此时C1的放电回路被接通，通过电阻R1进行放电，进而V mem被置为0。

在此阶段，所述基于555B定时器的单稳态触发电路将作为脉冲产生电路，电路中的电容C4充电到达3.33V，输出端口3将输出一个窄脉冲，为了保证所述脉冲产生模块输出的脉冲均为标准形状的矩形脉冲，所以在基于555B定时器的单稳态触发器后增加一个简单的比较电路，此时V o2为脉冲产生模块的输出电压，并将会作为整个神经元的输出脉冲传向下一个神经元，除此之外，脉冲产生模块的输出电压V o2将会传输至反馈模块。

[0027]反馈模块由3部分电路组成，频率-电压转换电路，采样保持电路以及减法电路。

在频率-电压转换电路中，三极管Q1的发射极接二极管D1，三极管Q1的集电极接电容C5，三极管的Q1的基极连接供能电源V cc3，当脉冲产生模块的输出电压V o2为低电位时，供能电源V cc3将通过二极管D1对电容C6进行充电，由于脉冲产生模块的输出电压V o2的脉宽远远小于整个脉冲周期，所以脉冲产生模块的输出电压V o2保持低电位的时间将远远大于脉冲产生模块的输出电压V o2处于高电平的时间，所以C6将会被完全充满，所以C6两端的初始电压为V cc3-V D1，在。