一种高效的H.264 CABAC解码器的VLSI结构

一种高效的H.264 CABAC解码器的VLSI结构
石迎波;李云松;张建龙
【期刊名称】《西安电子科技大学学报（自然科学版）》
【年(卷),期】2006(033)006
【摘要】提出一种H.264/AVC中基于上下文的自适应二进制算术编码(CABAC)解码器的硬件设计方法,在采用并行结构的基础上,给出了一种高效的VLSI实现方案.采用两级有限状态机结构控制宏块解码过程,并通过对残差系数存储器的定时清零解决了数据存储耗时的问题,大大降低了解码控制的复杂度,从而提高解码速度,达到每1至2个时钟解出1比特.仿真结果表明,该方案能满足H.264/AVC main profile CIF 30fps实时解码的要求.
【总页数】6页(P844-848,891)
【作者】石迎波;李云松;张建龙
【作者单位】西安电子科技大学,综合业务网理论与关键技术国家重点实验室,陕西,西安,710071;西安电子科技大学,综合业务网理论与关键技术国家重点实验室,陕西,西安,710071;西安电子科技大学,综合业务网理论与关键技术国家重点实验室,陕西,西安,710071
【正文语种】中文
【中图分类】TN919.81
【相关文献】
1.一种高效的H.264去块效应滤波器VLSI结构设计 [J], 席迎来;王凤琴;郝重阳;周巍
2.一种高效的CABAC解码器硬件结构设计 [J], 徐美华;吴明;周杰
3.一种用于H.264编解码的新型高效可重构多变换VLSI结构 [J], 曹伟;洪琪;侯慧;童家榕;来金梅;闵昊;荆明娥
4.高清H.264 CABAC解码器的优化设计 [J], 陈潜;杨秀芝
5.宏块并行可复用的H.264帧内解码器的VLSI结构设计 [J], 兰旭光;李兴玉;温灏;王志刚
因版权原因，仅展示原文概要，查看原文内容请购买。