数字电子技术基础简明教程第四章

合集下载

数字电子技术基础-第4章--

& Q4 G4 &
Q
Q
L2
CP Q5 & G5 Q6 G6 &
C1 R 1D ∧ S RD SD
RD 和SD 不受CP和D信号的影响，具有最高的优先级。
RD
D
SD
二、CMOS主从结构的触发器
1．电路结构:由CMOS逻辑门和CMOS传输门组成主从D触发器。
CP G1 D T G1
1
Q' G2
1
CP Q' T G3
Q 从触发器
Q
G1
&
&
G2
G3
&
&
G4
Q' 主触发器 G5 & &
Q' G6 1 G9
G7
&
&
G8
R
CP
S
主从RS触发器的缺点 R、S不能同时为1，即有效的输入电平主从JK触发器可解决此问题
（二）主从JK触发器
主从RS触发器的缺点：使用时有约束条件 RS=0。
CP G1 D T G1
1
Q' G2
1
CP Q' T G3
Q G3
1
Q G4
1
CP CP T G2 主触发器 CP 从触发器 CP
CP T G4
CP
3 ．具有直接置0端RD和直接置1端SD的CMOS边沿D触发器
集成触发器
一、集成触发器举例
1．TTL主从JK触发器74LS72
Q ┌ Q Vcc S D CP K3 K2 K1 ┌
CP J K
t CPH
t CPL

数字电子技术基础第四章习题及参考答案

数字电子技术基础第四章习题及参考答案第四章习题1．分析图4-1中所示的同步时序逻辑电路，要求：（1）写出驱动方程、输出方程、状态方程；（2）画出状态转换图，并说出电路功能。

CPY图4-12．由D触发器组成的时序逻辑电路如图4-2所示，在图中所示的CP脉冲及D作用下，画出Q0、Q1的波形。

设触发器的初始状态为Q0=0，Q1=0。

D图4-23．试分析图4-3所示同步时序逻辑电路，要求：写出驱动方程、状态方程，列出状态真值表，画出状态图。

CP图4-34．一同步时序逻辑电路如图4-4所示，设各触发器的起始状态均为0态。

（1）作出电路的状态转换表；（2）画出电路的状态图；（3）画出CP作用下Q0、Q1、Q2的波形图；（4）说明电路的逻辑功能。

图4-45．试画出如图4-5所示电路在CP波形作用下的输出波形Q1及Q0，并说明它的功能（假设初态Q0Q1=00）。

CPQ1Q0CP图4-56．分析如图4-6所示同步时序逻辑电路的功能，写出分析过程。

Y图4-67．分析图4-7所示电路的逻辑功能。

（1）写出驱动方程、状态方程；（2）作出状态转移表、状态转移图；（3）指出电路的逻辑功能，并说明能否自启动；（4）画出在时钟作用下的各触发器输出波形。

CP图4-78．时序逻辑电路分析。

电路如图4-8所示：（1）列出方程式、状态表；（2）画出状态图、时序图。

并说明电路的功能。

1C图4-89．试分析图4-9下面时序逻辑电路：（1）写出该电路的驱动方程，状态方程和输出方程；（2）画出Q1Q0的状态转换图；（3）根据状态图分析其功能；1B图4-910.分析如图4-10所示同步时序逻辑电路，具体要求：写出它的激励方程组、状态方程组和输出方程，画出状态图并描述功能。

1Z图4-1011．已知某同步时序逻辑电路如图4-11所示，试：（1）分析电路的状态转移图，并要求给出详细分析过程。

（2）电路逻辑功能是什么，能否自启动？（3）若计数脉冲f CP频率等于700Hz，从Q2端输出时的脉冲频率是多少?CP图4-1112．分析图4-12所示同步时序逻辑电路，写出它的激励方程组、状态方程组，并画出状态转换图。

数字电子技术基础教材第四章答案

习题44－1 分析图P4－1所示得各组合电路,写出输出函数表达式,列出真值表,说明电路得逻辑功能。

解:图(a):;;真值表如下表所示:其功能为一位比较器。

A>B时,;A=B时,;A<B时,图(b):真值表如下表所示:功能:一位半加器,为本位与,为进位。

图(c):真值表如下表所示:功能:一位全加器,为本位与,为本位向高位得进位。

图(d):;;功能:为一位比较器,A<B时,＝1;A=B时,＝1;A>B时,＝14－2 分析图P4－2所示得组合电路,写出输出函数表达式,列出真值表,指出该电路完成得逻辑功能。

解:该电路得输出逻辑函数表达式为:因此该电路就是一个四选一数据选择器,其真值表如下表所示:,当M＝1时,完成4为二进制码至格雷码得转换;当M＝0时,完成4为格雷码至二进制得转换。

试分别写出,,,得逻辑函数得表达式,并列出真值表,说明该电路得工作原理。

解:该电路得输入为,输出为。

真值表如下:由此可得:完成二进制至格雷码得转换。

完成格雷码至二进制得转换。

4－4 图P4－4就是一个多功能逻辑运算电路,图中,,,为控制输入端。

试列表说明电路在,,,得各种取值组合下F与A,B得逻辑关系。

解:,功能如下表所示,两个变量有四个最小项,最多可构造种不同得组合,因此该电路就是一个能产生十六种函数得多功能逻辑运算器电路。

4－5 已知某组合电路得输出波形如图P4－5所示,试用最少得或非门实现之。

解:电路图如下:4－6 用逻辑门设计一个受光,声与触摸控制得电灯开关逻辑电路,分别用A,B,C表示光,声与触摸信号,用F表示电灯。

灯亮得条件就是:无论有无光,声信号,只要有人触摸开关,灯就亮;当无人触摸开关时,只有当无关,有声音时灯才亮。

试列出真值表,写出输出函数表达式,并画出最简逻辑电路图。

解:根据题意,列出真值表如下:由真值表可以作出卡诺图,如下图:C AB 00 10 11 100 1由卡诺图得到它得逻辑表达式为: 由此得到逻辑电路为:4－7 用逻辑门设计一个多输出逻辑电路,输入为8421BCD 码,输出为3个检测信号。

数字电子技术基础第四章

&
G3
&
S=0，R=1：Qn+1=0
R
S=1，R=1：Qn+1=1(×)，
CP
S
CP回到0后状态不定输入端R、S通过与非门
作用于基精本品PPRT S触发器。
1R C1 1S R CP S
（三）同步RS触发器
2. 特征(tèzhēng)表
RS
00 01 10 11
Qn+1
Qn 1 0 1(×)
3. 特征方程
CP
电路连接的特点：第一个触发器的CP1端作为计数脉冲CP输入端，Q1与第二个触发器的CP2端相连，依次有Qi与CPi+1相连，触发器的输出Q4Q3Q2Q1代表四位二进制数。
精品PPT
4. 应用(yìngyòng)
二、主从(zhǔcóng)触发器
每一个CP下降沿，都会使Q的状态变化，Q4Q3Q2Q1代表四位二进制数，故称该电路为四位二进制计数器。
1. 逻辑(luójí)符号
输入信号：R、S（高有效）时钟输入：CP 异步置0、置1：RD、SD
（不受CP限制，低有效）输出信号：Q、Q
精品PPT
Q
Q
R 1R C1 1S S RD R CP S SD
2. 组成(zǔ chénɡ)及工作原理
组成：由两个同步RS触发器级联而成。
工作原理：
按照C同P步为高RS电触平发：器主的触功发能器翻输从转出触，A发、从B器触发器时的钟状C态P不直变接，作Q用状于态主保触持。
精品PPT
3. 状态(zhuàngtài)转换图
特征表
D
Qn+1
0
0
1
1

数字电子技术基础简明教程(第三版) 4-6章

抗干扰0 能1力极0 强；异步置0
只有置1
0
1、00 置不1用0
功能异不。步允置许1
3. T 型触发器
在CP作用下，当T = 0时保持状态不变，T =1 时状态翻转的电路，叫T 型时钟触发器。
Q
Q
1T C1
T Q n+1 功能 Q n1 T Q n TQ n
0 Q n 保持
T Qn
1 Q n 翻转 CP 下降沿时刻有效
56 引出端功能 14
VCC
98 7
地
特性表 SD D CP RD
3.C边P 沿D0 DR触1–D 发S–1D器Q主n0+1要特点同步注置0
4 2 3 1 10 12 11 13
–SD1 CP1 – S–D2 CP2 –
D1 RD1 D2 RD2
C1P
的11上升11 沿Q1(正n 边保沿同持)步(或置无下1效降) 沿(负边沿)触发；
2. CP = 1 时跟随。 (Qn1 D) 下降沿到来时锁存 (Qn1 Qn )
三、集成同步 D 触发器
1. TTL 74LS375
Q
G1 >1
R G3 &
Q
>1 G2
S & G4
R
1 S CP
G5 D
D1 CP1、2
D2
D3 CP3、4
D4
74LS375
1 4
1D0 1LE
7 1D1
9 12
换 (2)比较上述特性方程，得出给定触发器中输入
方
信号的接法。
法 (3)画出用给定触发器实现待求触发器的电路。
1. JK D
已有
因此，令J = K = D D

数字电子技术基础教材第四章答案

习题44－1 分析图P4－1所示的各组合电路，写出输出函数表达式，列出真值表，说明电路的逻辑功能。

解：图（a ）：1F AB =；2F A B =e ；3F AB = 真值表如下表所示： A B 1F2F3F0 0 0 1 0 0 1 0 0 1 1 0 1 0 0 111其功能为一位比较器。

A>B 时，11F =；A=B 时，21F =；A<B 时，31F = 图（b ）：12F AB AB F AB =+=；真值表如下表所示： A B 1F2F功能：一位半加器，1F 为本位和，2F 为进位。

图（c ）：1(0,3,5,6)(1,2,4,7)F M m ==∑∏2(0,1,2,4)(3,5,6,7)F M m ==∑∏真值表如下表所示：功能：一位全加器，1F 为本位和，2F 为本位向高位的进位。

图（d ）：1F AB =；2F A B =e ；3F AB =功能：为一位比较器，A<B 时，1F ＝1；A=B 时，2F ＝1；A>B 时，3F ＝14－2 分析图P4－2所示的组合电路，写出输出函数表达式，列出真值表，指出该电路完成的逻辑功能。

解：该电路的输出逻辑函数表达式为：100101102103F A A x A A x A A x A A x =+++因此该电路是一个四选一数据选择器，其真值表如下表所示：1A0AF0 0 0x 0 1 1x1 0 2x 1 13x4－3 图P4－3是一个受M 控制的代码转换电路，当M ＝1时，完成4为二进制码至格雷码的转换；当M ＝0时，完成4为格雷码至二进制的转换。

试分别写出0Y ,1Y ,2Y ,3Y 的逻辑函数的表达式，并列出真值表，说明该电路的工作原理。

解：该电路的输入为3x 2x 1x 0x ，输出为3Y 2Y 1Y 0Y 。

真值表如下：3x2x1x0x3Y2Y1Y0YM=10 0 0 0 0 0 0 0 0 0 0 1 0 0 0 1 0 0 1 0 0 0 1 1 0 0 1 1 0 0 1 0 0 1 0 0 0 1 1 0 0 1 0 1 0 1 1 1 0 1 1 0 0 1 0 1 01 1 0 0 1 0 0 M=0 1 0 0 0 1 1 1 1 1 0 0 1 1 1 1 0 1 0 1 0 1 1 0 0 1 0 1 1 1 1 0 1 11111 0 1 1 0 0 1 1 1 1 0 1 0 1 1 111111由此可得：1M =当时，33232121010Y x Y x x Y x x Y x x =⎧⎪=⊕⎪⎨=⊕⎪⎪=⊕⎩ 完成二进制至格雷码的转换。

数字电子技术第4章组合逻辑电路习题解答

解：用3线-8线译码器74LS138设计一个能对32个地址进行译码的译码器如图所示。
、已知8421BCD可用7段译码器，驱动日字LED管，显示出十进制数字。指出下列变换真值表中哪一行是正确的。（注：逻辑“1”表示灯亮）
D
C
B
A
a
b
c
d
e
f
g *
0
0
0
0
0
0
0
0
0
0
0
0
4
0
1
0
0
0
1
1
0
0
1
1
7
0
1
1
（1）试分析电路，说明决议通过的情况有几种。
（2）分析A、B、C、D四个人中，谁的权利最大。
习题图
解：（1）
（2）
ABCD
L
ABCD
L
0000
0001
0010
0011
0100
0101
0110
0111
0
0
0
1
0
0
1
1
1000
1001
1010
1011
1100
1101
1110
1111
0
0
0
1
0
1
1
1
(3)根据真值表可知，四个人当中C的权利最大。
3) 用与或非门实现。
解：（1）将逻辑函数化成最简与或式并转换成最简与非式。
根据最简与非式画出用与非门实现的最简逻辑电路：电路略。
(2 ）由上述卡偌图还可得到最简或与表达式：
即可用或非门实现。
（3）由上步可继续做变换：

数字电子技术基础教材第四章答案

习题44－1 分析图P4－1所示得各组合电路,写出输出函数表达式,列出真值表,说明电路得逻辑功能。

解:图(a):;;真值表如下表所示:A B0 0 0 1 00 1 0 0 11 0 1 0 01 1 0 1 0其功能为一位比较器。

A>B时,;A=B时,;A<B时,图(b):真值表如下表所示:A B0 0 0 00 1 1 0功能:一位半加器,为本位与,为进位。

图(c):真值表如下表所示:功能:一位全加器,为本位与,为本位向高位得进位。

图(d):;;功能:为一位比较器,A<B时,＝1;A=B时,＝1;A>B时,＝14－2 分析图P4－2所示得组合电路,写出输出函数表达式,列出真值表,指出该电路完成得逻辑功能。

解:该电路得输出逻辑函数表达式为:因此该电路就是一个四选一数据选择器,其真值表如下表所示:0 00 11 01 14－3 图P4－3就是一个受M控制得代码转换电路,当M＝1时,完成4为二进制码至格雷码得转换;当M＝0时,完成4为格雷码至二进制得转换。

试分别写出,,,得逻辑函数得表达式,并列出真值表,说明该电路得工作原理。

解:该电路得输入为,输出为。

真值表如下:M=1 0 0 0 0 0 0 0 00 0 0 1 0 0 0 10 0 1 0 0 0 1 10 0 1 1 0 0 1 00 1 0 0 0 1 1 00 1 0 1 0 1 1 10 1 1 0 0 1 0 10 1 1 0 0 1 0 0 M=0 1 0 0 0 1 1 1 11 0 0 1 1 1 1 01 0 1 0 1 1 0 01 0 1 1 1 1 0 11 1 0 0 1 0 0 01 1 0 1 1 0 0 11 1 1 0 1 0 1 11 1 1 1 1 0 1 0由此可得:完成二进制至格雷码得转换。

完成格雷码至二进制得转换。

4－4 图P4－4就是一个多功能逻辑运算电路,图中,,,为控制输入端。

数字电子技术基础教材第四章答案

数字电子技术基础教材第四章答案习题44—1分析图P4—1所示的各组合电路，写出输出函数表达式，列出真值表，说明电路的逻辑功真值表如下表所示:其功能为一位比较器。

A>B时，F i i ；A=B时，F2 1 ；A<B 时，F3 1 图（b） : F, AB AB; F2 AB 真值表如下表所示：功能：一位半加器，F,为本位和，图(C): F, M (0,3,5,6)m(1,2,4,7)F2为进位。

F2M(0,1,2,4) m(3,5,6,7)真值表如下表所示:位的进位。

图（d） : F i AB ；F2 AeB ；F3 AB功能：为一位比较器，A<B时，F i = 1 ；A=B时，F2 = 1 ；A>B 时，F3 = 14—2分析图P4 —2所示的组合电路，写出输出函数表达式，列出真值表，指出该电路完成的逻辑功能。

^1 理0解：该电路的输出逻辑函数表达式为:A )A J X。

AA)X I AA Q X ?A 1A 0X 3如下表所示:AA 0F0 0 X O0 1 X 1 1 0 X 2 11X 30 12 3 X XX X因此该电路是一个四选一数据选择器，其真值表4-3图P4—3是一个受M控制的代码转换电路，当M = 1时，完成4为二进制码至格雷码的转换；当M = 0时，完成4为格雷码至二进制的转换。

试分别写出Y°,Y,Y2,Y3的逻辑函数的表达式，并列出真值表，说明该电路的工作原理。

表如下:0 1 0 0 0 1 1 00 1 0 1 0 1 1 10 1 1 0 0 1 0 10 1 1 0 0 1 0 0 M=0 1 0 0 0 1 1 1 11 0 0 1 1 1 1 01 0 1 0 1 1 0 01 0 1 1 1 1 0 11 1 0 0 1 0 0 01 1 0 1 1 0 0 11 1 1 0 1 0 1 11 1 1 1 1 0 1 0丫3 30时,X3X3X3X3X2X2X2X i 丫2X i X o £Y完成格雷码至二进制的转换4— 4图P4— 4是一个多功能逻辑运算电路，图中S 3,S 2, S i, S o为控制输入端。

数字电子技术基础简明教程课件第4章_触发器

数字电子技术基础简明教程课件第4章_触发器第4章触发器概述4.1基本触发器4.1.1用与非门组成的基本触发器4.1.2用或非门组成的基本触发器4.1.3集成基本触发器4.2同步触发器1、时钟电平控制，无约束问题在CP=1期间，若D=1，则Qn+1=1；若D=0，则Qn+1=0，即根据输入信号D取值不同，触发器既可以置1，也可以置0。

由于电路是在同步RS触发器基础上经过改进得到的，所以约束问题不存在。

2、CP=1时跟随，下降沿到来时才锁存 CP=1期间，输出端随输入端的变化而变化；只有当CP脉冲下降沿到来时才锁存，锁存的内容是CP下降沿瞬间D的值。

集成同步D 触发器引脚图4.3.1边沿D触发器一、电路组成及工作原理二、集成边沿D触发器1、D的逻辑表达式二、集成边沿JK触发器三、边沿JK 触发器的主要特点1、CP边沿（上升沿或下降沿）触发在CP脉冲上升沿（或下降沿）时刻，触发器按照特性方程的规定转换状态，其他时间里，J、K不起作用。

2、抗干扰能力强因为只在触发沿甚短的时间内触发，其他时间输入信号对触发器不起作用，保证信号的可靠接收。

3、功能齐全，使用灵活方便具有置1、置0、保持、翻转四种功能。

二、主要特点三、集成同步D触发器 1.TTL：74LS375CPDQG1QG3R&&SG2G41>1>1G5RS+VCC74LS3751D0 1LE1D12D02LE2D11Q01Q01Q11Q12Q02Q02Q12Q1147912152 36510111413Q1Q1Q2Q2Q3Q3Q4Q4––––D1CP1、2D2D3CP3、4D48162.CMOS：CC4042CDG1QG3G2G41TGQTG111CG5G6CP11=1POL0CPCPCP CP1CPCPCP=1?保持CP=0?DCP=1?DCP=0?保持POL＝1时，CP＝1有效，锁存的内容是CP下降沿时刻D的值；POL＝0时，CP＝0有效，锁存的内容是CP上升沿时刻D的值。

数字电子技术基础简明教程第三版

注意
置 0 端 RD 和置 1 端 SD 低电平有效。
禁用 RD = SD = 0。
称约束条件
EXIT
[例] 设下图中触发器初始状态为 0，试相应输入波形画出 Q 和 Q 旳波波形形。分析举例
RD R
Q RD
SD S
Q SD
保持置 0保持置 1 初态为 0，故保持为 0。
解：
Q
Q
EXIT
(二)基本 RS 触发器旳两种形式
EXIT
一、基本 RS 触发器 Basic Flip - Flop
(一)由与非门互正构补常输工成出作旳端时基，，本 RS 触发器
1. 电路构它造们及旳逻输辑出符号状态相反。
Q
Q
Q
Q
低电平有效
SR
G1
G2
SD
RD
SD 信号输入端 RD
置1端，也置0端，也称置位端。称复位端。 S 即 Set R 即 Reset
触 CP 上升沿(或下降沿)时刻翻转。
发
这种触发方式称为边沿触发式。
器
EXIT
主从触发器和边沿触发器有何异同？
相
只能在 CP 边沿时刻翻转，所以都克服了
同
处空翻，可靠性和抗干扰能力强，应用范围广。
电路构造和工作原理不同，所以电路功能相不同。为确保电路正常工作，要求主从 JK 触异处发器旳 J 和 K 信号在 CP = 1 期间保持不变；而
Q
Q
Q
Q
1S C1 1R
1D C1
CP D CP
同步 D 触发器功能表
D
CP D Qn+1 ❖ 阐
明
称为 D 功能

数字电子技术基础简明教程第4章触发器PPT课件

R S Qn 000 001 010 011 100 101 110 111
Qn＋1 × × 0 0 1 1 0 1
说明触发器状态不定
触发器置0 触发器置1 触发器保持原状态不变
(4-12)
基本RS触发器的特性表
R S Qn
000 001 010 011 100 101 110 111
Qn+1
0 1 1 1 0 0 不用不用
第4章触发器
(4-1)
第一部分
整体概述
THE FIRST PART OF THE OVERALL OVERVIEW, PLEASE SUMMARIZE THE CONTENT
第4章触发器
概述 4.1 基本触发器 4.2 同步触发器 4.3 边沿触发器 4.4 触发器的电气特性
(4-3)
概述
&
01
1
11
不变
S1
1R
③R=1、S=1时：根据与非门的逻辑功能不难推知，触发器保持原有状态不变，即原来的状态被触发器存储起来，这体现了触发器具有记忆能力。
(4-9)
？ Q 1
1Q
&
&
S0
0R
SR 10 01 11 00
Q 0 1 不变不定
④R=0、S=0时：Q=Q=1，不符合触发器的逻辑关系。并且由于与非门延迟时间不可能完全相等，在两输入端的0同时撤除后，将不能确定触发器是处于1状态还是0状态。所以触发器不允许出现这种情况，这就是基本RS触发器的约束条件。
Q RQ
逻辑符号有两个输出端，一个无小圆圈，为Q 端，一个有小圆圈，为Q端。
(4-6)
二、工作原理

数字电子技术基础第4章

Thanks!

4.4.1 竞争-冒险现象及其成因

将门电路的两个输入信号同时向相反的逻辑电平跳变的现象称为竞争。由于竞争而在电路输出端可能产生尖峰脉冲的现象称为竞争-冒险。图4.4.1 由于竞争而产生的尖峰脉冲
图4.4.2
2线－4线译码器中的竞争－冒险现象（a）电路图（b）电压波形图
4.4.2 检查竞争-冒险现象的方法
液晶优点：功耗极小。缺点：亮度差，响应速度低。
A=0, 不工作 A=1，工作
图4.3.14 用异或门驱动液晶显示器（a）电路（b）电压波形
2. BCD –七段显示译码器
图4.3.15
BCD－七段显示译码器的卡诺图
LT’：灯测试输入 RBI’：灭零输入 BI’/RBO’灭灯输入/灭零输出
图4.3.16

在将两个多位二进制数相加时，除了最低位以外，每一位都应该考虑来自低位的进位，即将两个对应位的加数和来自低位的进位3个数相加。这种运算称为全加，所用的电路称为全加器。
图4.3.26
全加器的卡诺图
图4.3.27 双全加器74LS183 （a）1/2逻辑图（b）图形符号
二、多位加法器

1、串行进位加法器（速度慢）
复习思考题

R4.3.3 用4线-16线译码器（输入为A3、A2、A1、 A0，输出为Y’0~Y’15）能否取代图4.3.20中的3 线-8线译码器？如果可以取代，那么电路应如何连接？ R4.3.4 数据选择器输入数据的位数和输入地址的位数之间应满足怎样的定量关系？ R4.3.5 如果用同样的一个4选1数据选择器产生同样的一个三变量逻辑函数，电路接法是否是唯一的？

数字电子技术第四章(教案)触发器

《数字电子技术》教案第4章触发器（a）电路结构（b）逻辑符号图4-1 与非门组成的基本RS触发器（1）当1Q=，0Q=时，称为触发器的1状态。

（2）当0Q=，1Q=时，称为触发器的0状态。

4.2.2基本RS触发器的逻辑功能如表4-1所示为基本RS触发器的特性表（逻辑功能表），其中新的稳定状态1n Q+不仅与输入信号有关，而且与触发器接收输入信号前的原状态n Q有关。

表4-1 “与非门”组成的基本RS触发器特性表R S现态n Q次态1n Q+说明0 001××状态不定，不允许0 1010置01 00111置11 10101保持原状态在基本RS触发器中，输入信号直接加在输出门上，所以输入信号在全部作用时间里（即S或R为0的全部时间），都能直接改变输出门Q或Q的状态。

（1）当0R =，1S =时，输出0Q =，R 端称为直接复位端。

（2）当0S =，1R =时，输出1Q =，S 端称为直接置位端。

4.3同步触发器4.3.1同步 R S 触发器只有在CP 端上出现时钟脉冲时，触发器的状态才能变化，此时触发器状态的改变与时钟脉冲同步，所以又称这类触发器为同步触发器。

如图4-2所示为同步RS 触发器的电路结构及逻辑符号图。

（a ）电路结构（b ）逻辑符号图4-2 同步RS 触发器与基本RS 触发器相比，同步RS 触发器增加了时钟控制端口，以实现对触发器状态转换的时间控制。

由图4-2（a ）可知，该电路由两个部分组成，一个是由与非门1G ，2G 组成的基本触发器；另一个是在基本触发器的基础上多加两个与非门3G ，4G 组成的输入控制电路。

其中，3G ，4G 是由时钟脉冲CP 控制的，具有时钟脉冲控制的触发器又称为时钟触发器。

图4-2（a ）所示的时钟脉冲为高电平有效，即触发器在CP 1=期间接收输入信号，在CP 0=时状态保持不变。

1．同步RS 触发器的逻辑功能（1）当CP 0=时，3G 和4G 被封锁，不管R 端和S 端的信号如何变化，输出都为1，触发器保持原状态不变，即1n n Q Q +=。

数字电子技术第4章

③若A3<B3 或A3=B3，A2<B2 或A3=B3，A2=B2,A1<B1 或A3=B3，A2=B2,A1=B1,A0<B0
则FA=B=1 即A=B 则FA>B=1，即A>B 则FA<B1，即A<B
数字电子技术第4章
4.1 组合逻辑电路分析
数字电子技术第4章
4.1 组合逻辑电路分析
注意： ①利用级连端可方便地将4位数值比较器级连成8位数值比较器，如
7448 功能介绍： ① ② ③ ④ ⑤ a~g（输出）—有内部上拉电阻（2K）→2mA 为增大输出电流→可外接上拉电阻； ⑥
数字电子技术第4章
4.1 组合逻辑电路分析
【例】：将“005.600”显示为“ 5.6 ”
数字电子技术第4章
4.1 组合逻辑电路分析
§4.1.4 数值比较器
功能：比较两个数的大小或是否相等。 1． 1位数值比较器
A B FA>B FA=B FA<B 00010 01001 10100 11010
数字电子技术第4章
2. 多位数值比较器图4-1-24是带级连输入的 4位数值比较器；
数字电子技术第4章
4.1 组合逻辑电路分析
工作原理：
①若A3=B3，A2=B2，A1=B1，A0=B0
②若A3>B3 或A3=B3，A2>B2 或A3=B3，A2=B2，A1>B1 或A3=B3，A2=B2,A1=B1,A0>B0
4.2 组合逻辑电路设计
设计：根据逻辑功能的要求及器件资源情况，设计出实现该功能的最佳电路。
器件资源：
SSI门电路 MSI器件可编程逻辑器件（第八章）
§4.2.1采用SSI的组合逻辑电路设计

数字电子技术基础简明教程第四章

数字电子技术基础-第4章--

数字电子技术基础第四章习题及参考答案

数字电子技术基础教材第四章答案

数字电子技术基础第四章

数字电子技术基础简明教程(第三版) 4-6章

数字电子技术基础教材第四章答案

数字电子技术第4章组合逻辑电路习题解答

数字电子技术基础教材第四章答案

数字电子技术基础教材第四章答案

数字电子技术基础简明教程课件第4章_触发器

数字电子技术基础简明教程第三版

数字电子技术基础简明教程第4章触发器PPT课件

数字电子技术基础 第4章

数字电子技术第四章(教案)触发器

数字电子技术第4章

数字电子技术基础第4章