数字电子技术基础简明教程第四章
相关主题
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
第四章 触发器
一、基本要求
1. 有两个稳定的状态(0、1)，以表示存储内容； 2. 能够接收、保存和输出信号。 二、现态和次态
1. 现态： Q n 触发器接收输入信号之前的状态。 2. 次态： Q n1 触发器接收输入信号之后的状态。
三、分类
1. 按电路结构和工作特点：基本、同步、边沿。
2. 按逻辑功能分：RS、JK、D 和 T(T )。
1R
4
1SA
1Q
1SB 2R
74279
2Q
7
233SRSA74LS2793Q 9
3SB 4R
4Q 13
4S
8
Q1 Q2 Q3 Q4
10
4.2 同步触发器
4.2.1 同步 RS 触发器 同步触发器：触发器的工作状态不仅受输入端 (R、S)
控制，而且还受时钟脉冲(CP) 的控制。 CP (Clock Pulse): 等周期、等幅的脉冲串。
1 0 0 置0 1 1 不用 不许 2. 问题：输入电平直接控制输
Q n+1= S + RQ n
RS 0 约束条件
出状态，使用不便，抗干扰能 力差；R、S 之间有约束。
8
4.1.3 集成基本触发器
一、CMOS 集成基本触发器
1. 由与非门组成：CC4044
EN
R&
1
TG Q
EN
&
S
EN
EN 1
Q=1
“置 0”或“复位” (Reset)
S 0, R 1 Q = 1 1 态
Q=0
“置 1”或“置位” (Set)
Q SQ S R1
Q RQ S R 0 Q和Q 均为UH
R 先撤消： 1 态
Q= Q
S 先撤消： 0 态
“保持” 信号同时撤消：状态不定
QQ
(随机)3
简化波形图
状态翻转过程需要一定的延迟时间, Q
基本 RS 触发器：S — 直接置位端； (不受 CP 控制) R — 直接复位端。
同步触发器： 同步 RS 触发器 同步 D 触发器
11
一、电路组成及工作原理
1. 电路及逻辑符号
Q
Q
Q
Q
Q
Q
G1 & S
G3 &
& G2
R & G4
S CP R S CP R
S C1 R S CP R
S CP R
2. 工作原理
Q
如 1 0，延迟时间为 tPHL；
0 1，延迟时间为 tPLH 。 由于实际中翻转延迟时间相对于脉
G1 &
&
信信号号同不时同撤时消撤,出
冲的宽度和周期很小，故可视为0。 现消S不，确状定态状确R态定 设触发器初始状态为0：
S
S
R
R
Q
Q
Q
Q
4
三、现态、次态、特性表和特性方程
1. 现态和次态
现态Qn：触发器接收输入信号之前的状态。
次态Qn：触发器接收输入信号之后的新状态。
2. 特性表和特性方程
特性表
R S Qn 00 0 00 1 01 0 01 1 10 0
Q n+1
0 1 1 1 0
简化特性表
Q n+1
RS 00
Q n+1 Q n 保持
RS Qn 00
01
11
10
0 1 1 置1 0 0 1
0
10 11
0 置0
不用 不允许
00 1 0 置0
0 1
不用 不用
不许
Qn1SRQn
RS0 约束条件
CP = 1期间有效 二、主要特点
1. 时钟电平控制 CP = 1 期间接受输入信号； CP = 0 期间输出保持不变。 （抗干扰能力有所增强）
2. RS 之间有约束
13
4.2.2 同步 D 触发器
一、电路组成及工作原理
Q
Q
SD,RD
R1,S0 RS1
Qn1 0,Qn1 1 “置 0”
Qn1、 Qn1均为 UL “不允许”
若高电平同时撤消，则状态不定。
7
Q
G1 >1
Q 波S
>1 G2
形 图
R
Q
R
S
Q
三、特性表和特性方程 四、基本 RS 触发器主
R S Q n+1
要特点
0 0 Q n 保持 1. 优点：结构简单，
0 1 1 置 1 具有置 0、置 1、保持功能。
Q
G1 >1
R G3 &
Q
>1 G2
S & G4
R
1 S CP
G5 D
D1 CP1、2
D2
D3 CP3、4
D4
74LS375
1 4
1D0 1LE
7 1D1
9 12
2D0 2LE
15ຫໍສະໝຸດ Baidu2D1
+VCC
16
1Q0 1Q0 1Q1 1Q1 2Q0 2Q0 2Q1 2Q1
1
1
1
0
10 1 0 1 1 0 不用
Q n+1= S + RQ n
1 1 1 不用
特性方程 RS 0 约束条件 5
[例]
R
S
Q Q
R
S
Q
Q
6
4.1.2 由或非门组成
一、电路及符号
Q
G1 >1
Q
>1 G2
QQ RS
二、工作原理
RS0
R
S
RS
Qn1Qn,Qn1Qn “保持”
R0,S1 Qn1 1,Qn1 0 “置 1”
8
Q1 Q2 Q3 Q4
内含 4 个基本 RS 触发器
2. 由或非门组成：CC4043(略)
9
二、TTL 集成基本触发器
74279、74LS279
Q
&
&
S
R
Q
&
&
RSSRSRSSRS––––––––––11233412341212
1 2 3 5 6 10 11 12 14 15
S1 S2
R
+VCC 16
3. 其他： TTL 和 CMOS，分立和集成。
1
4.1 基本触发器
4.1.1 由与非门组成
一、电路及符号
Q
01
G1 &
10
S
Q 01
& G2
R 10
QQ SR SR
Q=0 0态
Q=1
Q=1 1态
Q=0
2
二、工作原理
Q
01
G1 &
10
S
Q 01
&
G2
R 10
S 1, R 0 Q = 0 0 态
Qn1SRQn
D DQn D
（CP = 1期间有效） 简化电路：省掉反相器。
二、主要特点
G1 & S
& G2 R
G3 & S
& G4 R
1
CP
D
1. 时钟电平控制，无约束问题； 2. CP = 1 时跟随。 (Qn1 D) 下降沿到来时锁存 (Qn1 Qn)
14
三、集成同步 D 触发器
1. TTL 74LS375
1
EN
+VCC
R三RSSRSRSSRS0011––––––––––11233412341212态S0101111111235610245RES01111N锁1112233344RSSRSRSSRS存ABAB74Q不17触Q10LZ64n用2S发n+7219器79高1234特保不QQQQ置置注阻性允1479持10态3表许
当 CP = 0 SR1
曾用符号
Qn1 Qn
国标符号
保持
当 CP = 1 SCP S1S RCP R1R
与基本 RS 触发器功能相同
12
特性表：
特性方程:
CP R S 0
100 100 101 101 110 1 10 111 111
Q n Q n+1 注
Q n 保持
0 1
0 1
保持
01 1 1 置1
一、基本要求
1. 有两个稳定的状态(0、1)，以表示存储内容； 2. 能够接收、保存和输出信号。 二、现态和次态
1. 现态： Q n 触发器接收输入信号之前的状态。 2. 次态： Q n1 触发器接收输入信号之后的状态。
三、分类
1. 按电路结构和工作特点：基本、同步、边沿。
2. 按逻辑功能分：RS、JK、D 和 T(T )。
1R
4
1SA
1Q
1SB 2R
74279
2Q
7
233SRSA74LS2793Q 9
3SB 4R
4Q 13
4S
8
Q1 Q2 Q3 Q4
10
4.2 同步触发器
4.2.1 同步 RS 触发器 同步触发器：触发器的工作状态不仅受输入端 (R、S)
控制，而且还受时钟脉冲(CP) 的控制。 CP (Clock Pulse): 等周期、等幅的脉冲串。
1 0 0 置0 1 1 不用 不许 2. 问题：输入电平直接控制输
Q n+1= S + RQ n
RS 0 约束条件
出状态，使用不便，抗干扰能 力差；R、S 之间有约束。
8
4.1.3 集成基本触发器
一、CMOS 集成基本触发器
1. 由与非门组成：CC4044
EN
R&
1
TG Q
EN
&
S
EN
EN 1
Q=1
“置 0”或“复位” (Reset)
S 0, R 1 Q = 1 1 态
Q=0
“置 1”或“置位” (Set)
Q SQ S R1
Q RQ S R 0 Q和Q 均为UH
R 先撤消： 1 态
Q= Q
S 先撤消： 0 态
“保持” 信号同时撤消：状态不定
(随机)3
简化波形图
状态翻转过程需要一定的延迟时间, Q
基本 RS 触发器：S — 直接置位端； (不受 CP 控制) R — 直接复位端。
同步触发器： 同步 RS 触发器 同步 D 触发器
11
一、电路组成及工作原理
1. 电路及逻辑符号
Q
Q
Q
Q
Q
Q
G1 & S
G3 &
& G2
R & G4
S CP R S CP R
S C1 R S CP R
S CP R
2. 工作原理
Q
如 1 0，延迟时间为 tPHL；
0 1，延迟时间为 tPLH 。 由于实际中翻转延迟时间相对于脉
G1 &
&
信信号号同不时同撤时消撤,出
冲的宽度和周期很小，故可视为0。 现消S不，确状定态状确R态定 设触发器初始状态为0：
S
S
R
R
Q
Q
Q
Q
4
三、现态、次态、特性表和特性方程
1. 现态和次态
现态Qn：触发器接收输入信号之前的状态。
次态Qn：触发器接收输入信号之后的新状态。
2. 特性表和特性方程
特性表
R S Qn 00 0 00 1 01 0 01 1 10 0
Q n+1
0 1 1 1 0
简化特性表
Q n+1
RS 00
Q n+1 Q n 保持
RS Qn 00
01
11
10
0 1 1 置1 0 0 1
0
10 11
0 置0
不用 不允许
00 1 0 置0
0 1
不用 不用
不许
Qn1SRQn
RS0 约束条件
CP = 1期间有效 二、主要特点
1. 时钟电平控制 CP = 1 期间接受输入信号； CP = 0 期间输出保持不变。 （抗干扰能力有所增强）
2. RS 之间有约束
13
4.2.2 同步 D 触发器
一、电路组成及工作原理
Q
Q
SD,RD
R1,S0 RS1
Qn1 0,Qn1 1 “置 0”
Qn1、 Qn1均为 UL “不允许”
若高电平同时撤消，则状态不定。
7
Q
G1 >1
Q 波S
>1 G2
形 图
R
Q
R
S
Q
三、特性表和特性方程 四、基本 RS 触发器主
R S Q n+1
要特点
0 0 Q n 保持 1. 优点：结构简单，
0 1 1 置 1 具有置 0、置 1、保持功能。
Q
G1 >1
R G3 &
Q
>1 G2
S & G4
R
1 S CP
G5 D
D1 CP1、2
D2
D3 CP3、4
D4
74LS375
1 4
1D0 1LE
7 1D1
9 12
2D0 2LE
15ຫໍສະໝຸດ Baidu2D1
+VCC
16
1Q0 1Q0 1Q1 1Q1 2Q0 2Q0 2Q1 2Q1
1
1
1
0
10 1 0 1 1 0 不用
Q n+1= S + RQ n
1 1 1 不用
特性方程 RS 0 约束条件 5
[例]
R
S
Q Q
R
S
Q
Q
6
4.1.2 由或非门组成
一、电路及符号
Q
G1 >1
Q
>1 G2
QQ RS
二、工作原理
RS0
R
S
RS
Qn1Qn,Qn1Qn “保持”
R0,S1 Qn1 1,Qn1 0 “置 1”
8
Q1 Q2 Q3 Q4
内含 4 个基本 RS 触发器
2. 由或非门组成：CC4043(略)
9
二、TTL 集成基本触发器
74279、74LS279
Q
&
&
S
R
Q
&
&
RSSRSRSSRS––––––––––11233412341212
1 2 3 5 6 10 11 12 14 15
S1 S2
R
+VCC 16
3. 其他： TTL 和 CMOS，分立和集成。
1
4.1 基本触发器
4.1.1 由与非门组成
一、电路及符号
Q
01
G1 &
10
S
Q 01
& G2
R 10
QQ SR SR
Q=0 0态
Q=1
Q=1 1态
Q=0
2
二、工作原理
Q
01
G1 &
10
S
Q 01
&
G2
R 10
S 1, R 0 Q = 0 0 态
Qn1SRQn
D DQn D
（CP = 1期间有效） 简化电路：省掉反相器。
二、主要特点
G1 & S
& G2 R
G3 & S
& G4 R
1
CP
D
1. 时钟电平控制，无约束问题； 2. CP = 1 时跟随。 (Qn1 D) 下降沿到来时锁存 (Qn1 Qn)
14
三、集成同步 D 触发器
1. TTL 74LS375
1
EN
+VCC
R三RSSRSRSSRS0011––––––––––11233412341212态S0101111111235610245RES01111N锁1112233344RSSRSRSSRS存ABAB74Q不17触Q10LZ64n用2S发n+7219器79高1234特保不QQQQ置置注阻性允1479持10态3表许
当 CP = 0 SR1
曾用符号
Qn1 Qn
国标符号
保持
当 CP = 1 SCP S1S RCP R1R
与基本 RS 触发器功能相同
12
特性表：
特性方程:
CP R S 0
100 100 101 101 110 1 10 111 111
Q n Q n+1 注
Q n 保持
0 1
0 1
保持
01 1 1 置1