信号完整性的端接匹配问题探讨

信号完整性的端接匹配问题探讨
作者：王海娜张巍苏闯
来源：《数字技术与应用》2014年第05期
摘要：在实际的高速电路设计中，实际信号往往和理想中期望得到的波形有差异，包含了一些不希望看到的波形，甚至完全不同，这些都是信号完整性问题导致的。

信号完整性的噪声问题可归结为以下四类问题：反射，串扰，地弹和EMI。

本文对引起信号完整性问题的端接匹配问题进行了初步的分析和研究，给出了一些改善的简单方法。

关键词：高速电路 hyperlynx 匹配仿真
中图分类号：TN41 文献标识码：A 文章编号：1007-9416（2014）05-0224-02
二十多年前，人们还处在一个低速的时代，电子产品的设计及制造工程师们所关心的内容只是如何布通所有的信号线及如何将产品完好封装，互连线还影响不到系统的性能；随着电子产业的高速发展，电子产品必然向高速度、高密度、高功耗的方向前进，按照传统理论设计好的产品，一旦提高系统的时钟频率，便会出现信号完整性问题，导致整个系统无法正常工作。

信号完整性的噪声问题可归结为以下四类问题：反射，串扰，地弹和EMI。

对信号完整性问题的研究起步于上世纪90年代，相应的针对信号完整性问题的软件和测试装置也逐渐面世，本文主要针对电路中的反射问题，利用hype
rlynx仿真软件初步探讨解决方法。

1 信号完整性中的反射
反射是指当传输线的特性阻抗与负载阻抗不匹配时信号到达接收端后有一部分能量将沿着传输线反射回去，使得信号波形发生畸变，甚至出现信号的过冲和下冲。

信号如果在传输线上来回反射，就会产生振铃和环绕振荡。

减小或消除反射的方法是根据传输线的特性阻抗在其发送端或终端进行阻抗匹配，从而使源反射系数或负载反射系数为零。

2 仿真软件HyperLynx介绍
Mentor Graphics公司的HyperLynx 软件是业界应用最为普遍的高速PCB仿真工具之一，它提供了工程化的高速PCB信号完整性与电磁兼容性分析环境，包含前仿真环境（LineSim），后仿真环境（BoardSim）及多板分析功能，可以帮助设计者对电路板上频率低至几十兆赫兹，高达千兆赫兹（GHz）以上的网络进行信号完整性与电磁兼容性仿真分析。

其操作界面友好度非常高，易学易用，因此得到很多工程师的青睐。

3 改善反射的端接策略及仿真分析
如图1，初始仿真参数设置如下：驱动器选择为简单模型“CMOS，
3.3V，FAST”，传输线选择为微带线，特性阻抗为50Ω，激励频率为100MHz，仿真电压的测试点加在传输线的末端。

图2所示为初始情况下的仿真波形。

从图中可以看出，反射形成的过冲电压达到
4.505V，下冲电压达到2.785V，这在实际电路中会引起严重的信号完整性问题。

3.1 源端串联端接
源端串联端接是在驱动器和传输线源端之间接入一个电阻。

驱动器的内阻和这个接入的电阻必须与传输线的特性阻抗相匹配。

这样，使得源端的反射系数为零，进而抑制从负载端反射回来的信号，消除信号的二次反射。

下面我们通过仿真来分析上述理论。

如图3所示，在传输线的前端串联端接40.1Ω的电阻。

从图4中可以看出过冲电压和下冲电压分别约为3.538V和3.269V，信号完整性问题有了明显的改善。

3.2 远端并联端接
这种端接方式是在负载端加入一个下拉到地的电阻来实现阻抗匹配的。

其值应和传输线的特性阻抗相当，这样，就可以使负载端的反射系数接近于零，进而减小一次反射。

采用这种端接方式的条件是驱动端必须能够提供输出高电平时的驱动电流，以保证通过端接电阻的高电平能满足门限电压的要求。

如图5所示，在传输线末端并联端接48.2Ω电阻。

从图6中得知过冲电压和下冲电压分别为3.215V和2.892V。

过冲电压低于驱动电压3.3V，这正是因为端接电阻直流损耗造成的。

4 反射的端接策略小结
通过上面的仿真分析，我们可以知道，当使用端接技术时，信号波形中的过冲和下冲会有明显的改善，各种端接策略都不同程度地抑制了信号反射的发生。

但是我们也看到，不同的端接策略对信号的影响是不同的，因此在选择端接策略时，应根据对信号质量要求的综合考虑，这样才能得到较好的端接效果。

造成反射的原因很多，不合理的走线方式、拓扑策略不当、电源平面和地平面上由于过孔等造成的不连续等都会造成反射现象的发生，产生信号完整性问题。

由于仿真条件限制，这里我们只提出一些改善的简单方法，以尽量减小反射问题的发生，其中还有很多的不足之处，有待于在今后的学习中深入的研究和体会。