微型计算机系统 (3)

复位时寄存器初值
标志寄存器 指令指针（IP ） CS寄存器 DS寄存器 SS寄存器 清零 0000H FFFFH 0000H 0000H 0000H 空 0000H
•
•
从右表中看到，在复位的时候，代码段寄存 器CS和指令指针寄存器IP分别初始化为 FFFFH和0000H。所以在复位之后再重新启 动时，便从内存的FFFF0H处开始执行指令。 因此，一般在FFFF0H处存放一条无条件转移 指令，转移到系统程序的入口处。这样，系 统一旦启动，便自动进入系统程序。
地址加法器 器 16位
运算寄存器
ALU
执行部分控制电路
8位
1
2
3
4
5
6
指令队列缓冲器
标志
执行部件（EU）
总线接口部件（BIU）
总线接口部件BIU
总线接口部件由下列各部分组成： • 四个段地址寄存器，即 CS——16位的代码段寄存器， DS——16位的数据段寄存器， ES——16位的扩展段寄存器， SS—一16位的堆栈段寄存器； • 16位的指令指针寄存器IP； • 20位的地址加法器； • 6字节的指令队列； • 输入输出控制电路。
• 总线接口部件的功能是负责与存储器、I/O 端口传送数据。 • 执行部件的功能就是负责指令的执行。
8086 CPU编程结构图
20位 通用 寄存器 AH BH CH DH SP BP DI SI 16位 AL BL CL DL CS DS SS ES IP 内部暂存器 输入/输出 控制 电路 外部 总线 ∑
8086的公用引脚信号
• • • • • • • • • • GND、VCC 地和电源 AD15～AD0地址／数据复用引脚 A19/S6～A16/S3（Address/Status）地址／状态复用引脚 BHE /S7高８位数据总线允许／状态复用引脚 NMI（Non-Maskable Interrupt）非屏蔽中断输入引脚 INTR（Interrupt Request）可屏蔽中断请求信号输入 （Read）读信号输出 RD CLK（Clock）时钟输入 RESET（Reset）复位信号输入 READY（Ready）“准备好”信号输入
第3章
8086微处理器
教学重点
• • • • • 8086/8088的编程结构 引脚信号 工作模式 8086/8088的总线操作与时序 8086/8088的I/O组织
教学要求
• • • • • • • • 理解微处理器的内、外部逻辑结构 了解8086/8088的功能结构 理解各个寄存器组织方式和I/O组织方式 理解存储器的地址空间与寻址的概念 了解数据的存储格式，理解存储器分段的概念 熟练掌握物理地址的形成方法 掌握信息的分段存储与段寄存器之间的关系 理解8086/8088的引脚定义和两种系统组织方式（最大模 式和最小模式） • 理解时序的概念 • 了解8086/8088的典型总线时序及其分析方法
ES寄存器 指令队列 其他寄存器
最小模式下的总线读操作时序图
8086 最小模式下写周期时序
最大模式下的总线读操作时序
最大模式下的写操作时序
空操作时序
• 只有在CPU和内存及I/O接口之间传输数据时，CPU才执 行总线周期；CPU在不执行总线周期时，总线接口部件就 不和总线打交道，此时，进入总线空闲周期。 • 总线空闲周期中，状态信息S6～S3和前一个总线周期 （可能为读周期，也可能是写周期）的一样。如果前面一 个总线周期是写周期，地址／数据复用引脚上还会在空闲 周期中继续驱动前一个总线周期的数据AD15～AD0。如 果前面一个总线周期是读周期，则AD15～AD0在空闲周 期中处于高阻状态。 • 在空闲周期中，尽管CPU对总线进行空操作，但在CPU内 部，仍然进行着有效的操作。比如执行某个运算，在内部 寄存器之间传输数据等，按照8086编程结构，可以想到这 些动作都是由执行部件进行的。实际上，总线空操作是总 线接口部件对执行部件的等待。
2 1 0 1 0
8086在最大模式下的典型配置
3.1 8086CPU的基本操作时序
• • • • • • 系统的复位和启动操作； 暂停操作； 总线操作； 中断操作； 最小模式下的总线保持； 最大模式下的总线请求/允许。
系统的复位和启动操作
• • 8086的复位和启动操作是通过RESET引脚上 的触发信号来实现的。 8086要求复位信号RESET起码维持４个时钟 周期的高电平，如果是初次加电引起的复位， 则要求维持不小于50微秒的高电平。 当RESET信号一进入高电平，8086 CPU就 会结束现行操作，并且，只要RESET信号停 留在高电平状态，CPU就维持在复位状态。 在复位状态，CPU各内部寄存器都被设为初 值。
TEST （Test）测试信号输入
•
•
MN/ MX
最小／最大模式控制信号输入
8086的最小模式下的专用引脚
• • • •
•
INTA （Interrupt Acknowledge）中断响应信号输出
• • •
ALE（Address Lock Enable）地址锁存允许信号 DEN （Data Enable）数据允许信号 R DT／（Data Transmit/Receive）数据收发信号输 出 M/ IO （Memory/Input and Output）存储器／输入 输出控制信号输出 WR （Write）写信号输出 HOLD（Hold Request）总线保持请求信号输入 HLDA（Hold Acknowledge）总线保持响应信号 输出
最小模式和最大模式的概念
• 最小模式，就是在系统中只有8086一个微处理器。 在这种系统中，所有的总线控制信号都直接由 8086产生，因此，系统中的总统控制电路被减到 最少。这些特征就是最小模式名称的由来。 • 最大模式是相对最小模式而言的。最大模式用在 中等规模的或者大型的8086系统中。在最大模式 系统中，总是包含有两个或多个微处理器，其中 一个主处理器就是8086，其他的处理器称为协处 理器，它们是协助主处理器工作的。
执行部件EU
• •
• •
执行部件由下列几个部分组成： 四个通用寄存器，即AX、BX、CX、DX； 四个专用寄存器，即基数指针寄存器BP， 堆栈指针寄存器SP，源变址寄存器SI，目 的变址寄存器DI； 标志寄存器ቤተ መጻሕፍቲ ባይዱSW； 算术逻辑单元ALU。
BIU和EU的动作管理和协调工作
• BIU和EU作为CPU的两大部件，虽然不是同步工作的，但是它们相互 配合，并行工作，提高了效率。 具体表现为： • 每当8086的BIU的6指令队列中有2个为空的时候，BIU会自动从内存 中取出下面的指令的字节放到指令队列中。 • EU在执行指令的时候总是从BIU的指令队列的前部取出将要执行的指 令，然后用几个时钟周期去执行。 • 在执行指令的过程中，如果指令需要访问内存或者端口，则EU请求 BIU进入总线周期，从而完成访问。如果请求时，BIU正好空闲，那 么BIU会马上响应请求；如果此时BIU正忙着取指令，那么访问内存 和端口的请求必须要BIU完成指令的读取后方可被响应。 • 当指令队列已满，并且EU没有对BIU的内存和端口访问请求时，BIU 进入空闲状态，这其实是BIU对EU的等待。 • 在执行各种控制转移指令时，下面要执行的指令不是程序中紧接着的 指令了，但是指令队列中已经将那些指令装入了指令队列，而这些指 令是没有用的。此时，BIU会将指令队列清空，接着往指令队列中装 入转向目标地址处的指令。
8086在最小模式下的典型配置
8086的最大模式
• QS1、QS0（Instruction Queue Status）指令队 列状态信号输出 • S S S （Bus Cycle Status）总线周期状态信号 输出 • LOCK（Lock）总线封锁信号输出 • RQ GT RQ GT （Request/Grant）总线请求信号输 入／总线请求允许信号输出
第3章 8086微处理器
• 3.1 • 3.2 • 3.3 8086微处理器的编程结构 8086的外部结构 8086CPU的基本操作时序
3.1 8086微处理器的编程结构
• 8086的功能部件
• 8086的总线周期的概念
8086的功能部件
• 从功能上8086分为两部分,即总线接口部件 BIU（Bus Interface Unit）和执行部件EU （Execution Unit）。
8086的总线周期的概念
• 8086 CPU通过总线对存储器或I/O端口进行一次 访问所需要的时间称为一个总线周期，为了取得 指令或传送数据，就需要CPU的总线接口部件执 行一个总线周期。 • 一个典型的总线周期序列为：
3.2
8086的外部结构
• 最小模式和最大模式的概念
• 8086的引脚信号和功能 • 8086的最小模式 • 8086的最大模式